CN113541695A - 用于短的反射信道的串行器-解串器均衡化 - Google Patents
用于短的反射信道的串行器-解串器均衡化 Download PDFInfo
- Publication number
- CN113541695A CN113541695A CN202110106349.3A CN202110106349A CN113541695A CN 113541695 A CN113541695 A CN 113541695A CN 202110106349 A CN202110106349 A CN 202110106349A CN 113541695 A CN113541695 A CN 113541695A
- Authority
- CN
- China
- Prior art keywords
- equalizer
- deserializer
- signal
- serializer
- symbol rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 23
- 230000000694 effects Effects 0.000 claims description 8
- 230000002238 attenuated effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000012549 training Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 description 21
- 238000001997 free-flow electrophoresis Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000012512 characterization method Methods 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明涉及用于短的反射信道的串行器‑解串器均衡化。说明性的短的高速率通信链路包括：串行器，该串行器提供具有至少10GHz的码元速率的信号；以及解串器，该解串器经由印刷电路板(“PCB”)迹线接收该信号，该印刷电路板(“PCB”)迹线在第一阻抗失配下耦合至串行器并且在第二阻抗失配下耦合至解串器。串行器和解串器中的至少一者包括均衡器，该均衡器相对于信号的处于码元速率的三分之一的频率分量，衰减信号的处于码元速率的一半的频率分量。尽管此类衰减可能会降低信噪比，但还是可以通过抑制信号反射来实现改善的通信性能。
Description
相关申请的交叉引用
本申请涉及由发明人Junqing Sun于2019年11月21日提交的标题为“用于基于ADC的串行器-解串器的多功能信号测量电路(A multi-function signal measurementcircuit for ADC-based SerDes)”的美国申请第16/691,523号；以及由发明人JunqingSun和Haoli Qian于2019年8月27日提交的标题为“具有可适应的预设系数寄存器的串行器-解串器预均衡器(SerDes pre-equalizer having adaptable preset coefficientregisters)”的美国申请第16/552,927号。这两份申请均在此全文引用。这两个申请通过引用以其整体结合于此。
背景技术
数字通信通过中间通信介质或“信道”(例如，光纤、绝缘线、印刷电路板(“PCB”)迹线)发生在发送设备与接收设备之间。每个发送设备通常以固定的码元速率传输码元，同时每个接收设备检测从其重建所传输的数据的(可能损坏的)码元序列。“码元”是持续达固定时间段的信道的状态或有效条件，该固定时间段被称为“码元间隔”。码元可以是例如电压或电流电平、光学功率电平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的改变被称为码元转换。每个码元可以表示(即，编码)数据的一个或多个二进制位。可替代地，数据可以由码元转换或由两个或更多个码元的序列来表示。
许多数字通信链路对于每码元只使用一个位；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，并且二进制“1”由另一个码元(例如，第二范围内的电压或电流信号)来表示，但是更高阶信号星座图(constellation)是已知的并且被频繁使用。在4-电平脉冲幅度调制(“PAM4”)中，每个码元间隔可以承载被标注为-3、-1、+1和+3的四个码元中的任何一个。两个二进制位因而可以由每一个码元表示。
信道非理想性产生分散，这可能导致每个码元干扰其相邻码元，这一结果称为码元间干扰(“ISI”)。ISI可以使接收设备难以确定在每一个间隔中发送了哪些码元，特别是当此类ISI与加性噪声相组合时。随着码元速率的不断提高，信道分散和ISI的影响变得越来越严重。为了对抗噪声和ISI，传输设备和接收设备可以采用各种均衡技术，包括线性均衡器和判决反馈均衡器。
串行器/解串器(“SerDes”)块是在(低速率)并行码元流和(高速率)串行码元流之间转换的功能模块。集成电路通常包含SerDes块，以减少通信所需的物理输入/输出(“I/O”)引脚和/或外部信号线路的数量。SerDes块通常被设计为以尽可能高的码元速率操作以最大化其效益，因此它们是最得益于高效均衡技术的使用的模块。
图1A是主机设备100(诸如，例如服务器、存储设备、交换机或路由器)的框图。一个或多个封装的集成电路芯片101在印刷电路板(“PCB”)上通过迹线互连，以实现设备的预期操作。芯片101中至少一者包括用于高速率数字通信的串行器-解串器块102。PCB迹线的集合103将串行器-解串器块102耦合至外部端口连接器104。外部端口连接器104可以被设计成与符合标准的网络接口模块106(诸如四方小形状因子可插拔双密度(“QSFP-DD”)模块)相接配。为了驱动和均衡跨线缆导体或光纤108的通信信号，网络接口模块106可包括数据恢复和重新调制(“DRR”)设备110。
图1B是说明性DRR设备110的框图。说明性设备110包括串行器-解串器模块，其中引脚111用于跨四个通道与主机设备100交换高速率串行比特流，引脚112用于经由线缆导体108发送和接收高速率串行比特流，以及核逻辑113用于在每个方向上实现信道通信协议和比特流的先入先出缓冲。核逻辑113可以包括可编程处理器和配置处理器以提供所期望的功能的相关联的固件。
还包括各种支持模块和触点114、115，诸如用于控制的功率调节和分配、时钟生成、数字输入/输出的线路，以及用于内置自测试的JTAG模块。芯片设计者能够通过以下方式来设计设备：放置串行器、解串器、电源、时钟发生器、I/O单元和JTAG的预定义模块化单元；并且使用一些支持逻辑来路由模块化单元之间的互连。
解串器块实现主机100和DRR设备110的接收功能，包括任何合适的均衡技术，例如，线性均衡和判决反馈均衡(DFE)。串行器块实现主机100和DRR设备110的传输功能，任选地包括频谱整形或“预均衡”以至少部分补偿信道分散。预期用于面向线缆的通道112的串行器-解串器块将应对具有显著程度的衰减和分散的较长信道(例如，一米长或更长)，并且在实践中，串行器-解串器块中的每一个可以被设计成用于将此类信道作为“最坏情况”场景进行应对。
图2A示出经由信号传输信道211与解串器通信的串行器。串行器包括并行到串行(“P2S”)转换器201、预均衡器202、和发射驱动器203。P2S转换器201将并行的数据码元流的集合转换为串行数据码元流，例如，通过将并行集合时间复用到单个信号线上。信道211通常呈现出介电损耗和优先衰减所发射的信号的高频分量的趋肤效应。为了部分地抵消这种效应，预均衡器202是线性均衡器，有时称为前馈均衡器(“FFE”)，被配置为高通滤波器(“HPF”)，以提升发射信号的高频分量。发射驱动器203将经滤波的发射信号供应给信道211。
在信道211的远端，连续时间线性均衡器(“CTLE”)221被配置为另一HPF或带通滤波器，以进一步提升接收信号的高频分量。接收器FFE 222和判决反馈均衡器(“DFE”)223操作用于最小化ISI并执行码元检测。(接收器FFE 222和DFE 223可以在数字域中实现，其前面是模数转换器)。串行到并行(“S2P”)转换器224将串行数据流转换为最初由串行器接收的并行数据码元流的集合。虽然被示出为单独的块，但S2P功能可以至少部分地通过均衡器块222、223的并行化来实现。均衡器的附加的实现方式细节可以在例如由发明人JunqingSun和Haoli Qian于2019年08月27日提交标题为“具有可适应的预设系数寄存器的串行器-解串器预均衡器(SerDes pre-equalizer having adaptable preset coefficientregisters)”的美国申请第16/552,927号中找到。
图2B示出了被实现为数字滤波器的说明性预均衡器202，该预均衡器具有延迟元件231、232，它们分别以一个和两个码元间隔依次延迟输入信号。三个乘法器以相应的系数C-1、C0、C1对输入信号、被延迟过一次的输入信号、和被延迟过两次的输入信号进行缩放。然后将相乘后的信号求和以形成输出信号V。
在延迟链的中心处或延迟链的中心附近的系数中的一者(C0)是具有最大值的“游标(cursor)”系数。在图2B中，游标系数C0被标记为大于0.5。通常，游标系数被标准化(被设置等于单位)，但为了实施方便，它可以采用其他值。说明性预均衡器包括一个前游标系数(C-1)和一个后游标系数(C1)，这两个系数均被设置为小于或等于零，以根据需要提升高频信号分量，以对抗信道响应的高频衰减效应。
图2C示出CTLE 221的(近似)频率响应。CTLE 221可被设计成在拉普拉斯变换域中实现具有多项式比率形式的传递函数。分子多项式在频率fZ处具有至少一个零点，使得对于较高的频率而言，频率响应的幅度以每十年20dB的速率增加。为了防止在感兴趣的范围以上的频率下出现过大的噪声放大，拉普拉斯变换的分母多项式具有两个零(因为它们在分母中，所以它们是“极点”)，在此示出为频率fP1和fP2，以抵消并且然后抑制高于奈奎斯特频率(即所发射的信号的码元速率fS的一半)的频率的频率响应的幅度。使用标准的滤波器设计技术，可以调整零点和极点频率，以定制CTLE响应，以便提供所期望的高频提升量和范围。
CTLE频率响应以及预均衡器、接收器FFE、和DFE的系数是基于预期的信道响应而预设和/或在使用期间进行适配以优化性能。当串行器-解串器块大规模生产时，预设系数和/或用于适配的初始设置部分地基于“最坏情况”场景来进行选择，以确保在尽可能宽的范围内的性能。可编程/可适配参数值的分辨率和范围通常是有限的，这部分是因为在较高质量的信道上通常可以容忍次优的均衡器性能，并且部分是因为较小的“配置空间”可以实现更有效的硬件实现方式和操作。
出于这些原因，某些标准(诸如用于以太网的IEEE标准，IEEE Std802.3-2015)可设置信道规范，并可相应地限制例如后游标系数的可允许的系数值的范围。作者已发现，采用此类信道假设和参数限制设计的高速率串行器-解串器块在某些低损耗信道上表现出不足的性能。
发明内容
因此，本文提供了一种用于校正反射式低损耗信道上的此类出乎意料差的均衡性能的技术。一种说明性的短的高速率通信链路包括：串行器，该串行器提供具有至少10GHz的码元速率的信号；以及解串器，该解串器经由印刷电路板(“PCB”)迹线接收该信号，该印刷电路板(“PCB”)迹线在第一阻抗失配下耦合至串行器并且在第二阻抗失配下耦合至解串器。串行器和解串器中的至少一者包括均衡器，该均衡器相对于信号的处于码元速率的三分之一的频率分量，衰减信号的处于码元速率的一半的频率分量。
一种说明性串行器实施例，包括：预均衡器，该预均衡器产生具有至少10GB的码元速率的经滤波的数据流，经滤波的数据流在码元速率的一半处具有频率分量，预均衡器相对于处于码元速率的三分之一处的频率分量，衰减处于码元速率的一半处的频率分量；以及驱动器，该驱动器将经滤波的数据流转换为发射信号。
一种说明性解串器实施例，包括：连续时间线性均衡器和数字域线性均衡器中的至少一者，用于将所接收的信号转换为经均衡的信号；检测器，该检测器将经均衡的信号转换成码元流；以及控制器，该控制器将经均衡的信号与码元流或与预定的训练序列相结合，以评估信道反射强度。如果信道反射强度超过阈值，则控制器相对于处于码元速率的三分之一处的、所接收的信号频率分量实现处于码元速率的一半处的、所接收的信号的频率分量的人工衰减。
一种说明性通信方法实施例，包括：耦合通信信道以从串行器向解串器传递信号，该信号具有至少10GHz的码元速率；表征通信信道中的反射强度；以及配置串行器以基于反射强度是否超过预定阈值来相对于处于码元速率的三分之一处的频率分量衰减或提升信号的处于码元速率的一半处频率分量。
前述实施例中的每一个可以单独或组合地实现，可以以任何合适的组合与以下可选特征中的任何一个或多个一起来实现：1.PCB迹线的长度在2.5cm与25cm之间。2.第一阻抗失配是PCB迹线到包括串行器的封装集成电路芯片的连接，而第二阻抗失配是PCB迹线到包括解串器的与符合标准的网络接口模块(诸如四方小形状因子可插拔双密度(“QSFP-DD”)模块)接配的连接器的连接。3.均衡器是数字域预均衡器，数字域预均衡器具有大于前游标系数(C-1)的幅度的后游标系数(C1)。4.均衡器是数字域预均衡器，该数字域预均衡器具有大于预均衡器的前游标系数的交替极性总和∑i＜0(-1)iCi的后游标系数(C1)。5.解串器包括判决反馈均衡器，该判决反馈均衡器至少部分地补偿由后游标系数引起的后码间干扰(trailing intersymbol interference)。6.均衡器是连续时间线性均衡器。7.控制器通过调整连续时间线性均衡器的极点频率来实现人工衰减。8.控制器通过调整数字域线性均衡器的后游标系数来实现人工衰减。9.控制器通过向所接收的信号的源提供反向信道信息来实现人工衰减，反向信道信息调整源处的预均衡器的后游标系数。10.控制器通过降低发射驱动器带宽来实现人工衰减。11.配置解串器以也基于反射强度是否超过预定阈值来衰减或提升处于码元速率的一半处的频率分量。
附图说明
图1A是主机设备中网络接口端口的框图。
图1B是数据恢复和重新调制设备的框图。
图2A是现有技术的串行器-解串器("SerDes")通信链路的框图。
图2B是现有技术的数字域预均衡器的框图。
图2C是现有技术的连续时间线性均衡器("CTLE")的近似频率响应。
图3是反射式低损耗信道模型的框图。
图4是说明性串行器-解串器通信链路实施例的框图。
图5A-图5B是被配置成用于衰减处于码元速率的一半处的信号频率分量的说明性预均衡器。
图6示出了被配置成用于衰减处于码元速率的一半处的信号频率分量的说明性CTLE的近似频率响应。
图7是具有可调带宽的说明性发射驱动器实施例。
图8是具有可调带宽的第二说明性发射驱动器实施例。
图9A-图9B是对配置用于不同带宽的发射驱动器的响应进行比较的图形。
图10是考虑了反射式低损耗信道的说明性通信方法的流程图。
具体实施方式
尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效物和修改的基础。
虽然电子设备的制造工艺差别很大，但它们通常涉及印刷电路板(“PCB”)的使用，以将封装的集成电路芯片相互互连并且与用于与该电子设备的用户和环境交互的各种机构互连。芯片具有焊接到PCB上的相应的触点的触点。这些连接会造成通过PCB迹线传送到芯片或从芯片通过PCB迹线传送的信号的阻抗失配。在大多数电子设备使用的频率范围内，这些阻抗失配通常是微不足道的，但是串行器-解串器(SerDes)通信链路正在将码元速率推高到10GHz或更高，其中此类阻抗失配可以导致显著的反射和衰减。
图3示出了表示将发射芯片301耦合至接收芯片303的短的低损耗路径的说明性信道的模型，说明性信道诸如将网络接口端口连接至主机设备的(多个)封装芯片的PCB迹线。块302表示PCB迹线的频域传递函数。在PCB迹线连接至接收芯片303的情况下，阻抗失配304导致信号能量中的一些信号能量反射。块305表示频域远程反射函数RR(f)。如由块306表示的，反射在反向方向上穿过PCB迹线，直到它在与发射芯片301连接处遇到阻抗失配308。块307表示频域近反射函数RN(f)。近反射与原始信号结合，如由求和节点309所表示。在结合时，该模型将所接收的信号Y(f)与所发射的信号X(f)关联为：
阻抗失配可以被表征为寄生电容或电感，这些寄生电容或电感优先地反射较高频率的信号分量。PCB迹线可能通常具有在2.5厘米与25厘米之间的范围中的长度，其中在低损耗信道传递函数H(f)的情况下，尽管经反射的信号分量多次穿过迹线，但其强度并不能被充分衰减。与反射相关联的行进时间会使其ISI效应落在任何可行的均衡滤波器的范围之外，导致出乎意料差的均衡性能，而高通滤波器式的均衡器会使这种情况加剧。作为示例，作者已观察到，与对于23厘米迹线而言在奈奎斯特频率下插入损耗大于14dB相比，将主机设备芯片连接至可插拔模块连接器的5厘米PCB迹线在奈奎斯特频率下可具有低于6dB的插入损耗。尽管较短的信道具有较小的损耗，但由于强烈的反射，串行器-解串器块的比特误差率(“BER”)性能可能会显著地变差。
图4示出具有反射式低损耗信道411的说明性串行器-解串器通信链路。现有技术的高通滤波器预均衡器202被高截止滤波器预均衡器402所替代，以便人工地抑制而不是提升所发射的(并且因此所接收的)信号的高频分量。替代地或附加地，现有技术的高通滤波器CTLE 221被高截止滤波器CTLE 421所替代，也充当人工地抑制而不是提升所接收的信号的高频分量。作为又一替代或附加方案，接收器FFE 222可以被配置成作为高截止滤波器进行操作。作为又一个替代或附加方案，发射驱动器203可以被具有可配置的带宽的发射驱动器403所替代，该带宽根据需要被减少，以便充分衰减信号的高频分量。
尽管此类抑制实际上使所接收的信号的信噪比(“SNR”)更差，但它衰减了将落在DFE 223的均衡能力之外的反射引起的ISI，从而再现较长的PCB迹线的衰减效应。与较长的迹线一样，被衰减的高频信号分量由DFE恢复，DFE在不对高频噪声进行放大的情况下，通过基于最近所接收的数据值减去所估计的失真而操作。
另外，DFE 223可以用另一种类型的检测器来替代，该检测器具有从具有经衰减的、处于码元速率的一半的频率分量的信号中检测码元的能力，检测器诸如最大似然序列检测器(MLSD)或Viterbi检测器。
信道表征块425将(由DFE 223产生的)码元流与来自CTLE 421和/或来自接收器FFE 222的经均衡的信号相结合，以测量信道的特性。信道表征块的一个合适的实现方式可以在标题为“用于基于ADC的串行器-解串器的多功能信号测量电路(A multi-functionsignal measurement circuit for ADC-based SerDes)”的共同未决申请16/691,523中找到，该申请已通过引用结合于此。还构想了其他实现方式，包括常规的训练控制器和滤波系数适配模块。信道表征块425可以确定所接收的信号是否包括指示强反射的“回波”。当所测得的信号幅度与规范允许的信号幅度的可能范围相比仅仅相对较大(例如，大于阈值，比如说，最大信号幅度的50％)，或者测得的原始BER与期望的BER相比相对较高(例如，大于阈值，比如说，10-4、10-5或10-6)时，可以认为反射是“强”的。当检测到此类强反射时，信道表征块425可以将预均衡器、CTLE、或接收器FFE从高通滤波器(高频提升)行为切换到高截止滤波器(高频衰减)行为。
图5A是被配置为高截止滤波器的说明性3-抽头FFE(可用作数字域预均衡器或接收器FFE)的框图。尽管FFE的传递函数可以以各种方式操纵，但我们认为，通过将后游标抽头系数(C1)值设置为大于(负)前游标抽头系数(C-1)的幅度来实现高截止滤波器特性是特别有利的，因为DFE可以容易地对以该方式引入的后游标ISI进行补偿。对于较长的FFE而言，诸如图5B所示的5抽头FFE，可以通过将后游标抽头系数(C1)值设置为大于预均衡器的前游标系数的交替极性总和：∑i＜0(-1)iCi，来提供高截止滤波器特性。.同样，DFE可以容易地对后游标ISI进行补偿。我们在此注意到，可以通过使后游标抽头系数从小于|C-1|的值(或者对于较长的滤波器而言，小于交替极性总和)改变为大于该量的值，使图示出的FFE可以在高通滤波器(高频提升)与高截止滤波器(高频衰减)行为之间切换。
图6是高截止滤波器CTLE 421的(近似)频率响应的图形。为了衰减接近于和高于奈奎斯特频率(即码元速率fS的一半)的信号分量，频率响应在奈奎斯特频率fS/2处或低于奈奎斯特频率fS/2具有一个或多个极点。频率响应在低于第一极点频率fP时基本上平坦，并且如果仅使用一个极点，则响应在高于fP时具有负-20dB/dec斜率，该斜率用于抑制奈奎斯特频率fS/2处的信号频率分量及高于奈奎斯特频率fS/2的信号频率分量。在公开的文献中可以找到具有可调谐的零点和极点频率的CTLE实现方式。例如，如果高通滤波器CTLE221利用可调谐的零点频率fZ位置实现图2B的响应，则可将fZ调谐为基本上与极点频率中的一者(例如，fP2)重合，使它们的效应抵消，并产生图6所示的响应。
图7示出具有可配置带宽的说明性发射驱动器403。驱动器403包括耦合至输出放大器704(也称为“最终驱动器”)的输入放大器702(也称为“预驱动器”)。为了可控地减少驱动器403的带宽，在(限流)输入放大器702与输出放大器704之间的电连接负载有可调电容706。电容706充当低通滤波器，降低信号的最大转换速率。增加电容进一步降低信号的转换速率，从而通过减少截止频率来减少低通滤波器的带宽。
图8示出具有可配置带宽的发射驱动器403的替代实施例。它包括用于驱动输出放大器704的并行地布置的多个输入放大器702A-702D。图8的实施例不是改变最终放大器704的输入电容，而是禁用输入放大器中的一者或多者以进一步限制供应给最终放大器704的电流，从而降低信号的最大转换速率。发射驱动器带宽由启用的输入放大器的数量(和尺寸)确定，其中较少的启用的输入放大器降低截止频率，并且从而减少低通滤波器的带宽。
图9A是对配置有标称带宽(虚线)的发射驱动器的阶跃响应与配置有减少的带宽(实线)以便衰减处于码元速率的一半的频率分量的发射驱动器的阶跃响应进行比较的图形。相应的上升时间Tr(如由阶跃响应的20％与80％电平之间的延迟所测得)分别为0.35和0.70个码元间隔。标称带宽配置在单个间隔内实现完整的零到一码元转换，而减少的带宽设计则使上升时间加倍，并显著地使完整的转换所需的时间变长。
图9B是将用于发射驱动器的对应的频域增益曲线与标称和减少的带宽配置进行比较的图形。在奈奎斯特频率下，标称配置具有小于2dB的衰减，而减少的带宽配置提供超过6dB的衰减。
图10是说明性通信方法的流程图，该方法可由工厂中的测试装备或由现场的信道表征块425来实现。在框1001中，信道响应被评估以测量反射的强度。例如，信道表征块425可以通过测量DFE的范围之外的后游标ISI来确定所接收的信号中强回波的存在，可能与滤波器参数的适配结合来优化性能。滤波器参数的适配可以根据需要进行约束，以提供被确定为必要的任何高频抑制。
在框1002中，例如通过将ISI与表示所期望的BER的预定阈值进行比较来评估反射强度。如果反射强度超过阈值，则在矿1003中，该方法人工地例如通过增加后游标抽头系数(C1)的值、调谐CTLE的极点和零点位置和/或减少发射驱动器的带宽来增加高频衰减。利用逐渐增加后游标抽头系数、逐渐对CTLE参数进行调整、和/或逐渐减少发射驱动器带宽，框1003可以迭代地执行，直到反射强度被充分抑制。一旦反射强度下降至低于阈值，该方法在框1004中继续将滤波器参数存储在固件中或以其他方式最后确定串行器-解串器均衡器的配置。
上述实施例可以通过添加人工插入损耗来解决反射、低损耗信道上的串行器-解串器性能问题，人工插入损耗衰减信号的高频分量以及反射噪声的高频分量。信号的经衰减的高频分量可由DFE恢复。该衰减可以通过修改现有的均衡器(例如，预均衡器、发射驱动器、CTLE或接收器FFE)来实现高截止滤波器行为。
一旦完全了解以上公开内容，则众多替代形式、等效物和修改方案对于本领域技术人员将变得显而易见。例如，预均衡器或接收器FFE可以具有附加的前游标抽头和后游标抽头，其中使用任何已知的滤波器设计技术实现对响应的修改。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。
Claims (24)
1.一种短的高速率通信链路，所述通信链路包括：
串行器，所述串行器提供具有码元速率的信号；以及
解串器，所述解串器经由印刷电路板PCB迹线接收所述信号，所述PCB迹线在第一阻抗失配下耦合至所述串行器并且在第二阻抗失配下耦合至所述解串器，所述解串器操作用于将所述信号转换为码元流，
所述串行器和所述解串器中的至少一者包括均衡器，所述均衡器相对于所述信号的处于所述码元速率的三分之一的频率分量，衰减所述信号的处于所述码元速率的一半的频率分量。
2.如权利要求1所述的通信链路，其特征在于，所述PCB迹线的长度在2.5厘米与25厘米之间，并且其中所述第一阻抗失配是所述PCB迹线到包括所述串行器的封装集成电路芯片的连接，并且所述第二阻抗失配是所述PCB迹线到包括所述解串器的与网络接口模块接配的连接器的连接。
3.如权利要求1所述的通信链路，其特征在于，所述均衡器是数字域预均衡器，所述数字域预均衡器具有大于前游标系数(C-1)的幅度的后游标系数(C1)。
4.如权利要求1所述的通信链路，其特征在于，所述均衡器是数字域预均衡器，所述数字域预均衡器具有大于预均衡器的前游标系数的交替极性总和∑i＜0(-1)iCi的后游标系数(C1)。
5.如权利要求4所述的通信链路，其特征在于，所述解串器包括判决反馈均衡器，所述判决反馈均衡器至少部分地补偿由所述后游标系数引起的后码间干扰。
6.如权利要求1所述的通信链路，其特征在于，所述均衡器是连续时间线性均衡器。
7.一种串行器，所述串行器包括：
预均衡器，所述预均衡器产生具有码元速率的经滤波的数据流，所述经滤波的数据流在所述码元速率的一半处具有频率分量，所述预均衡器相对于处于所述码元速率的三分之一处的频率分量，衰减处于所述码元速率的一半处的频率分量；以及
驱动器，所述驱动器将所述经滤波的数据流转换为发射信号。
8.如权利要求7所述的串行器，其特征在于，所述预均衡器是数字域滤波器，所述数字域滤波器具有大于前游标系数(C-1)的幅度的后游标系数(C1)。
9.如权利要求7所述的串行器，其特征在于，所述预均衡器是数字域滤波器，所述数字域滤波器具有大于预均衡器的前游标系数的交替极性总和∑i＜0(-1)iCi的后游标系数(C1)。
10.一种解串器，所述解串器包括：
连续时间线性均衡器和数字域线性均衡器中的至少一者，用于将具有码元速率的所接收的信号转换为经均衡的信号，其中处于所述码元速率的一半处的频率分量相对于处于所述码元速率的三分之一处的频率分量被衰减；
判决反馈均衡器，所述判决反馈均衡器将所述经均衡的信号转换成码元流；以及
控制器，所述控制器将所述经均衡的信号与所述码元流或与预定的训练序列相结合，以评估信道反射强度，并且如果所述信道反射强度超过阈值，则相对于处于所述码元速率的三分之一处的、所接收的信号频率分量实现处于所述码元速率的一半处的、所接收的信号的频率分量的人工衰减。
11.如权利要求10所述的解串器，其特征在于，所述控制器通过调整所述连续时间线性均衡器的极点频率来实现所述人工衰减。
12.如权利要求10所述的解串器，其特征在于，所述控制器通过调整所述数字域线性均衡器的后游标系数来实现所述人工衰减。
13.如权利要求10所述的解串器，其特征在于，所述控制器通过向所述所接收的信号的源提供反向信道信息来实现所述人工衰减，所述反向信道信息调整所述源处的预均衡器的后游标系数。
14.如权利要求10所述的解串器，其特征在于，所述控制器通过降低发射驱动器的带宽来实现所述人工衰减。
15.一种通信方法，所述通信方法包括：
提供通信信道以将信号从串行器传送到解串器，所述信号具有码元速率；
表征所述通信信道中的反射强度；以及
配置所述串行器以基于所述反射强度是否超过预定阈值来相对于处于所述码元速率的三分之一处的频率分量衰减或提升所述信号的处于所述码元速率的一半处的频率分量。
16.如权利要求15所述的通信方法，进一步包括配置所述解串器,以也基于所述反射强度是否超过所述预定阈值来衰减或提升处于所述码元速率的一半处的所述频率分量。
17.如权利要求16所述的通信方法，其特征在于，所述配置所述解串器包括如果所述反射强度超过所述阈值，则降低连续时间线性均衡器的极点频率。
18.如权利要求17所述的通信方法，其特征在于，所述配置所述解串器包括使数字域线性均衡器的后游标系数大于所述均衡器的前游标系数的交替极性总和：∑i＜0(-1)iCi。
19.如权利要求15所述的通信方法，其特征在于，所述配置所述串行器包括使数字域线性均衡器的后游标系数大于所述均衡器的前游标系数的交替极性总和：∑i＜0(-1)iCi。
20.如权利要求15所述的通信方法，其特征在于，所述配置所述串行器包括调整发射驱动器的带宽。
21.一种通信方法，所述通信方法包括：
经由通信信道从串行器接收具有码元速率的信号；
表征所述通信信道中的反射强度；以及
配置解串器中的均衡器以基于所述反射强度是否超过预定阈值来相对于处于所述码元速率的三分之一处的频率分量衰减或提升所述信号的处于所述码元速率的一半处的频率分量。
22.如权利要求21所述的通信方法，其特征在于，所述配置均衡器包括如果所述反射强度超过所述阈值，则降低连续时间线性均衡器的极点频率。
23.如权利要求21所述的通信方法，其特征在于，所述配置均衡器包括使数字域线性均衡器的后游标系数(C1)大于前游标系数(C-1)的幅度。
24.如权利要求21所述的通信方法，其特征在于，所述配置均衡器包括使数字域线性均衡器的后游标系数(C1)大于所述均衡器的前游标系数的交替极性总和：∑i＜0(-1)iCi。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/834,866 | 2020-03-30 | ||
| US16/834,866 US10880130B1 (en) | 2020-03-30 | 2020-03-30 | SerDes equalization for short, reflective channels |
| US16/951,698 US11228468B2 (en) | 2020-03-30 | 2020-11-18 | Serdes equalization for short, reflective channels |
| US16/951,698 | 2020-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113541695A true CN113541695A (zh) | 2021-10-22 |
Family
ID=74039722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110106349.3A Pending CN113541695A (zh) | 2020-03-30 | 2021-01-26 | 用于短的反射信道的串行器-解串器均衡化 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10880130B1 (zh) |
| CN (1) | CN113541695A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102452622B1 (ko) * | 2018-06-11 | 2022-10-07 | 삼성전자주식회사 | 등화기 및 이를 포함하는 송신기 |
| US11689395B2 (en) * | 2021-10-12 | 2023-06-27 | Avago Technologies International Sales Pte. Limited | Efficient architecture for high-performance DSP-based SERDES |
| US11979264B1 (en) * | 2023-01-03 | 2024-05-07 | Cadence Design Systems, Inc. | High-speed serial link signal chain |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501604A (zh) * | 1998-09-30 | 2004-06-02 | ���µ�����ҵ��ʽ���� | 数字广播解调器 |
| CN1947332A (zh) * | 2004-03-05 | 2007-04-11 | 晶像股份有限公司 | 多个信号的响应于从已均衡信号之一生成的控制信号的自适应均衡的方法与电路 |
| US20080253439A1 (en) * | 2007-04-13 | 2008-10-16 | Mohammad Hossein Shakiba | De-emphasizing cable equalizer |
| US20100246657A1 (en) * | 2009-03-27 | 2010-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Methods for Digital Adaptive Equalizer in Serial Receiver |
| US7916779B1 (en) * | 2007-09-20 | 2011-03-29 | Integrated Device Technology, Inc. | Adaptive decision feedback equalizer for high data rate serial link receiver |
| JP2011101149A (ja) * | 2009-11-05 | 2011-05-19 | N H K Itec:Kk | Ｏｆｄｍ信号受信におけるマルチパス歪み等化装置および受信装置 |
| CN103534958A (zh) * | 2011-05-23 | 2014-01-22 | 索尼公司 | 接收装置及接收方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060088089A1 (en) * | 2004-10-25 | 2006-04-27 | Kawasaki Microelectronics America, Inc. | Adaptive equalizer with dual loop adaptation mechanism |
| US20150256364A1 (en) * | 2008-11-25 | 2015-09-10 | Lsi Corporation | Group delay based back channel post cursor adaptation |
| US8301036B2 (en) | 2009-11-15 | 2012-10-30 | Credo Semiconductor (Hong Kong) Limited | High-speed adaptive decision feedback equalizer |
| US9807226B2 (en) | 2010-10-08 | 2017-10-31 | CSC Holdings, LLC | Proximity-enhanced reconfiguration of telephone ring list |
| US9252968B2 (en) | 2012-06-22 | 2016-02-02 | Intel Corporation | Link training and training frame for 100GBPS ethernet |
| US9071479B2 (en) | 2012-08-24 | 2015-06-30 | Credo Semiconductor (Hong Kong) Limited | High-speed parallel decision feedback equalizer |
| US9338261B2 (en) | 2012-09-24 | 2016-05-10 | Intel Corporation | Method for rapid PMA alignment in 100GBASE-KP4 |
| US8964818B2 (en) * | 2012-11-30 | 2015-02-24 | Broadcom Corporation | Use of multi-level modulation signaling for short reach data communications |
| US9112722B2 (en) | 2012-11-29 | 2015-08-18 | Intel Corporation | PMA-size training frame for 100GBASE-KP4 |
| US9264270B2 (en) | 2013-06-27 | 2016-02-16 | Intel Corporation | Transition time measurement of PAM4 transmitters |
| US9385859B2 (en) | 2013-12-27 | 2016-07-05 | Realtek Semiconductor Corp. | Multi-lane serial data link receiver and method thereof |
| US9917707B2 (en) * | 2014-09-11 | 2018-03-13 | The Hong Kong University Of Science And Technology | Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation |
| US9397623B1 (en) * | 2015-02-27 | 2016-07-19 | Huawei Technologies Co., Ltd. | Dual path double zero continuous time linear equalizer |
| US10432337B2 (en) | 2015-05-15 | 2019-10-01 | Avago Technologies International Sales Pte. Limited | Apparatus and method for timestamping of data packets |
| US9935839B2 (en) * | 2016-03-03 | 2018-04-03 | Parade Technologies, Ltd. | Display data channel snooping scheme for retimers |
| US9935800B1 (en) | 2016-10-04 | 2018-04-03 | Credo Technology Group Limited | Reduced complexity precomputation for decision feedback equalizer |
| US10069660B1 (en) | 2017-04-13 | 2018-09-04 | Credo Technology Group Limited | Low power SerDes architecture and protocol |
| US10243531B1 (en) * | 2017-09-11 | 2019-03-26 | Qualcomm Incorporated | Apparatus and method for centrally controlling common mode voltages for a set of receivers |
| CN107657978B (zh) * | 2017-11-01 | 2018-09-21 | 睿力集成电路有限公司 | 随机存储器 |
| US10749716B2 (en) * | 2018-04-09 | 2020-08-18 | Texas Instruments Incorporated | Signal path linearizer |
| US11032111B2 (en) | 2018-08-28 | 2021-06-08 | Credo Technology Group Limited | Serdes pre-equalizer having adaptable preset coefficient registers |
-
2020
- 2020-03-30 US US16/834,866 patent/US10880130B1/en active Active
- 2020-11-18 US US16/951,698 patent/US11228468B2/en active Active
-
2021
- 2021-01-26 CN CN202110106349.3A patent/CN113541695A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501604A (zh) * | 1998-09-30 | 2004-06-02 | ���µ�����ҵ��ʽ���� | 数字广播解调器 |
| CN1947332A (zh) * | 2004-03-05 | 2007-04-11 | 晶像股份有限公司 | 多个信号的响应于从已均衡信号之一生成的控制信号的自适应均衡的方法与电路 |
| US20080253439A1 (en) * | 2007-04-13 | 2008-10-16 | Mohammad Hossein Shakiba | De-emphasizing cable equalizer |
| US7916779B1 (en) * | 2007-09-20 | 2011-03-29 | Integrated Device Technology, Inc. | Adaptive decision feedback equalizer for high data rate serial link receiver |
| US20100246657A1 (en) * | 2009-03-27 | 2010-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Methods for Digital Adaptive Equalizer in Serial Receiver |
| JP2011101149A (ja) * | 2009-11-05 | 2011-05-19 | N H K Itec:Kk | Ｏｆｄｍ信号受信におけるマルチパス歪み等化装置および受信装置 |
| CN103534958A (zh) * | 2011-05-23 | 2014-01-22 | 索尼公司 | 接收装置及接收方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11228468B2 (en) | 2022-01-18 |
| US10880130B1 (en) | 2020-12-29 |
| US20210306186A1 (en) | 2021-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
| Liu et al. | Equalization in high-speed communication systems | |
| US8243847B2 (en) | Digital transmitter | |
| US11228468B2 (en) | Serdes equalization for short, reflective channels | |
| US6795494B1 (en) | Receiver architecture using mixed analog and digital signal processing and method of operation | |
| US7697600B2 (en) | Programmable receiver equalization circuitry and methods | |
| CA2752316A1 (en) | Decision feedback equalizer and transceiver | |
| WO2004008782A2 (en) | Adaptive noise filtering and equalization | |
| TW202201933A (zh) | 決策回饋等化器 | |
| US11128497B1 (en) | Decision feedback equalizer with fractional tap unrolling | |
| US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
| US11005567B2 (en) | Efficient multi-mode DFE | |
| US8279950B2 (en) | Compensation for transmission line length variation in a SERDES system | |
| Hollis et al. | Self-calibrating continuous-time equalization targeting inter-symbol interference | |
| Dunwell et al. | Gain and equalization adaptation to optimize the vertical eye opening in a wireline receiver | |
| Landman et al. | A transmit architecture with 4-tap feedforward equalization for 6.25/12.5 Gb/s serial backplane communications | |
| Duvvuri et al. | 100-Mbps transceiver for enhanced MIL-STD-1553 | |
| MOLU | EQUALIZERS FOR HIGH-SPEED SERIAL, LINKS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |