CN115643135B - 功率高效的非线性均衡器和方法 - Google Patents

功率高效的非线性均衡器和方法 Download PDF

Info

Publication number
CN115643135B
CN115643135B CN202210608111.5A CN202210608111A CN115643135B CN 115643135 B CN115643135 B CN 115643135B CN 202210608111 A CN202210608111 A CN 202210608111A CN 115643135 B CN115643135 B CN 115643135B
Authority
CN
China
Prior art keywords
sequence
filter
signal samples
symbol
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210608111.5A
Other languages
English (en)
Other versions
CN115643135A (zh
Inventor
孙俊清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Publication of CN115643135A publication Critical patent/CN115643135A/zh
Application granted granted Critical
Publication of CN115643135B publication Critical patent/CN115643135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一个说明性均衡器使用以下组件将接收信号转换为码元判决序列：线性滤波器，该线性滤波器过滤接收信号，作为导出经均衡的信号样本的第一序列的一部分；第一判决元件，该第一判决元件从经均衡的信号样本的第一序列导出码元判决的暂定序列；非线性滤波器，该非线性滤波器当被启用时，将非线性补偿应用于经线性滤波的接收信号，作为导出经均衡的信号样本的第二序列的一部分；第二判决元件，该第二判决元件当被启用时，从经均衡的信号样本的第二序列导出替换码元判决；减法元件，该减法元件计算针对暂定序列中的每个码元判决的均衡误差；以及控制器，该控制器选择性地使得非线性滤波器和第二判决元件能够获得针对暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。

Description

功率高效的非线性均衡器和方法
技术领域
本公开涉及数字通信接收器，并且更具体地涉及可以在不过度增加功率预算的情况下补偿非线性信道效应的均衡器。
背景技术
随着对越来越低的延迟和越来越高的传输速率需求的持续，数据通信标准正在指定增加数据通道的数量、增加每个通道中的信道码元速率、以及增加每个信道码元的比特数。随着数据传输速率变得越来越接近信道的物理极限，信道非理想性成为越来越重要的考虑因素，需要发射侧和/或接收侧均衡来抵消此类效应。在许多通信信道(诸如光纤信道)中，信道非理想性是非线性的，这意味着来自信道的输出信号不能很好地由信道响应函数与输入信号的线性卷积来表示。
取决于信道非线性的严重性，存在用于抵消非线性信道效应的均衡器和方法(包括，例如，Volterra滤波器)。参见，例如Gotoda和Kajikawa，“Low computationalcomplexity realization for Volterra filters(针对Volterra滤波器的低计算复杂度实现)”，第二届APSIPA年度峰会论文集，第729-732页，新加坡，2010年12月。与需要O(n)次运算(其中n是滤波器长度)的线性滤波器不同，Volterra滤波器需要随滤波器长度平方地(二阶滤波器)或立方地(三阶滤波器)或更多次方地增长的运算数量，从而极大地扩展了此类滤波器的功率要求。高速数字通信系统的功率预算限制已先前使得非线性均衡器变得不可行。
发明内容
因此，本文公开了功率高效非线性均衡器和方法。一个说明性均衡器使用以下组件将接收信号转换为码元判决序列：线性滤波器，所述线性滤波器从接收信号获得经滤波的信号，作为从接收信号导出经均衡的信号样本的第一序列的一部分；第一判决元件，所述第一判决元件从经均衡的信号样本的第一序列导出码元判决的暂定序列；非线性滤波器，所述非线性滤波器当被启用时，对接收信号和经滤波的信号两者进行操作，作为从接收信号导出经均衡的信号样本的第二序列的一部分；第二判决元件，所述第二判决元件当被启用时，从经均衡的信号样本的第二序列导出替换码元判决；减法元件，所述减法元件计算针对暂定序列中的每个码元判决的均衡误差；以及控制器，所述控制器选择性地使得非线性滤波器和第二判决元件能够获得针对暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。
一种说明性均衡方法通过以下操作将接收信号转换为码元判决序列：对接收信号使用线性滤波器来导出经均衡的信号样本的第一序列；从经均衡的信号样本的第一序列导出码元判决的暂定序列；对接收信号使用非线性滤波器，所述非线性滤波器当被启用时可选地导出要与线性滤波器的输出组合的高阶组件，作为获得经均衡的信号样本的第二序列的一部分。使用判决元件，所述判决元件当被启用时，从经均衡的信号样本的第二序列导出替换码元判决；计算针对暂定序列中的每个码元判决的均衡误差；以及选择性地使得非线性滤波器和判决元件能够获得针对暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。
一种说明性半导体知识产权核心生成用于实现以上所描述的均衡器和方法的电路。
前述均衡器、方法和核心中的每一者可以单独或组合地体现，并且可以与以下可选特征中的任何一者或多者组合来实施：1.反馈滤波器，所述反馈滤波器从码元判决的暂定序列导出反馈信号。2.加法器，所述加法器将反馈信号与线性滤波器的输出组合，以提供经均衡的信号样本的第一序列。3.第二加法器，所述第二加法器将反馈信号与非线性滤波器的输出组合，以提供经均衡的信号样本的第二序列。4.预定值对应于10-2或更低的估计概率。5.非线性滤波器将线性滤波器的输出与接收信号样本的二阶组合相组合。6.非线性滤波器导出经均衡的信号样本的第二序列，作为非线性滤波器的输入的加权和。7.非线性滤波器包括一个或多个延迟链，以形成可用二阶组合的池。8.非线性滤波器包括复用器，以选择可用二阶组合的子集，以导出经均衡的信号样本的第二序列。
附图说明
图1示出了说明性网络。
图2是说明性交换机的框图。
图3是说明性交换机端口的框图。
图4是说明性接收器的框图。
图5A是说明性NRZ(又名PAM2)眼图。
图5B是说明性PAM4眼图。
图6是示出针对均衡信号的说明性累积概率分布图。
图7是说明性均衡方法的流程图。
图8是说明性非线性均衡器的框图。
具体实施方式
尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效方案和修改的基础。
对于上下文而言，图1示出了诸如可以在数据处理中心中找到的说明性网络，其中多个服务器机架102-106各自包含多个服务器110和至少一个“机架顶部”(TOR)交换机112。TOR交换机112连接到用于互连和连接到区域网络和互联网的聚合器交换机114。(如本文所使用的，术语“交换机”不仅包括传统地网络交换机，还包括路由器、网桥、集线器和在端口之间转发网络通信分组的其他设备)。服务器110中的每一个通过网络线缆120连接到TOR交换机112，网络线缆120可以传送具有足够高码元速率的信号，以使信道的非线性效应变得显著。
图2示出了具有特定于应用的集成电路(ASIC)202的说明性交换机112，说明性交换机112实现了耦合到用于可插拔模块206的端口连接器204的分组交换功能。可插拔模块206耦合在端口连接器204和线缆连接器208之间，以通过均衡和可选格式转换(例如，电信号和光信号之间的转换)来提高通信性能。可插拔模块206可以符合包括SFP、SFP-DD、QSFP、QSFP-DD和OSFP的各种可插拔模块标准中的任何一种。
可插拔模块206可各自包括重定时器芯片210和微控制器芯片212，微控制器芯片212根据可存储在非易失性存储器214中的固件和参数来控制重定时器芯片210的操作。可插拔重定时器模块206的操作模式和参数可以经由将微控制器芯片212连接到主机设备(例如，交换机112)的双线总线(诸如I2C或MDIO)来设置。微控制器芯片212响应经由双线总线接收到的查询和命令，并响应地从重定时器芯片210的控制寄存器218检取信息并将信息保存到重定时器芯片210的控制寄存器218。
重定时器芯片210包括通过先进先出(FIFO)缓冲器224耦合到线路侧收发器222的主机侧收发器220。图2示出了可选的光电发射器(PE)和光电检测器(PD)模块，以在光线路侧信号和电主机侧信号之间进行转换。尽管图中仅示出了单个通道，但收发器可以支持经由多个相对应的光纤或电导体传送的多个通道。控制器226根据控制寄存器内容协调收发器的操作，并且可以根据通信标准(诸如由美国国家信息技术标准认证标准委员会INCITS发布的光纤信道标准)提供多个通信阶段，这为链路速度协商(LSN)、均衡器训练和正常操作提供阶段。
图3示出了组成交换机端口中的一个交换机端口的传送(出口)和接收(入口)链的、包括可插拔模块206的组件的示例。虽然这里使用功能块来示出和描述组件，但应该理解的是，这些块表示的是在学术文献中讲授的以及在各种应用特定的集成电路设计软件包的组件库中可作为半导体IP核心商用的、和/或可实现为可通过可编程控制器或处理单元执行的固件的集成电路模块。
对于每个通道，交换机ASIC提供发射缓冲器302以缓冲数字传输数据，该数字传输数据通常以比特块或多比特码元的形式被接收。在该示例中，并行到串行转换器304访问缓冲器以产生NRZ(不归零)或PAM4(4电平脉冲振幅调制)码元的序列化流。其他示例实现可产生信道编码比特流或其他码元流。码元流优选地符合标准协议，诸如包括传输字和有序集(用于诸如定界帧和对齐通道等特殊功能的模式)的光纤信道标准的传输协议。
可选的有限脉冲响应(FIR)滤波器306可用于提供高频分量的预加重，以对抗短距离链路310的衰减。数模转换器(DAC)将经滤波的信号转换为模拟形式，并且驱动器308提供足够的电流，以跨短距离链路310将发射信号传送到可插拔模块206。短距离链路310主要包括将开关ASIC耦合到可插拔模块连接器的导电印刷电路板迹线。尽管这些迹线可能被限制为例如小于500mm，但它们仍可能在此处构想的信号频率的上限范围内引起显著的频率相关的衰减和色散。
在可插拔模块206中，连续时间线性均衡器(CTLE)滤波器312与可选的FIR滤波器306协作以补偿短距离链路310的影响。时钟和数据恢复(CDR)模块314对经滤波的信号进行操作，以导出用于对数字码元流进行采样和重新数字化的时钟信号。可选的FIFO缓冲器224接收来自CDR模块的数字码元流。可选的预均衡器316对数字码元流进行操作以至少部分地补偿线路侧信道影响。DAC 318将经预均衡的信号转换为模拟信号，用于光电发射器的驱动器320将该模拟信号放大以驱动光电发射器322。光纤连接器324将光信号从光电发射器耦合到光纤，以传送到远程光电检测器和接收器。
此处我们注意到，除了预均衡器416本身必要的功率消耗之外，预均衡通常在信道信号衰减最高的那些频率范围内增加信号能量，从而增加信道内的信号能量耗散量。然而，对于构想的信道，与接收器复杂度的相关联的降低所导致的可实现的功率节省相比，尤其是与可以通过均衡器设计实现的功率节省相比，这种增加的功率消耗是小的。
在可插拔模块206中，光纤连接器324进一步将光纤耦合到相关联的光电检测器328，光电检测器328将光接收信号转换为电形式，通常是可通过跨阻放大器(TIA)转换为接收信号电压的接收信号电流。增益控制放大器330应用可调节增益来优化接收信号范围，以便由接收链的后续组件进行处理。CTLE滤波器332在通过模数转换器334进行信号数字化之前提供抗混叠和可选频谱成形。数字均衡器336提供自适应均衡，与远程预均衡器协作以补偿信道影响。CDR模块338导出采样时钟信号，并从均衡信号恢复接收码元流。可选FIFO缓冲器接收来自CDR模块338的数字接收码元流。
可插拔模块206进一步包括可选FIR滤波器340以提供高频分量的预加重，以对抗短距离链路344的衰减。数模转换器(DAC)将经滤波的信号转换为模拟形式，并且驱动器342提供足够的电流，以跨短距离链路344将发射信号传送到ASIC 202，其中CTLE滤波器346与可选FIR滤波器340协作，以补偿短距离链路344的影响。时钟和数据恢复(CDR)模块348对经滤波的信号进行操作，以导出用于对接收码元流进行恢复的简单时钟信号。串行到并行转换器350将接收码元流的块存储在接收缓冲器352中，使得ASIC 202的核心电路系统能够使用较低的时钟速率。
可插拔模块206进一步包括训练控制模块318，以适应预均衡器模块316和均衡器336的系数。训练控制模块318可以在链路速度协商和链路速度训练阶段的持续时间内生成取代发射数据流的训练帧序列，并且可以检测与接收数据流中的训练帧码元相关联的均衡误差。将均衡误差与训练帧码元相组合，训练控制器318可适配远程预均衡器和本地均衡器336的系数，以优化它们对组合接收信道影响的组合补偿。训练控制器318可以经由包括例如，传输码元流的训练帧中的专用字段的各种反向信道选项来传送远程预均衡器系数更新。相应地，训练控制器318可以从接收码元流的帧中的专用字段中提取用于本地预均衡器316的更新。关于一个说明性示例的进一步的细节，请参见例如，共同拥有的美国专利10,212,260“SerDes Architecture with a Hidden Backchannel Protocol”(具有隐藏反向信道协议的SerDes架构)，该专利通过引用并入本文。
在构想的信号速率(大于10GHz的码元速率)下，耦合到可插拔模块的光纤预期将呈现非线性效应，这对于具有四个振幅的脉冲振幅调制(PAM4)或更高振幅的脉冲振幅调制尤其成问题。为了抵消非线性效应，接收均衡器336和/或预均衡器316可以被配置为在确定滤波器输出时采用输入样本的更高阶组合。预期包括二阶和三阶组合将是足够的。接收均衡器可以因此包括Volterra滤波器，Volterra滤波器计算输出值
其中yi表示滤波器输入，hk表示一阶系数，hjk表示二阶系数，hmjk表示三阶系数并且n为滤波器长度。某些简化可以是可用的，这是因为预期对于构想的码元速率下的光纤信道，只有四到八个二阶系数hjk将是显著的，并且可能只有二到四个三阶系数hmjk将是不可忽略的。
图4提供了与均衡器336、CDR模块338和训练控制模块318的说明性实现有关的附加细节。在图4中，来自光电检测器328的模拟电信号(CH_IN)由增益控制器330放大，由CTLE332滤波，并由ADC 334使用采样时钟416进行数字化。数字前馈均衡(FFE)滤波器402可以用于减少数字化接收信号中的码间干扰，从而产生经滤波的信号。可选地，反馈滤波器(FBF)403产生反馈信号，加法器404将该反馈信号与经滤波的信号组合以向判决元件406提供经均衡的信号。替代地，来自FFE滤波器402的经滤波的信号可以作为经均衡的信号直接提供到判决元件406。
判决元件406对经均衡的信号进行操作，将其与一个或多个判决阈值进行比较，以标识经均衡的信号表示的信道码元。FBF 404从码元判决407的序列导出反馈信号，以校正后码间干扰。此均衡和检测布置被称为判决反馈均衡(DFE)，并且它产生码元决策的第一序列，除非选择某些码元判决用于替换，否则复用器408将该码元决策的第一序列提供给先进先出(FIFO)缓冲器410，在这种情况下，复用器408从替换判决序列411替换对应的码元判决。提供FIFO缓冲器内容作为接收数据(RXD)信号来输出。
判决元件406的输入和输出可以被区分以提供均衡误差信号412以供控制器414和时钟恢复模块418使用。控制器414使用与滤波器输入组合的均衡误差信号412来优化FFE402和FBF 403的系数。时钟恢复模块418通常结合码元判决407使用误差信号来导出采样时钟信号416。
均衡误差信号412可以用于控制复用器408。如下面进一步解释的，当均衡误差信号412超过阈值424时，将优选用由非线性均衡器获得的替换码元判决来替换用线性滤波器和/或DFE获得的那些码元判决。因此，比较器将均衡误差信号412与阈值424进行比较，从而断言(assert)选择信号，以使得复用器408用替换码元判决替换序列407中的对应码元判决。尽管出于解释的目的示出为在FIFO缓冲器410之前，然而复用器408可以被实现为对已存储在FIFO缓冲器410中的码元判决的替换。
来自比较器422的选择信号进一步用作涡轮(turbo)非线性均衡器428的使能信号，以回溯性地生成替换码元判决411。(本公开使用术语“涡轮”来指增强性能但仅当需要时启用时的组件。)非线性均衡器428包括涡轮非线性FFE(TNFFE)滤波器430，其在必要时对数字接收信号进行操作，并且对来自FFE滤波器402的经滤波的信号应用非线性补偿，以向第二判决元件432提供经非线性均衡的信号。尽管未在此处示出，可以在非线性均衡器428中采用反馈滤波器，以提供判决反馈均衡，如先前对于默认操作模式所描述的。判决元件432将经均衡的信号与一个或多个判决阈值进行比较，以标识经均衡的信号表示的信道码元。
如前所述，判决元件432的输入和输出可以被区分以生成第二均衡误差信号434，控制器414在训练期间可以使用该第二均衡误差信号434来确定要使用来自可用滤波器输入池的哪些输入，并且进一步适配相关联的TNFFE滤波器系数以最小化均衡误差信号。由判决元件432产生的码元判决411的序列被提供给复用器408，以用于序列407中的码元判决的可能替换。
FIFO缓冲器410存储数字数据流比特或码元，以跨短距离链路344重新传输。所接收的数据流可以被结构化为帧序列，每个帧具有报头和有效载荷。帧报头中的一个或多个字段可以包含反向信道信息，并且如果是这样，提取模块421检测那些字段并提取反向信道信息以供本地使用。作为一个示例，反向信道信息可以包括用于预均衡滤波器316的自适应信息。
除了优化FFE和FBF系数之外，控制器414可以进一步确定针对CTLE滤波器332的调整和针对远程发射或“预均衡”滤波器的调整。控制器414输出本地生成的信息(“本地_信息(LOCAL_INFO)”)，其包括发射滤波器系数调整和收敛状态。在系统支持使用反向信道的情况下，“本地_信息”被提供给以反向方向在数据通道上进行通信的训练控制器420。训练控制器模块318(图3)经由反向信道将发射滤波器调整和收敛状态传送到“信道_输入(CH_IN)”信号的源。在那种情况下，所接收的信号包括来自“信道_输入”信号的源的反向信道信息。提取模块421检测反向信道信息(“反向_信息(BACK_INFO)”)并将其传递至训练控制器420。一旦实现收敛，接收链就准备好正常运行了。
训练控制器420(训练控制模块318的一部分)接收“反向信息(BACK INFO)”和“本地信息(LOCAL INFO)”。在正常操作期间，复用器向预均衡器316提供具有未修改的帧报头的传输数据流，但是在链路速度协商和均衡器训练阶段期间，复用器可将经修改的帧报头引入传输数据流。在这些阶段期间，传输数据流包括训练信号，并且报头具有用于后向信道信息的字段，该字段包括从控制器414接收的收敛状态和发射滤波器系数调整(LOCAL_INFO)。注意，即使在本地接收器指示已经发生滤波器收敛之后，训练控制器420也可以延长训练阶段以跨信道的每个链路来协调训练阶段定时。
训练控制器420进一步接受由模块421从由远程节点发送的所接收的训练帧中提取出的任何反向信道信息(BACK_INFO)。训练控制器420将相应的调整应用于发射滤波器316的系数。
尽管未在此处明确示出，但可以预期到滤波器可以被并行化，并且接收器扩充有一个或多个电平探测器，以帮助确定均衡信号判决眼的上边缘和下边缘处的信号的判决阈值和累积概率分布。针对此类特征的实现和配置细节可以在共同拥有的于2019年11月21日提交的题为“Multi-function level finder for SerDes(用于SerDes的多功能电平探测器)”的美国专利第16/691,523号中找到，该专利通过引用并入本文。
图5A是示出与两个信道码元(-1，+1)对应的+A经均衡的信号值之间的中间判决阈值T0的说明性不归零(NRZ)眼图。图5B是具有三个判决阈值T-2、T0、T2以区分四个潜在码元值(-3,-1,+1,+3)的说明性PAM4眼图。当采样时刻的最小和最大均衡信号目标值为-A和+A时，判决阈值名义上设置为0和+2A/3。噪声、干扰和其他信道效应导致信号的变化、扩展信号路径并且减小眼的大小，从而增加误差的概率。
图6利用累积概率分布图示出了信号扩展。线602是在最佳采样时间，经均衡的信号值超过+1信道码元的给定振幅的概率。线604是经均衡的信号值下降到-1信道码元的给定振幅以下的概率。这些线在大约10-5处穿过判决阈值，指示在此范围内码元判决误差的近似概率。(该分析不考虑误差突发。)线602、604表示可以在高速光纤信道中利用线性滤波器能实现的均衡水平。虽然这种误差水平对于许多应用而言是足够的，但是大多数计算机网络应用期望实现10-7或更低的误差率。线606、608表示可以使用非线性滤波器能实现的对应概率。然而，如上所述，非线性滤波器可以比线性滤波器具有更高的功率要求，从而使得始终使用它们是不可行的。
为了实现非线性滤波器的性能而不导致相关联的功率要求惩罚，本公开仅在均衡误差的振幅超过阈值D时(即，当经均衡的信号落在过渡区域610内时)，才启用非线性滤波器。在图6中，阈值D是0.79A，当均衡误差大于A的大约80％时，需要启用非线性滤波器。线602、604指示该均衡误差水平在不到0.1％的时间内发生，这意味着非线性滤波器在99.9％的时间内保持禁用，大大降低了其平均功率要求。为了最小化功率要求，期望将误差阈值D设置得尽可能高，但受制于对使用线性滤波器的错误码元判决的概率不超过目标误差率(例如，10-7或更低)的要求。由于线602在-A+D振幅值为-0.18A处与10-7相交，所以D不可以设置为任何高于大约0.82A的值而不受误差率惩罚的影响。相反，将D设置得低于必要会增加非线性滤波器被启用的时间的百分比。如果D被设置为大约0.35A，则图6中的曲线指示非线性滤波器将在至少10％的时间内被启用，这可能不足以使得其使用可行。
图7是说明性均衡方法的流程图。在框702中，控制器使用非线性滤波器为默认均衡器和涡轮均衡器设置默认系数，并且进行训练以适应系数。如以下进一步描述的，非线性滤波器可以包括复用器以从可用滤波器输入池中进行选择。在优化系数之前，控制器可以使用电平探测器来估计每个项的贡献，并且设置复用器以选择具有最大贡献的那些项。
一旦训练完成，接收器就进入正常操作。在框704中，具有非线性滤波器的涡轮均衡器被禁用，并且接收器采用默认均衡器来获得码元判决并确定均衡误差。在框706中，接收器确定均衡误差的振幅是否大于预定阈值。如果不是，则接收器重复框704。否则在框708中，接收器使得具有非线性滤波器的涡轮均衡器能够降低均衡误差，并且获得更可靠的码元判决。
图8是说明性非线性均衡器的框图，该非线性均衡器可以利用形成FFE 402的现有组件。FFE 402内的延迟链存储数字化接收信号Yi-k的各种延迟版本(索引k是相对于当前时间样本i的光标索引)。一组乘法器通过对应的FFE滤波器系数Fk缩放延迟链中的每个存储值，并且该经缩放的值被求和以提供(线性)滤波器信号Z1i。“Z1”延迟链提供经滤波的信号Z1的各种延迟版本，第一复用器902可以从其中进行选择。输入(Z1i)之一还直接提供给加法器830，并间接地经由具有系数C1A的乘法器820提供，以提供线性滤波器值的缩放。替代地，具有潜在较大系数范围的单个乘法器可以用于缩放Z1i输入。
一对乘法器820通过各自的系数C1B、C1C缩放复用器802的Z1延迟链选择以提供给加法器830。替代地，具有潜在较大系数范围的单个乘法器可以用于缩放所选择的Z1延迟链选择。如前所述，控制器设置复用器以选择对均衡误差的最小化具有最大贡献的延迟链值。
为了考虑潜在二阶和三阶非线性效应，一组乘法器确定FFE延迟链内容的各种组合的乘积。在图8的说明性涡轮均衡器中计算的组合是：
Z21i＝Yi*Yi
Z22i＝Yi*Yi-1
Z31i＝Yi*Yi*Yi
Z321i＝Yi*Yi*Yi-1
Z322i＝Yi*Yi-1*Yi-1
Z33i＝Yi*Yi-1*Yi-2
六个延迟链分别标记为Z21、Z22、Z31、Z321、Z322和Z33，提供这些乘积的各种延迟版本。复用器806从Z21延迟链中选择一个值，以在提供给加法器830之前通过系数C2A进行缩放。复用器808从Z21或Z22延迟链中选择一个值，以在提供给加法器830之前通过系数C2B进行缩放。复用器810、812还以与复用器808重叠的布置耦合到Z21和Z22延迟链，并且它们各自选择一个值，每个值在提供给加法器830之前通过各自的系数C2C、C2D进行缩放。因此，复用器808-812可以选择三个二阶乘积用于缩放并由加法器830使用。复用器814耦合到Z31、Z321、Z322和Z33延迟链，以选择一个三阶乘积用于在提供给加法器830之前通过系数C3A进行缩放。复用器816仅耦合到Z321延迟链以选择一个值，用于在提供给加法器830之前通过系数C3B进行缩放。加法器830对缩放值求和以输出加权总和Wi，加权总和Wi是涡轮非线性FFE 430(图4)的输出。该输出可以直接提供给图4中所示的判决元件432，或者可以先与来自对判决元件432的码元判决进行操作的反馈滤波器的反馈信号进行组合。
图8中的计算项可以基于凭经验确定的要采用接收器的典型信道的重要性而变化，并且复用器的数量和布置可以类似地变化，以使得在这些复用器可以使用的环境范围内能够对那些典型信道的非线性效应进行满意的补偿。一旦完全了解以上公开内容，则众多替代形式、等效物和修改对于本领域技术人员将变得显而易见。例如，均衡器在本文中被描述为数字的，但是普通技术人员将认识到这些原理也适用于模拟均衡器。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效方案和修改方案。

Claims (12)

1.一种将接收信号转换为码元判决序列的均衡器，所述均衡器包括：
线性滤波器，所述线性滤波器从所述接收信号获得经滤波的信号，作为从所述接收信号导出经均衡的信号样本的第一序列的一部分；
第一判决元件，所述第一判决元件从经均衡的信号样本的所述第一序列导出码元判决的暂定序列；
非线性滤波器，所述非线性滤波器当被启用时，对所述接收信号和所述经滤波的信号两者进行操作，作为从所述接收信号导出经均衡的信号样本的第二序列的一部分，并且其中所述非线性滤波器将所述线性滤波器的输出与接收信号样本的二阶组合相组合；
第二判决元件，所述第二判决元件当被启用时，从经均衡的信号样本的所述第二序列导出替换码元判决；
减法元件，所述减法元件计算针对所述暂定序列中的每个码元判决的均衡误差；以及
控制器，所述控制器选择性地使得所述非线性滤波器和所述第二判决元件能够获得针对所述暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。
2.根据权利要求1所述的均衡器，进一步包括：
反馈滤波器，所述反馈滤波器从码元判决的所述暂定序列导出反馈信号；以及
加法器，所述加法器将所述反馈信号与所述线性滤波器的输出组合，以提供经均衡的信号样本的所述第一序列。
3.根据权利要求2所述的均衡器，进一步包括：
第二加法器，所述第二加法器将第二反馈信号与所述非线性滤波器的输出组合，以提供经均衡的信号样本的所述第二序列。
4.如权利要求1所述的均衡器，其特征在于，所述预定值对应于10-2或更小的估计概率。
5.如权利要求1所述的均衡器，其特征在于，所述非线性滤波器导出经均衡的信号样本的所述第二序列，作为所述非线性滤波器的输入的加权和。
6.如权利要求1所述的均衡器，其特征在于，所述非线性滤波器包括一个或多个延迟链，以用于形成可用二阶组合的池，并且其中所述非线性滤波器包括复用器，以用于选择所述可用二阶组合的子集，以导出经均衡的信号样本的所述第二序列。
7.一种将接收信号转换为码元判决序列的均衡方法，所述方法包括：
对所述接收信号使用线性滤波器来获得经滤波的信号，以用于导出经均衡的信号样本的第一序列；
从经均衡的信号样本的所述第一序列导出码元判决的暂定序列；
使用非线性滤波器，所述非线性滤波器当被启用时对所述接收信号进行操作以导出经均衡的信号样本的第二序列，其中所述非线性滤波器将所述线性滤波器的输出与接收信号样本的二阶组合相组合；
使用所述判决元件，所述判决元件当被启用时，从经均衡的信号样本的所述第二序列导出替换码元判决；
计算针对所述暂定序列中的每个码元判决的均衡误差；以及
选择性地使得所述非线性滤波器和所述判决元件能够获得针对所述暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。
8.如权利要求7所述的均衡方法，进一步包括：
从码元判决的所述暂定序列导出反馈信号；以及
将所述反馈信号与所述线性滤波器的输出组合，以提供经均衡的信号样本的所述第一序列。
9.如权利要求8所述的均衡方法，进一步包括：
将第二反馈信号与所述非线性滤波器的输出组合，以提供经均衡的信号样本的所述第二序列。
10.如权利要求7所述的均衡方法，其特征在于，所述预定值对应于10-2或更小的估计概率。
11.如权利要求7所述的均衡方法，其特征在于，所述非线性滤波器导出经均衡的信号样本的所述第二序列，作为所述非线性滤波器的输入的加权和。
12.如权利要求7所述的均衡方法，其特征在于，所述非线性滤波器选择可用二阶组合的子集来导出经均衡的信号样本的所述第二序列。
CN202210608111.5A 2021-07-20 2022-05-31 功率高效的非线性均衡器和方法 Active CN115643135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/443,078 US11451417B1 (en) 2021-07-20 2021-07-20 Power-efficient nonlinear equalizers and methods
US17/443,078 2021-07-20

Publications (2)

Publication Number Publication Date
CN115643135A CN115643135A (zh) 2023-01-24
CN115643135B true CN115643135B (zh) 2023-09-15

Family

ID=83286281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210608111.5A Active CN115643135B (zh) 2021-07-20 2022-05-31 功率高效的非线性均衡器和方法

Country Status (2)

Country Link
US (1) US11451417B1 (zh)
CN (1) CN115643135B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11936505B2 (en) * 2022-04-04 2024-03-19 Credo Technology Group Limited Decision feedback equalization with efficient burst error correction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539774A (en) * 1994-06-15 1996-07-23 International Business Machines Corporation Dual decision equalization method and device
CN1998137A (zh) * 2004-04-09 2007-07-11 上海奇普科技有限公司 控制均衡器的前馈滤波器的装置和方法
CN102801674A (zh) * 2011-05-26 2012-11-28 中国电子科技集团公司第五十研究所 连续相位调制信号的非相干检测方法及装置
CN105207963A (zh) * 2015-08-13 2015-12-30 广东顺德中山大学卡内基梅隆大学国际联合研究院 应用于可见光通信系统中的基于概率神经网络的均衡方法
CN105553898A (zh) * 2015-12-18 2016-05-04 中国电子科技集团公司第三研究所 均衡器及反馈均衡方法
US10728059B1 (en) * 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130366B2 (en) * 2002-04-05 2006-10-31 Scintera Networks, Inc. Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
US20080069198A1 (en) * 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
US9654327B2 (en) * 2015-05-27 2017-05-16 Xilinx, Inc. Channel adaptive ADC-based receiver
US9973358B1 (en) * 2017-06-30 2018-05-15 Qualcomm Incorporated Time-based and frequency-based distortion recovery
US10212260B2 (en) 2017-07-19 2019-02-19 Credo Technology Group Limited SerDes architecture with a hidden backchannel protocol
US10826731B2 (en) * 2018-09-28 2020-11-03 Huawei Technologies Co., Ltd. Efficient implementation of noise whitening post-compensation for narrowband-filtered signals
US10491432B1 (en) * 2018-10-01 2019-11-26 Huawei Technologies Co., Ltd. System and method for turbo equalization and decoding in a receiver
US11005567B2 (en) * 2019-07-01 2021-05-11 Credo Technology Group Limited Efficient multi-mode DFE
US11336490B2 (en) * 2020-03-13 2022-05-17 Texas Instruments Incorporated DFE implementation for wireline applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539774A (en) * 1994-06-15 1996-07-23 International Business Machines Corporation Dual decision equalization method and device
CN1998137A (zh) * 2004-04-09 2007-07-11 上海奇普科技有限公司 控制均衡器的前馈滤波器的装置和方法
CN102801674A (zh) * 2011-05-26 2012-11-28 中国电子科技集团公司第五十研究所 连续相位调制信号的非相干检测方法及装置
CN105207963A (zh) * 2015-08-13 2015-12-30 广东顺德中山大学卡内基梅隆大学国际联合研究院 应用于可见光通信系统中的基于概率神经网络的均衡方法
CN105553898A (zh) * 2015-12-18 2016-05-04 中国电子科技集团公司第三研究所 均衡器及反馈均衡方法
US10728059B1 (en) * 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link

Also Published As

Publication number Publication date
CN115643135A (zh) 2023-01-24
US11451417B1 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
CN108781195B (zh) 用于提供高速均衡的方法和装置
US9438409B1 (en) Centering baud-rate CDR sampling phase in a receiver
CN105791188B (zh) 具有反射消除的pam数据通信系统
JP2005531989A (ja) 通信路を等化する方法および装置
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
JP2015501589A (ja) 推論的判定フィードバック等化を実行するための方法及び装置
CN113890800B (zh) 具有部分抽头展开的决策反馈均衡器
US20050002475A1 (en) Apparatus for transmitting and receiving data
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
CN115643135B (zh) 功率高效的非线性均衡器和方法
EP4309341A1 (en) Network transceiver with vga channel specific equalization
WO2022103422A1 (en) Non-linear neural network equalizer for high-speed data channel
KR20060031077A (ko) 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치
CN113055321B (zh) 能够抑制突发错误传播的光通信数据接收方法和系统
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
US11005567B2 (en) Efficient multi-mode DFE
US9426004B1 (en) Method for reducing jitter in receivers
Chun et al. A 13.6-16Gb/s wireline transceiver with dicode encoding and sequence detection decoding for equalizing 24.2 dB with 2.56 pJ/bit in 65nm CMOS
CN115473772B (zh) 用于链路速度协商期间的重定时器训练的装置和方法
US11831475B1 (en) Receiver using pseudo partial response maximum likelihood sequence detection
US20230254188A1 (en) Transitioning Between Signal Constellations
US11831473B2 (en) Reduced-complexity maximum likelihood sequence detector suitable for m-ary signaling
US11616576B2 (en) Onboard/co-packaged optics with transmit-side equalization
US11936505B2 (en) Decision feedback equalization with efficient burst error correction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant