CN114220387A - 一种基于SerDes技术的分布式LED显示控制系统 - Google Patents

一种基于SerDes技术的分布式LED显示控制系统 Download PDF

Info

Publication number
CN114220387A
CN114220387A CN202111514125.2A CN202111514125A CN114220387A CN 114220387 A CN114220387 A CN 114220387A CN 202111514125 A CN202111514125 A CN 202111514125A CN 114220387 A CN114220387 A CN 114220387A
Authority
CN
China
Prior art keywords
serdes
equalizer
interface
chip
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111514125.2A
Other languages
English (en)
Inventor
季渊
黄忻杰
张印
穆廷洲
戴浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Tanggu Semiconductor Co ltd
Original Assignee
Wuxi Tanggu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Tanggu Semiconductor Co ltd filed Critical Wuxi Tanggu Semiconductor Co ltd
Priority to CN202111514125.2A priority Critical patent/CN114220387A/zh
Publication of CN114220387A publication Critical patent/CN114220387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供了一种基于SerDes技术的分布式LED显示控制系统，其特征在于，包括发送端及多个接收端芯片，发送端包括多个SerDes接口，各接收端芯片包括第一SerDes接口、第二SerDes接口、多个LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的第一SerDes接口或与其他接收端芯片的第二SerDes接口连接，各接收端芯片的第二SerDes接口与其他接收端芯片的第一SerDes接口连接；各接收端芯片的各LVDS接口与对应的驱动芯片连接，各驱动芯片与对应的LED灯珠阵列连接。通过本实施提供的显示控制方案，可以有效地减少发送端、接收端、驱动打断的芯片数量和接口数量，从而减小发送端、接收端芯片的体积，降低LED显示控制系统的功耗。

Description

一种基于SerDes技术的分布式LED显示控制系统
技术领域
本发明涉及显示技术领域，尤其涉及一种基于SerDes技术的分布式LED显示控制系统。
背景技术
现有发光二极管(Light-Emitting Diode，LED)视频显示系统都是从户外大屏衍生过来，一般采用千兆网通信、接收卡、驱动芯片来带载全彩LED显示屏。随着LED显示屏技术的发展，同时LED显示屏体上的灯珠间距越来越小，分辨率越来越高，相对应的要求LED显示控制系统具有更大的带载点数以及更高的传输速率，导致现有LED显示屏存在功耗过大、体积过大、成本过高等问题。
发明内容
为了解决上述技术问题，本发明实施例提供了一种基于SerDes技术的分布式LED显示控制系统，该基于SerDes技术的分布式LED显示控制系统包括：
发送端及多个接收端芯片，所述发送端包括多个SerDes接口，各所述接收端芯片包括第一SerDes接口、第二SerDes接口、多个LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的第一SerDes接口或与其他接收端芯片的第二SerDes接口连接，各接收端芯片的第二SerDes接口与其他接收端芯片的第一SerDes接口连接；
各所述接收端芯片的各LVDS接口与对应的驱动芯片连接，各所述驱动芯片与对应的LED灯珠阵列连接。
可选的，所述第一SerDes接口包括发送模块、所述第二SerDes接口包括接收模块；或者，
所述第一SerDes接口包括接收模块，所述第二SerDes接口包括发送模块。
可选的，所述接收模块，包括第一通信协议层、先入先出队列、串行器、发送均衡器，所述第一通信协议层与所述先入先出队列连接，所述先入先出队列还与所述串行器连接，所述串行器与所述发送均衡器连接。
可选的，所述发送模块包括：第二通信协议层、解串器、数据时钟恢复模块、接收均衡器，所述第二通信协议层与所述解串器连接，所述解串器还与所述数据时钟恢复模块连接，所述数据时钟恢复模块还与所述接收均衡器连接。
可选的，所述发送均衡器为前馈均衡器，所述接收均衡器包括：连续时间均衡器或判决反馈均衡器。
可选的，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括第一比较器及第二比较器；
所述第一比较器及所述第二比较器分别与所述发送均衡器或所述接收均衡器连接；
所述第一比较器用于在时钟边沿之后对从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第一比较结果信息；
所述第二比较器用于从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第二比较结果信息，将所述第一比较结果信息及所述第二比较结果信息进行异或处理，得到异或结果信息；
所述接收端芯片，用于根据所述异或结果信息对所述发送均衡器或所述接收均衡器的均衡状态进行调整。
可选的，所述判决反馈均衡器包括判决器和反馈滤波器构成，所述反馈滤波器由一组延迟单元和乘法器构成，其中，各所述延迟单元的时钟由时钟数据恢复模块提供。
可选的，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括限幅比较器及积分器；
所述限幅比较器用于产生期望数据信号；
所述积分器，用于对将输入信号、差错信号及所述期望数据信号进行积分，得到控制均衡器自适应抽头系数的反馈电压，以实现抽头系数的更新。
可选的，各所述驱动芯片包括第一LVDS接口、第二LVDS接口及多个LED输出端，各所述驱动芯片的第一LVDS接口与一个接收端芯片的一个LVDS接口连接或者与其他驱动芯片的第二LVDS接口连接，各LED输出端与对应的LED灯珠连接；
各所述驱动芯片的第一LVDS接口、第二LVDS接口之间通过差分对信号串行传输LED的扫描数据，第一LVDS接口、第二LVDS接口包括并串转换功能、编码功能及校验功能。
可选的，各所述驱动芯片包括行扫模块，所述行扫模块，用于根据用户输入数据确定扫描行数。
可选的，所述行扫模块与所述LED灯珠阵列连接。
可选的，由所述发送端的各SerDes接口、与多个所述接收端芯片依次连接组成对应的芯片排列行；
各芯片排列行的最后一个接收端芯片的第二SerDes接口与相邻芯片排列行的最后一个接收端芯片的第二SerDes接口连接。
上述本申请提供的基于SerDes技术的分布式LED显示控制系统，发送端集成SerDes接口、接收端芯片集成SerDes接口及LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的第一SerDes接口或与其他接收端芯片的第二SerDes接口连接，各接收端芯片的第二SerDes接口与其他接收端芯片的第一SerDes接口连接；各所述接收端芯片的各LVDS接口与对应的驱动芯片连接，各所述驱动芯片与对应的LED灯珠阵列连接。这样，可以有效地减少发送端、接收端芯片的接口数量，从而减小发送端、接收端芯片的体积，降低基于SerDes技术的分布式LED显示控制系统的功耗。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
图1示出了本申请实施例提供的基于SerDes技术的分布式LED显示控制系统的结构示意图；
图2示出了本申请实施例提供的SerDes接口的结构示意图；
图3示出了本申请实施例提供的自适应均衡模块的结构示意图；
图4示出了本申请实施例提供的自适应均衡模块的结构示意图；
图5示出了本申请实施例提供的数据时钟恢复模块的结构示意图；
图6示出了本申请实施例提供的接收端芯片的结构示意图；
图7示出了本申请实施例提供的驱动芯片的一结构示意图；
图8示出了本申请实施例提供的驱动芯片的另一结构示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
传统LED显示系统接收卡，使用现场可编程逻辑门阵列FPGA、千兆网x2、同步动态随机存取内存SDRAM、闪存FLASH、DCDC电源、PCB板、接插件、转接板等构成，模块很多，导致整体功耗、成本、体积都很大。
传统LED显示屏的LED灯珠驱动芯片单颗驱动芯片带载点数基本都为16个LED单色灯珠，单颗驱动芯片带载数量少。而现有小间距LED模组所使用的LED灯驱动芯片已经占满了PCB几乎大部分面积，从而导致想要将LED灯间距再减小，就会碰到PCB没有位置放置更多的驱动芯片的瓶颈。同时芯片越多，整体稳定性越低，功耗也越大。
同时因为传统LED灯珠驱动芯片使用的数据接口为单端信号，其传输速率最大只能达到30MHz。这就导致了单个数据通道能带载的LED灯珠驱动芯片级联数量较少，使得传统LED系统单个数据通道带载数据点数有限，需要更多的数据接口和信号线来带载更多的接口，会导致系统整体复杂度提升，从而增加成本和功耗，降低系统稳定性。
此外，传统LED显示系统为了节约成本和减少LED驱动芯片数量，会使用扫描方式(PM方式)：即一颗驱动芯片一扫只能带载16个LED灯珠，如果变成16扫就能带载16x16＝256个LED灯珠，但每次只能亮起一扫的16个灯珠，要全部显示完256个灯珠需要显示16次。
同时需要增加行扫驱动芯片来控制当前显示第几扫LED灯。行扫驱动芯片一般为8扫一颗芯片，每增加8扫就需要多增加一颗行扫驱动芯片，而且由于行扫驱动芯片电流有限，因此一颗行扫驱动芯片带载LED点数也是有限的。若要减少驱动芯片数量，就要增加行扫数。增加行扫数就会导致以下几个问题：LED屏整体亮度会降低、相同亮度等级情况下，扫描刷新率降低；相同亮度等级情况下，灰度等级降低，显示效果会相差很多；增加行扫驱动芯片。因此使用扫描方式驱动会节约成本，但会导致很多问题产生。
传统LED屏显示数据主要是采用千兆以太网进行传输，此传输带宽1Gbps，难以满足现有超小间距LED显示屏高分辨率的需求，只能使用更多的千兆网接口和传输线来解决。就导致高分辨率的LED显示屏，图像发送设备，使用千兆网接口数量较多，体积和功耗都较大。
传统LED显示系统，千兆网口经常容易损坏，因此各大厂家提出数据备份功能，即在原来千兆网口使用数量基础上翻倍接口数量，达到其中一个千兆网线或者网口损坏，还能使用另一路千兆网口传输数据，但同样分辨率的情况下，发送端千兆网口数量翻倍后，导致成本和体积也是翻倍增加。
本公开实施例提供了一种基于SerDes技术的分布式LED显示控制系统。
本实施例提供的基于SerDes技术的分布式LED显示控制系统包括发送端及多个接收端芯片，所述发送端包括多个SerDes接口，各所述接收端芯片包括第一SerDes接口、第二SerDes接口、多个LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的第一SerDes接口或与其他接收端芯片的第二SerDes接口连接，各接收端芯片的第二SerDes接口与其他接收端芯片的第一SerDes接口连接；各所述接收端芯片的各LVDS接口与对应的驱动芯片连接，各所述驱动芯片与对应的LED灯珠阵列连接。
请参阅图1，在本实施例中，发送端101可以包括6个SerDes接口，分别为SerDes01、SerDes02、SerDes03、SerDes04、SerDes05、SerDes06，SerDes是Serializer(串行器)/De-Serializer(解串器)的简称。需要说明的是SerDes接口的数量还可以为8个、10个、12个，或者更多，在此不做限制，图1所示的发送端101可以包括6个SerDes接口仅用作示例说明。
发送端101的各个SerDes接口可以与一个接收端芯片连接，在图1中示意性的画出来了SerDes01、SerDes05分别与接收端芯片1-1连接、接收端芯片5-1连接。第一行接收端芯片阵列有N个接收端芯片，图1中示例性画出了接收端芯片1-1及接收端芯片1-N，其他的接收端芯片没有画出，具有与接收端芯片1-1及接收端芯片1-N相同的结构。接收端芯片1-1及接收端芯片1-N分别包括第一SerDes接口、第二SerDes接口，在图1中，接收端芯片1-1的第一SerDes接口、第二SerDes接口对应用SerDes01、SerDes02表示。接收端芯片1-1的SerDes01与发送端101的SerDes01连接，接收端芯片1-1的SerDes02与相邻的下一接收端芯片的SerDes01连接，在图1中未示出。接收端芯片1-(N-1)的SerDes02与接收端芯片1-N的SerDes01连接，图1中未示出，用接收端芯片1-1的SerDes02与所述接收端芯片1-N-的SerDes01连接表示N个接收端芯片之间通过相邻的两个接收端芯片的SerDes01、SerDes02之间的连接关系。
在本实施例中，使用SerDes接口可以同时做到如下优点：发送端连接显示屏接口数量减少，单个发送端的SerDes接口显示分辨率增加；发送端的单个SerDes接口级联接收端芯片数量增加，接收端芯片之间的通信延时减少，增加级联接收端芯片之间显示的同步效果，发送端端芯片的体积减小，可以做到嵌入式的方式直接放在LED显示屏中。此外，采用SerDes数据传输方案取代传统的千兆网接口，可有效减少所需信道数量、降低布线复杂度、减小功耗和体积、降低数据传输过程中的误码率。
接收端芯片1-1还包括多个LVDS接口，LVDS(Low Voltage DifferentialSignaling)是一种低振幅差分信号技术。LVDS接口使用幅度非常低的信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据，能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低，而且采用恒流源模式驱动，故只产生极低的噪声，消耗非常小的功率，甚至不论频率高低功耗都几乎不变。此外，由于LVDS以差分方式传送数据，所以不易受共模噪音影响。
在图1中，各个LVDS接口用LVDS-1、......、LVDS-N表示，各个LVDS接口与驱动芯片阵列连接，驱动阵列包括驱动芯片1、......、驱动芯片M，各驱动阵列的各驱动芯片1、......、驱动芯片M分别与对应的一LED灯珠阵列连接，LED灯珠阵列包括LED灯珠1、......、LED灯珠Y。这样，接收端芯片1-1可以通过驱动芯片阵列对LED灯珠阵列进行显示控制。单颗接收端芯片可以减少很多不必要成本，例如每一颗芯片的封装费用，PCB基板费用，接插件费用，过多的电阻电容等等。接收端芯片替代现有技术中的一整张控制卡，可以有效减小单个模组和箱体体积，降低系统成本，降低系统功耗。
在本实施例中，接收端芯片1-5、接收端芯片5-1、接收端芯片5-N与接收端芯片1-1具有相同的结构及相同功能，可以参见接收端芯片1-1的相关描述，为避免重复，在此不做赘述。
在本实施例中，各SerDes接口包含接收模块和发送模块，请参阅图2，所述接收端包括第一通信协议，201、先入先出队列202、串行器203、发送均衡器204，所述第一通信协议层201与所述先入先出队列202连接，所述先入先出队列202还与所述串行器203连接，所述串行器203与所述发送均衡器204连接；
所述发送端包括：第二通信协议层205、解串器206、数据时钟恢复模块207、接收均衡器208，所述第二通信协议层205与所述解串器连接206，所述解串器206还与所述数据时钟恢复模块207连接，所述数据时钟恢复模块207还与所述接收均衡器208连接。
在低速并行数据通过第二通信协议层205后，对所述低速并行数据进行加扰及比特位转换编码处理，得到转换后的并行数据，并将转换后的并行数据写入先入先出队列202，通过串行器203将转换后的并行数据转换为串行差分信号，通过发送均衡器204对所述串行差分信号进行均衡化处理，得到均衡化串行差分信号；
通过接收均衡器208对所述均衡化串行差分信号进行补偿，得到修正串行差分信号，数据时钟恢复模块207对所述修正串行差分信号进行数据时钟恢复，得到时钟信号，将所述时钟信号输入解串器206，通过所述解串器206根据所述时钟信号对所述修正串行差分信号进行转换处理，得到并行数据，对所述并行数据进行解扰及比特位转换解码处理，得到解码后的并行数据。
在本实施例中，所述发送均衡器为前馈均衡器，所述接收均衡器包括：连续时间均衡器或判决反馈均衡器。
在本实施例中，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括第一比较器及第二比较器；
所述第一比较器及所述第二比较器分别与所述发送均衡器或所述接收均衡器连接；
所述第一比较器用于在时钟边沿之后对从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第一比较结果信息；
所述第二比较器用于从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第二比较结果信息，将所述第一比较结果信息及所述第二比较结果信息进行异或处理，得到异或结果信息；
所述接收端芯片，用于根据所述异或结果信息对所述发送均衡器或所述接收均衡器的均衡状态进行调整。
在本实施例中，时钟边沿包括上升沿和下降沿。
在本实施例中，所述判决反馈均衡器包括判决器和反馈滤波器构成，所述反馈滤波器由一组延迟单元和乘法器构成，其中，各所述延迟单元的时钟由时钟数据恢复模块提供。
在本实施例中，请参阅图3，判决反馈均衡器包括判决器Slicer和反馈滤波器，反馈滤波器是由一组延迟单元T和乘法器构成，其中延时单元可以为数字延时单元，数字延时单元的时钟由时钟数据恢复(CDR)电路提供。
在本实施例中，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括限幅比较器及积分器；
所述限幅比较器用于产生期望数据信号；
所述积分器，用于对将输入信号、差错信号及所述期望数据信号进行积分，得到控制均衡器自适应抽头系数的反馈电压，以实现抽头系数的更新。
下面对均衡器自适应抽头系数的获取原理进行说明。假设均衡器有L个抽头，由最速下降算法求得均衡器最佳抽头系数的近似值。最速下降算法，即″下一时刻″抽头系数向量Ci(n+1)应该等于″现时刻″抽头系数向量Ci(n)加上一个负均方误差梯度
Figure BDA0003404841840000111
的比例项，即如下公式1：
公式1：
Figure BDA0003404841840000112
其中μ为控制收敛速度与稳定性的常数，称之为收敛因子。精确获得均方误差梯度
Figure BDA0003404841840000113
的均值在实际中十分困难，一种相对粗略的但却十分有效的瞬时值估算方法是直接取误差信号瞬时值平方e2(n)作为均方误差MSE的估计值，则得到如下公式2：
公式2：
Figure BDA0003404841840000121
将式公式2简化得如下公式3：
公式3：
Figure BDA0003404841840000122
将公式2带入式公式3得LMS算法的公式4：
公式4：Ci(n+1)＝Ci(n)+2μe(n)x(n)；
以上是基本LMS算法的实现原理，由以上分析进行模拟LMS算法的推导。首先，将最小均方算法进行积分变换，便于模拟电路实现。由公式4可得，下一周期的DFE抽头系数更新可表示为如下公式5：
公式5：Ci(n+T)＝Ci(n)+2μe(n)x(n)；
其中T为采样周期，将上式变换可得如下公式6：
公式6：Ci(n+T)-Ci(n)＝2μe(n)x(n)；
化简得如下公式7：
公式7：
Figure BDA0003404841840000123
公式7中，e(n)为误差，x(n)为输入数据，τint为积分时间常数，它影响着LMS算法的稳定性和收敛性。由公式7可得LMS算法的框图如图4所示，其中限幅比较器(Slicer)用于产生期望的数据d(n)，输入信号和差错信号相乘后通过积分器单元产生控制均衡器自适应抽头系数的反馈电压，从而实现抽头系数的更新。
请参阅图5，所述数据时钟恢复模块包括相位锁定环路及频率锁定环路；所述相位锁定环路包括：鉴相器PD、数字低通滤波器DLF、电流型数字模拟转换器IDAC、相位插值器PI，所述鉴相器PD与所述数字低通滤波器DLF连接，所述数据低通滤波器DLF与所述电流型数字模拟转换器IDAC连接，所述电流型数字模拟转换器IDAC还与所述相位插值器PI连接，所述相位插值器PI还与所述数据低通滤波器DLF连接；
所述频率锁定环路包括：鉴频鉴相器PFD、电荷泵CP和低通滤波LP、压控振荡器，所述鉴频鉴相器PFD与所述电荷泵CP连接，所述电荷泵CP还与所述LP模块连接VCO，所述LP模块与所述压控振荡器VCO连接，所述压控振荡器VCO还与所述相位插值器PI连接。
与其他类型CDR结构相比，在PI型CDR中采用数字低通滤波器(Digital Low-passFilter，DLF)结构和电流型数字模拟转换器(Digital Analog Converter，DAC)代替CP和LP结构。压控振荡器VCO由相位插值器PI代替。相位插值器PI的相位插值输出由电流型数字模拟转换器IDAC控制，根据电流型数字模拟转换器IDAC的输入数据位不同，从而输出所需的时钟相位。基于相位插值的CDR与传统基于PLL的CDR相比，具有诸多优点。PI结构CDR可有效增强环路稳定性、极大减小锁定。当换路延时小于PI结构相位更新时间时，该结构还可消除抖动峰值。
请参阅图6，图6所示为本申请实施例提供的接收端芯片的一结构示意图，接收端芯片6包括第一SerDes接口、第二SerDes接口，在图6中，接收端芯片6的第一SerDes接口、第二SerDes接口对应用SerDes01、SerDes02表示。接收端芯片6的SerDes01可以与发送端101的SerDes01连接，接收端芯片6的SerDes02与相邻的下一接收端芯片的SerDes01连接，在图6中未示出。在图6中，接收端芯片6还包括N个LVDS接口，各个LVDS接口用LVDS-1、......、LVDS-N表示，各个LVDS接口与驱动芯片阵列连接，驱动阵列包括驱动芯片01、......、驱动芯片M，各驱动阵列的各驱动芯片1、......、驱动芯片M可以分别与对应的一LED灯珠阵列连接，LED灯珠阵列包括LED灯珠1、......、LED灯珠Y，在图6中未示出LED灯珠，LED灯珠与驱动芯片的连接关系可以参阅图1。图6中的SerDes01从发送端接收显示数据，对显示数据进行处理，将处理后的数据进行存储，下发至LVDS-01、......、LVDS-N，通过LVDS-01将处理后的数据依次发送给驱动芯片01、......、驱动芯片M，通过LVDS-N将处理后的数据依次发送给驱动芯片01、......、驱动芯片M。
在本实施例中，单颗接收端芯片将去除现有技术中提到的芯片、接插件、接收卡PCB基板，但会保留部分DC/DC电源和很少部分的电阻电容。这样可以减少很多不必要成本，例如每一颗芯片的封装费用，PCB基板费用，接插件费用，过多的电阻电容等。使用单颗接收端芯片替代一整张控制卡，可以有效减小单个模组和箱体体积，降低系统成本，降低系统功耗。
在本实施例中，各所述驱动芯片包括第一LVDS接口、第二LVDS接口及多个LED输出端，各所述驱动芯片的第一LVDS接口与一个接收端芯片的一个LVDS接口连接或者与其他驱动芯片的第二LVDS接口连接，各LED输出端与对应的LED灯珠连接；
各所述驱动芯片的第一LVDS接口、第二LVDS接口之间通过差分对信号串行传输LED的扫描数据，第一LVDS接口、第二LVDS接口包括并串转换功能、编码功能及校验功能。
在本实施例中，驱动芯片的工艺可以为130～250nm，接收端芯片的工艺可以为40nm或以下。这样保证LVDS接口1Gbps，Serdes接口可以达到8～12Gbps的传输速度。可以获得以下改进效果：可以使用更少的引脚数来代替传统LED驱动芯片的接口；单个接收端芯片数据接口，能够级联更多的驱动芯片；模组灯板的接口数量更少；提高LED驱动芯片的刷新率；减少LED灯板扫描数，从而增加LED显示屏的整体亮度，且能有更好的灰度表现。
请参阅图7，所述驱动芯片7包括LVDS-1及LVDS-2，各所述驱动芯片包括LVDS-1的LVDS-2之间连接，各所述驱动芯片包括LVDS-1用于接收显示数据和控制指令，驱动芯片7包括包括LED-01、LED-02、LED-03、......、LED-N等N个LED输出端，分别与对应的LED灯珠R、G、B连接。
在本实施例中，各所述驱动芯片包括行扫模块，所述行扫模块用于根据用户输入数据确定扫描行数。在本实施例中，所述行扫模块与所述LED灯珠阵列连接。
在本实施例中，行扫模块用于根据用户输入数据确定扫描行数，完成行扫描功能，所述行扫描功能是指每隔指定时间段内特定行的LED灯珠保持点亮状态、其余行的LED灯珠保持熄灭状态，每隔指定时间段进行特定行的LED灯珠保持点亮状态、其余行的LED灯珠保持熄灭状态的循环操作。
在本实施例中，驱动芯片带载点数至少是传统的3倍，即N＞＝48。因为全彩LED单个分辨率需要使用R、G、B这3个颜色的LED灯珠，传统单颗LED驱动芯片带载16个点无法满足同时带载3个颜色的需求，因此传统LED都用3颗驱动芯片带载R、G、B这三个颜色。本系统的LED驱动芯片使用一颗驱动芯片就能满足传统3颗及以上芯片的需求。
由于单颗驱动芯片带载点数增加，但不会减少传统LED系统的行扫模块，本实施例的驱动芯片还会集成行扫模块。请参阅图6，图6中的Scan信号，可以根据实际需求使用不同扫描行数，M可以根据客户需求设定，一般M＞＝32。这种方式可以提高LED显示屏的显示效率，降低整体功耗，同时也能降低成本。此外，能够减少芯片数量从而增加LED灯板布线面积，为更小间距LED灯板提供解决方案。
请参阅图8，图8所示为本实施例提供的驱动芯片的另一结构示意图，所述行扫模块Scan-01、Scan-02、......、Scan-M与所述LED灯珠阵列的各行LED灯珠分别连接。
在本实施例中，由所述发送端的各SerDes接口、与多个所述接收端芯片依次连接组成对应的芯片排列行；
各芯片排列行的最后一个接收端芯片的第二SerDes接口与相邻芯片排列行的最后一个接收端芯片的第二SerDes接口连接。
这样，通过提供有一种折绕连接的模式，第一行芯片排列行的最后一个接收端芯片的Serdes02接口，可以接到第二行芯片排列行的最后一个接收端芯片的Serdes02接口。同理，第三行的最后一个接收端芯片和第四行最后一个接收端芯片接，第五行的最后一个接收端芯片和第六行的最后一个接收端芯片连接。当某个接收端芯片出问题的时候，可以通过另外一个通路进行传输，起到数据备份的作用。
进一步补充说明的是，与现有LED显示系统相比，本实施例具有如下有效效果：
采用SerDes数据传输方案取代传统的千兆网接口，可有效减少所需信道数量、降低布线复杂度、减小功耗和体积、降低数据传输过程中的误码率。经过计算，4K@60Hz的图像视频，只需要使用2个10Gbps的SerDes接口，相对于传统LED控制系统使用16个千兆网接口而言，能够减小更多体积和功耗，同时能够减少成本。
将传统的千兆网接口改为更为先进的SerDes接口，能够将传输速率提升10倍以上，按照单个SerDes接口速率从3.25G～58Gbps都能实现。使用SerDes接口可以同时做到如下优点：(1)发送端连接显示屏接口数量减少，单个发送端SerDes接口显示分辨率增加；(2)发送端单个SerDes接口，级联接收端芯片数量增加；(3)接收端芯片之间的通信延时减少，增加级联接收端芯片之间显示的同步效果；(4)发送端体积减小，可以做到嵌入式的方式直接放在LED显示屏中。
在180nm工艺情况下，常规LVDS接口速度能达到1Gbps，是传统LED驱动芯片30MHz的30多倍。因此可以同时做到如下优点：(1)可以使用更少的引脚数来代替传统LED驱动芯片的接口；(2)单个接收端芯片数据接口，能够级联更多的驱动芯片；(3)模组灯板的接口数量更少；(4)提高LED驱动芯片的刷新率；(5)减少LED灯板扫描数，从而增加LED显示屏的整体亮度，且能有更好的灰度表现。
本实施例中的LED驱动芯片带载点数至少是传统的3倍，即N＞＝48。因为全彩LED单个分辨率需要使用R、G、B这3个颜色的灯珠，传统单颗LED驱动芯片带载16个点无法满足同时带载3个颜色的需求，因此传统LED都用3颗驱动芯片带载R、G、B这三个颜色。本系统的LED驱动芯片使用一颗就能满足传统3颗及以上芯片的需求。
由于单颗LED驱动芯片带载点数增加，但不会减少传统LED系统的行扫模块，因此本系统驱动芯片还会集成行扫模块，可以根据实际需求使用不同扫描行数，M可以根据客户需求设定，一般M＞＝32。这种方式可以提高LED显示效率，降低整体功耗，同时也能降低成本，最主要的是能够减少芯片数量从而增加LED灯板布线面积，为更小间距LED灯板提供解决方案。
本实施例提供的基于SerDes技术的分布式LED显示控制系统，发送端集成SerDes接口、接收端芯片集成SerDes接口及LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的一SerDes接口或与其他接收端芯片的第二SerDes接口连接；各所述接收端芯片的各LVDS接口与对应的驱动芯片连接，各所述驱动芯片与对应的LED灯珠阵列连接，可以有效地减少发送端、接收端、驱动打断的芯片数量和接口数量，从而减小发送端、接收端芯片的体积，降低LED显示控制系统的功耗。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (12)

1.一种基于SerDes技术的分布式LED显示控制系统，其特征在于，包括：发送端及多个接收端芯片，所述发送端包括多个SerDes接口，各所述接收端芯片包括第一SerDes接口、第二SerDes接口、多个LVDS接口，各接收端芯片的第一SerDes接口与所述发送端的第一SerDes接口或与其他接收端芯片的第二SerDes接口连接，各接收端芯片的第二SerDes接口与其他接收端芯片的第一SerDes接口连接；
各所述接收端芯片的各LVDS接口与对应的驱动芯片连接，各所述驱动芯片与对应的LED灯珠阵列连接。
2.根据权利要求1所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述第一SerDes接口包括发送模块、所述第二SerDes接口包括接收模块；或者，
所述第一SerDes接口包括接收模块，所述第二SerDes接口包括发送模块。
3.根据权利要求2所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述接收模块，包括第一通信协议层、先入先出队列、串行器、发送均衡器，所述第一通信协议层与所述先入先出队列连接，所述先入先出队列还与所述串行器连接，所述串行器与所述发送均衡器连接。
4.根据权利要求3所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述发送模块包括：第二通信协议层、解串器、数据时钟恢复模块、接收均衡器，所述第二通信协议层与所述解串器连接，所述解串器还与所述数据时钟恢复模块连接，所述数据时钟恢复模块还与所述接收均衡器连接。
5.根据权利要求4所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述发送均衡器为前馈均衡器，所述接收均衡器包括：连续时间均衡器或判决反馈均衡器。
6.根据权利要求4所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括第一比较器及第二比较器；
所述第一比较器及所述第二比较器分别与所述发送均衡器或所述接收均衡器连接；
所述第一比较器用于在时钟边沿之后对从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第一比较结果信息；
所述第二比较器用于从所述发送均衡器或所述接收均衡器获取均衡信号进行比较，得到第二比较结果信息，将所述第一比较结果信息及所述第二比较结果信息进行异或处理，得到异或结果信息；
所述接收端芯片，用于根据所述异或结果信息对所述发送均衡器或所述接收均衡器的均衡状态进行调整。
7.根据权利要求6所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述判决反馈均衡器包括判决器和反馈滤波器构成，所述反馈滤波器由一组延迟单元和乘法器构成，其中，各所述延迟单元的时钟由时钟数据恢复模块提供。
8.根据权利要求4所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述接收模块还包括自适应均衡模块，所述自适应均衡模块包括限幅比较器及积分器；
所述限幅比较器用于产生期望数据信号；
所述积分器，用于对输入信号、差错信号及所述期望数据信号进行积分，得到控制均衡器自适应抽头系数的反馈电压，以实现抽头系数的更新。
9.根据权利要求1所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，各所述驱动芯片包括第一LVDS接口、第二LVDS接口及多个LED输出端，各所述驱动芯片的第一LVDS接口与一个接收端芯片的一个LVDS接口连接或者与其他驱动芯片的第二LVDS接口连接，各LED输出端与对应的LED灯珠连接；
各所述驱动芯片的第一LVDS接口、第二LVDS接口之间通过差分对信号串行传输LED的扫描数据，第一LVDS接口、第二LVDS接口包括并串转换功能、编码功能及校验功能。
10.根据权利要求8所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，各所述驱动芯片包括行扫模块，所述行扫模块，用于根据用户输入数据确定扫描行数。
11.根据权利要求10所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，所述行扫模块与所述LED灯珠阵列连接。
12.根据权利要求1所述的基于SerDes技术的分布式LED显示控制系统，其特征在于，由所述发送端的各SerDes接口、与多个所述接收端芯片依次连接组成对应的芯片排列行；
各芯片排列行的最后一个接收端芯片的第二SerDes接口与相邻芯片排列行的最后一个接收端芯片的第二SerDes接口连接。
CN202111514125.2A 2021-12-10 2021-12-10 一种基于SerDes技术的分布式LED显示控制系统 Pending CN114220387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111514125.2A CN114220387A (zh) 2021-12-10 2021-12-10 一种基于SerDes技术的分布式LED显示控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111514125.2A CN114220387A (zh) 2021-12-10 2021-12-10 一种基于SerDes技术的分布式LED显示控制系统

Publications (1)

Publication Number Publication Date
CN114220387A true CN114220387A (zh) 2022-03-22

Family

ID=80701077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111514125.2A Pending CN114220387A (zh) 2021-12-10 2021-12-10 一种基于SerDes技术的分布式LED显示控制系统

Country Status (1)

Country Link
CN (1) CN114220387A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050238092A1 (en) * 2004-04-22 2005-10-27 Ng Devin K Method and system for error estimation for adaptive equalization in communication systems
US20070030890A1 (en) * 2005-08-05 2007-02-08 Nec Corporation Partial response transmission system and equalizing circuit thereof
US20080240223A1 (en) * 2004-11-23 2008-10-02 Diablo Technologies Inc. Receiver-Based Adaptive Equalizer with Pre-Cursor Compensation
US20090016422A1 (en) * 2007-07-13 2009-01-15 Lizhi Zhong System for an adaptive floating tap decision feedback equalizer
US20120201289A1 (en) * 2010-09-13 2012-08-09 Abdalla Mohamed Decision feedback equalizer and transceiver
US9036757B1 (en) * 2014-09-23 2015-05-19 Oracle International Corporation Post-cursor locking point adjustment for clock data recovery
US20150195108A1 (en) * 2014-01-03 2015-07-09 Lsi Corporation Receiver with pipelined tap coefficients and shift control
US20170084253A1 (en) * 2015-07-13 2017-03-23 Sct Technology, Ltd. Led display device and method for operating the same
US20190295457A1 (en) * 2018-03-22 2019-09-26 Sct Technology, Ltd. Led display device and method for operating the same
CN211239961U (zh) * 2020-02-21 2020-08-11 西安诺瓦星云科技股份有限公司 插卡式视频处理设备和显示系统
CN112835752A (zh) * 2019-11-25 2021-05-25 北京比特大陆科技有限公司 芯片的控制方法、控制装置和电子设备
CN215072733U (zh) * 2021-05-21 2021-12-07 西安诺瓦星云科技股份有限公司 解码设备和分布式系统

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050238092A1 (en) * 2004-04-22 2005-10-27 Ng Devin K Method and system for error estimation for adaptive equalization in communication systems
US20080240223A1 (en) * 2004-11-23 2008-10-02 Diablo Technologies Inc. Receiver-Based Adaptive Equalizer with Pre-Cursor Compensation
US20070030890A1 (en) * 2005-08-05 2007-02-08 Nec Corporation Partial response transmission system and equalizing circuit thereof
US20090016422A1 (en) * 2007-07-13 2009-01-15 Lizhi Zhong System for an adaptive floating tap decision feedback equalizer
US20120201289A1 (en) * 2010-09-13 2012-08-09 Abdalla Mohamed Decision feedback equalizer and transceiver
US20150195108A1 (en) * 2014-01-03 2015-07-09 Lsi Corporation Receiver with pipelined tap coefficients and shift control
US9036757B1 (en) * 2014-09-23 2015-05-19 Oracle International Corporation Post-cursor locking point adjustment for clock data recovery
US20170084253A1 (en) * 2015-07-13 2017-03-23 Sct Technology, Ltd. Led display device and method for operating the same
US20190295457A1 (en) * 2018-03-22 2019-09-26 Sct Technology, Ltd. Led display device and method for operating the same
CN112835752A (zh) * 2019-11-25 2021-05-25 北京比特大陆科技有限公司 芯片的控制方法、控制装置和电子设备
CN211239961U (zh) * 2020-02-21 2020-08-11 西安诺瓦星云科技股份有限公司 插卡式视频处理设备和显示系统
CN215072733U (zh) * 2021-05-21 2021-12-07 西安诺瓦星云科技股份有限公司 解码设备和分布式系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李天一: "《可见光通信系统均衡技术研究》", 《东南大学硕士论文》, 31 December 2015 (2015-12-31), pages 45 - 47 *

Similar Documents

Publication Publication Date Title
JP4639194B2 (ja) 透明マルチモードｐａｍインタフェース
US9338040B2 (en) Use of multi-level modulation signaling for short reach data communications
US10593256B2 (en) LED display device and method for operating the same
US10892763B1 (en) Second-order clock recovery using three feedback paths
US7472318B2 (en) System and method for determining on-chip bit error rate (BER) in a communication system
US7924912B1 (en) Method and apparatus for a unified signaling decision feedback equalizer
EP1388975B1 (en) System and method for data transition control in a multirate communication system
US10211972B2 (en) Deserialized dual-loop clock radio and data recovery circuit
US10992501B1 (en) Eye monitor for parallelized digital equalizers
US7668238B1 (en) Method and apparatus for a high speed decision feedback equalizer
US10728060B2 (en) Two-step feed-forward equalizer for voltage-mode transmitter architecture
US20140056346A1 (en) High-speed parallel decision feedback equalizer
WO2014209676A1 (en) Transition time measurement of pam4 transmitters
CN111565046B (zh) 基于jesd204b的多板同步采集电路与方法
US9704430B2 (en) LED display device and method for operating the same
US7486718B2 (en) Architectures, circuits, systems and methods for reducing latency in data communications
US11171815B2 (en) Digital equalizer with overlappable filter taps
US11156651B1 (en) Electrical signature fault detection
CN105515727A (zh) 用于改进编码的设备以及相关方法
CN114220387A (zh) 一种基于SerDes技术的分布式LED显示控制系统
CN217563710U (zh) 一种mipi信号延长器
Lee et al. 12-Gb/s over four balanced lines utilizing NRZ braid clock signaling with no data overhead and spread transition scheme for 8K UHD intra-panel interfaces
CN111124982B (zh) 一种异步时钟数据同步电路
CN101364960B (zh) 高速差分接口
US8902091B1 (en) System and method for high speed data parallelization for an N-phase receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination