CN102215190B - 均衡器及其相关的讯号接收器 - Google Patents

Abstract

本发明披露了一种均衡器及其相关的讯号接收器。该均衡器包含有第一取样器、第二取样器以及均衡器电路。第一取样器取样一输入数据以产生一输出数据；而第二取样器取样输入数据以产生一边缘信息。均衡器电路耦接于第一取样器以及第二取样器，并包含有均衡器单元以及控制单元。均衡器单元根据多个接头系数来对一原始输入数据进行均衡以产生该输入数据。控制单元耦接于均衡器单元，根据输出数据以及边缘信息来调整多个接头系数。

Description

均衡器及其相关的讯号接收器

技术领域

本发明涉及一种均衡器及其相关讯号接收器，特别是涉及一种利用取样器所产生的输出数据以及边缘信息来调整均衡器的接头系数的均衡器及讯号接收器。

背景技术

在通讯系统中，符号间干扰(InterSymbolInterference，ISI)是一种相当常见的现象，其主要成因是不同频率传输速度不同，因此，讯号接收端通常会加上均衡器(equalizer)来解决讯号传输时因为多重路径传输所造成的影响。

传统的讯号接收器通常包含有决定反馈均衡器(decisionfeedbackequalizer)以及时钟数据回复电路，然而目前的决定反馈均衡器以及时钟数据回复电路的内部组件大都无法共享，分别需要两套独立的组件。一般而言，传统的讯号接收器总共需要四套取样器，其中时钟数据回复电路需要一个输出数据取样器以及一个边缘取样器来分别对输入数据进行取样以产生输出数据以及边缘信息；而决定反馈均衡器则需要两个临界值(threshold)取样器，来分别对输入数据的高电平以及低电平进行取样，以得知均衡后的输入数据的振幅大小是否理想，据以调整均衡的程度。因此，传统的讯号接收器对于成本以及耗电的考虑而言，皆不是十分理想。

发明内容

本发明的目的之一在于提供一种均衡器及其相关讯号接收器，以解决现有技术中的问题。

本发明的目的之一在于提供一种均衡器，可利用取样器所产生的输出数据以及边缘信息来调整均衡器的接头系数。

本发明的目的之一在于提供一种讯号接收器，可共享时钟数据回复电路中的取样器，来减少均衡电器中的取样器的数目。

本发明的实施例揭示了一种均衡器。均衡器包含有第一取样器、第二取样器以及均衡器电路。第一取样器取样一输入数据以产生一输出数据；而第二取样器取样输入数据以产生一边缘信息。均衡器电路耦接于第一取样器以及第二取样器，并包含有均衡器单元以及控制单元。均衡器单元根据多个接头系数来对一原始输入数据进行均衡以产生该输入数据。控制单元耦接于均衡器单元，根据输出数据以及边缘信息来调整多个接头系数。

本发明的实施例还揭示了一种讯号接收器。讯号接收器包含有一时钟数据回复电路以及一均衡器电路。时钟数据回复电路包含有一第一取样器、一第二取样器以及一时钟数据回复单元。第一取样器用来根据一输出数据时钟来取样一输入数据以产生一输出数据。第二取样器用来根据一边缘时钟来取样该输入数据以产生一边缘信息。时钟数据回复单元耦接于该第一取样器以及该第二取样器，用来根据该输出数据来产生该输出数据时钟并回授至该第一取样器，以及根据该边缘信息来产生该边缘时钟并回授至该第二取样器。均衡器电路耦接于该时钟数据回复电路的该第一取样器以及该第二取样器。均衡器电路包含有一均衡器单元以及一控制单元，其中均衡器单元根据多个接头系数对一原始输入数据进行均衡以产生该输入数据，而控制单元则耦接于该均衡器单元与该时钟数据回复电路的该第一取样器以及该第二取样器，用来根据该输出数据以及该边缘信息来调整该多个接头系数。

附图说明

图1为本发明讯号接收器的一实施例的方块图。

图2为图1所示的讯号接收器中的均衡器单元的详细电路的一范例的示意图。

图3为说明图1或者图2中的输入数据、输出数据以边缘信息的讯号波形图。

图4(包含有图4A、图4B、图4C以及图4D)为说明图1或图2中的均衡器电路是处于一均衡不足状态的示意图。

图5(包含有图5A、图5B、图5C以及图5D)为说明图1或图2中的均衡器电路是处于一过度均衡状态的示意图。

图6为本发明均衡器的一实施例的示意图。

附图符号说明

10讯号接收器

100时钟数据回复电路

110、610第一取样器

120、620第二取样器

130时钟数据回复单元

200、630均衡器电路

210、640控制单元

220、650均衡器单元

230加法器

TP0～TPN接头

DIN’原始输入数据

DIN输入数据

DOUT输出数据

EDGE边缘信息

CK_E边缘时钟

CK_D输出数据时钟

DR判断结果

C₀～C_N接头系数

SM₀～SM_N已相乘讯号

D[n-2]第一输入数据

D[n-1]第二输入数据

D[n]第三输入数据

Z[n-2]第一输出数据

Z[n-1]第二输出数据

Z[n]第三输出数据

S[n-2]第一边缘讯号

S[n-1]第二边缘讯号

S[n]第三边缘讯号

600均衡器

具体实施方式

请参考图1，图1为本发明讯号接收器10的一实施例的方块图。讯号接收器10包含(但不局限于)一时钟数据回复电路(clockanddatarecoverycircuit，CDR)100以及一均衡器电路200。时钟数据回复电路100包含有一第一取样器110、一第二取样器120以及一时钟数据回复单元130。其中，第一取样器110是根据输出数据时钟CK_D来取样输入数据DIN以产生输出数据DOUT；第二取样器120是根据边缘时钟CK_E来取样输入数据DIN以产生边缘信息EDGE，其中输入数据DIN是先通过均衡器电路200的均衡器单元220来将原始输入数据DIN’进行均衡所产生。时钟数据回复单元130耦接第一取样器110以及第二取样器120，根据输出数据DOUT产生输出数据时钟CK_D并回授至第一取样器110，以及根据边缘信息EDGE产生边缘时钟CK_E并回授至第二取样器120。由于时钟数据回复电路100的相关运作已为本领域的技术人员所熟知，故相关细节于此便不再赘述。

均衡器电路200耦接于时钟数据回复电路100，包含有一均衡器单元220以及一控制单元210，其中均衡器单元220根据多个接头系数(tapcoefficient)C₀～C_N来对原始输入数据DIN’进行均衡而产生输入数据DIN；控制单元210耦接均衡器单元220以及第一取样器110和第二取样器120，根据输出数据DOUT以及边缘信息EDGE来调整多个接头系数C₀～C_N。于本实施例中，控制单元210根据输出数据DOUT以及边缘信息EDGE来产生一判断结果DR，并根据判断结果DR来调整均衡器单元220的多个接头系数C₀～C_N，其中判断结果DR是指示均衡器电路200处于过度均衡状态(over-equalized)或均衡不足状态(under-equalized)。关于控制单元210如何根据输出数据DOUT以及边缘信息EDGE来调整均衡器单元220的多个接头系数C₀～C_N将于之后的实施例中进一步详细说明。

图2为图1所示的讯号接收器10中的均衡器单元220一实施例的示意图。如图2所示，均衡器单元220包含有多个接头TP0～TPN以及一加法器230，其中多个接头TP0～TPN是以串联方式耦接在一起，接收输出数据DOUT并分别根据接头系数C₀～C_N来产生多个已相乘讯号SM₀～SM_N。加法器230耦接该多个接头TP0～TPN，将原始输入数据DIN’与该多个已相乘讯号SM₀～SM_N相加，以产生输入数据DIN。

请注意，于本实施例中，均衡器单元220是由一决定反馈均衡器(decisionfeedbackequalizer)来实现的，但本发明并不局限于此，亦可为其它种类的均衡器。

接着，简单描述上述的输出数据DOUT以及边缘信息EDGE的特性以有助于了解本发明所揭示的特征。请参考图3，图3为图1或者图2中的输入数据DIN、输出数据DOUT以及边缘信息EDGE的讯号波形图。其中，输入数据DIN在时间轴上依序以第一输入数据D[n-2]、第二输入数据D[n-1]以及第三输入数据D[n]表示。第一取样器210以及第二取样器220分别根据输出数据时钟CK_D和边缘时钟CK_E来取样输入数据DIN(例如，在输出数据时钟CK_D/边缘时钟CK_E的上升缘进行取样)，取样产生的输出数据DOUT在时间轴上依序以第一输出数据Z[n-2]、第二输出数据Z[n-1]以及第三输出数据Z[n]表示，而边缘信息EDGE在时间轴上则依序以第一边缘讯号S[n-2]、第二边缘讯号S[n-1]以及第三边缘讯号S[n]表示，其中第一输出数据Z[n-2]、第二输出数据Z[n-1]以及第三输出数据Z[n]分别对应至第一边缘讯号S[n-2]、第二边缘讯号S[n-1]以及第三边缘讯号S[n]。

依据输入数据DIN的眼状图(eyediagram)可得知输入数据DIN的眼状图抖动(eyejitter)。首先，假设输入数据DIN的抖动是由低通通道(low-passchannel)所累积而成，因此输入数据DIN的振幅大小会跟眼状图的数据宽度(eyewidth)成正比。在输入数据DIN经过很长的缆线衰减的后，通常会有两种情况发生：在第一种情况下，当输入数据DIN的呈现时间长度(runlength，RL)大于1时，此时会造成抖动落后(jitterlag)；在第二种情况下，当输入数据DIN的RL等于1时，此时会造成抖动领先(jitterlead)。因此，当经由边缘信息EDGE得知输入数据DIN的数据宽度太宽时，便需要降低输入数据DIN的振幅；而当经由边缘信息EDGE得知输入数据DIN的数据宽度太窄时，则需要增加输入数据DIN的振幅。换句话说，控制单元210根据边缘信息EDGE以及输出数据DOUT来得知当前的均衡程度，并据以决定调大或者调小均衡器单元220的多个接头系数C₀～C_N，以调整输入数据DIN的振幅。

接下来，举例说明控制单元210如何根据输出数据DOUT以及边缘信息EDGE来调整均衡器单元220的多个接头系数C₀～C_N。请参考图4，图4(包含有图4A、图4B、图4C以及图4D)为说明图1或图2中的均衡器电路200是处于一均衡不足状态的示意图，为简化附图，图4A～图4D中皆仅绘示输出数据时钟CK_D，但在本实施例中，时钟CK_D和CK_E实为相差180度的时钟讯号，且第一取样器110及第二取样器120分别在时钟CK_D和CK_E的上升缘做取样，因此由输出数据时钟CK_D来看，边缘信息EDGE的取样时间是在输出数据时钟CK_D的下降缘，其实此时是边缘时钟CK_E的上升缘，特此说明。

于本实施例中，控制单元210根据时间轴上相邻的输出数据是否相等来判断输入数据DIN是否处于转换(transition)中，并根据在输入数据DIN转换时取样得到的边缘信息EDGE来判断当前的均衡程度。例如在图4A中，控制单元210藉由比较第三输出数据Z[n]和第二输出数据Z[n-1]，当两者不相等时，表示输入数据DIN处于转换状态，再将此时取样获得的第二边缘讯号S[n-1]与其前一相邻时序的第一输出数据Z[n-2]相比较，得知S[n-1]＝Z[n-2]，换言之，当控制单元210判断出Z[n]≠Z[n-1]且Z[n-2]＝S[n-1]时，即可得知当前是处于均衡不足状态(under-equalized)，换言的，表示均衡器电路200中的接头系数太小，使得输入数据DIN的振幅太小，在边缘信息EDGE取样前就回到原始电平，因此需调大均衡器电路200中的接头系数C₀～C_N。

再举例而言，在图4B中，控制单元210藉由比较第二输出数据Z[n-1]和第三输出数据Z[n]，当两者不相等时，表示输入数据DIN处于转换状态，再将此时取样获得的第二边缘讯号S[n-1]与其前一相邻时序的第一输出数据Z[n-2]相比较，得知S[n-1]＝Z[n-2]，换言之，当控制单元210判断出Z[n-1]≠Z[n]且S[n-1]＝Z[n-2]时，即可判断当前是处于均衡不足状态，需调大均衡器电路200中的接头系数C₀～C_N。

同样地，在图4C以及图4D中，当控制单元210判断出在输入数据处于转换时，取样获得的边缘讯号与其时序相邻的输出数据仍相等时，即可判断出当前是处于均衡不足状态，需调大均衡器电路200中的接头系数C₀～C_N。

请参考图5，图5(包含有图5A、图5B、图5C以及图5D)为说明图1或图2中的均衡器电路220是处于一过度均衡状态的示意图，为简化附图，图5A～图5D中皆仅绘示输出数据时钟CK_D，但在本实施例中，时钟CK_D和CK_E实为相差180度的时钟讯号，且第一取样器110及第二取样器120是分别在时钟CK_D和CK_E的上升缘做取样，因此由输出数据时钟CK_D来看，边缘信息EDGE的取样时间是在输出数据时钟CK_D的下降缘，其实此时是边缘时钟CK_E的上升缘，特此说明。

于本实施例中，控制单元210亦根据时间轴上相邻的输出数据是否相等来判断输入数据DIN是否处于转换中，并根据在输入数据DIN转换时取样得到的边缘信息EDGE来判断当前的均衡程度。例如在图5A中，控制单元210比较第二输出数据Z[n-1]和第三输出数据Z[n]，当两者不相等时，表示输入数据DIN处于转换状态，再将此时取样获得的第二边缘讯号S[n-1]与其前一相邻时序的第一输出数据Z[n-2]相比较，得知S[n-1]≠Z[n-2]，换言之，当控制单元210判断出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]时，即可得知当前是处于过度均衡状态(over-equalized)，换言之，表示均衡器电路200中的接头系数太大，使得输入数据DIN的振幅太大，在边缘信息EDGE取样前尚未回到原始电平，因此需调小均衡器电路200中的接头系数C₀～C_N。

再举例而言，在图5B中，控制单元210藉由比较第二输出数据Z[n-1]和第三输出数据Z[n]，当两者不相等时，表示输入数据DIN处于转换状态，再将此时取样获得的第二边缘讯号S[n-1]与其前一相邻时序的第一输出数据Z[n-2]相比较，得知S[n-1]≠Z[n-2]。换言之，当控制单元210判断出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]时，即可得知当前是处于过度均衡状态，造成在边缘信息EDGE取样前尚未回到原始电平，需调小均衡器电路200中的接头系数C₀～C_N。

同样地，在图5C以及图5D中，当控制单元210判断出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]时，即可得知当前是处于过度均衡状态，因此需调小均衡器电路200中的接头系数C₀～C_N。

另一方面，在第三输出数据Z[n]是等于第二输出数据Z[n-1]的情况下，控制单元210会判断均衡器电路200非处于数据转换状态，此时控制单元210会维持均衡器电路200中的接头系数C₀～C_N不变。

综上所述，控制单元210会根据输出数据DOUT以及边缘信息EDGE来产生判断结果DR，并根据判断结果DR来调整多个接头系数C₀～C_N，该判断结果DR是指示均衡器电路200是处于过度均衡状态或均衡不足状态。

与现有技术相比，本发明提出的均衡器不需检测输入数据的振幅，而是根据边缘信息及输出数据完成均衡程度来做调整，因此节省了两个临界值取样器，换言之，不需使用二位的ADC，所需的芯片面积(diesize)小，成本降低。

请再注意，以上所述的实施例仅用来作为本发明的范例说明，并非本发明的限制条件。举例而言，于其它的实施例中，第一取样器以及第二取样器并不限定由时钟数据回复电路来提供。请参考图6，图6为本发明均衡器600的一实施例的示意图。如图6所示，均衡器600包含有(但不局限于)第一取样器610、第二取样器620以及均衡器电路630，其中均衡器电路630包含有一均衡器单元640以及一控制单元650。于本实施例中，第一取样器610、第二取样器620以及均衡器电路630的相关运作是分别与图1中的第一取样器110、第二取样器120以及均衡器电路200类似，两者不同之处在于图6中的第一取样器610、第二取样器620为独立的组件，并不限定要设置在时钟数据回复电路中。

本领域的技术人员应可了解，在不违背本发明的精神下，讯号接收器10以及均衡器600的各种变化皆是可行的，此皆隶属本发明所涵盖的范畴。

以上所述的实施例仅用来说明本发明的技术特征，并非用来局限本发明的范畴。由上可知，本发明提供一种均衡器及其相关的讯号接收器。利用取样器所产生的输出数据DOUT以及边缘信息EDGE，可以得知均衡器电路处于一过度均衡状态或者一均衡不足状态，以进而达到调整均衡器的接头系数的目的。另外，在通讯系统中，可共享时钟数据回复电路中的取样器(例如：输出数据取样器、边缘取样器)，来取代均衡器电路中原本的取样器(例如，临界值取样器)。如此一来，可以缩小组件的面积以及制造成本，并进而达到省电的需求。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种均衡器，包含有：

一第一取样器，用来取样一输入数据以产生一输出数据；

一第二取样器，用来取样该输入数据以产生一边缘信息；以及

一均衡器电路，耦接于该第一取样器以及该第二取样器，该均衡器电路包含有：

一均衡器单元，用来根据多个接头系数对一原始输入数据进行均衡以产生该输入数据；以及

一控制单元，耦接于该均衡器单元，用来根据该输出数据以及该边缘信息来调整该多个接头系数，

其中该控制单元根据该输出数据判断该输入数据是否处于转换状态，并在该输入数据处于转换状态时，根据该边缘信息来判断该均衡器电路处于过度均衡状态或均衡不足状态，以调整该多个接头系数，

其中该输出数据依序包含有一第一输出数据、一第二输出数据以及一第三输出数据；该边缘信息依序包含有一第一边缘讯号、一第二边缘讯号以及一第三边缘讯号；该第一、第二、第三输出数据分别对应至该第一、第二、第三边缘讯号；以及

当该控制单元判断该第三输出数据的振幅等于该第二输出数据的振幅时，该控制单元维持该多个接头系数不变，

当该控制单元判断该第三输出数据的振幅不等于该第二输出数据的振幅且该第二边缘讯号的振幅等于该第一输出数据的振幅时，该控制单元调大该多个接头系数中至少一部分的接头系数，

当该控制单元判断该第三输出数据的振幅不等于该第二输出数据的振幅且该第二边缘讯号的振幅不等于该第一输出数据的振幅时，该控制单元调小该多个接头系数中至少一部分的接头系数。

2.如权利要求1所述的均衡器，其中该均衡器单元包含有：

多个接头，根据该输出数据以及该多个接头系数来产生多个已相乘讯号；以及

一加法器，将该原始输入数据与该多个已相乘讯号进行相加，以产生该输入数据。

3.如权利要求1所述的均衡器，其中该均衡器单元为一决定反馈均衡器。

4.一种讯号接收器，包含有：

一时钟数据回复电路，包含：

一第一取样器，用来根据一输出数据时钟来取样一输入数据以产生一输出数据；

一第二取样器，用来根据一边缘时钟来取样该输入数据以产生一边缘信息；以及

一时钟数据回复单元，耦接于该第一取样器以及该第二取样器，用来提供该输出数据时钟及该边缘时钟；以及

一均衡器电路，耦接于该时钟数据回复电路的该第一取样器以及该第二取样器，该均衡器电路包含有：

一均衡器单元，用来根据多个接头系数对一原始输入数据进行均衡以产生该输入数据；以及

一控制单元，耦接于该均衡器单元与该时钟数据回复电路的该第一取样器以及该第二取样器，用来根据该输出数据以及该边缘信息来调整该多个接头系数，

其中该控制单元根据该输出数据判断该输入数据是否处于转换状态，并在该输入数据处于转换状态时，根据该边缘信息来判断该均衡器电路处于过度均衡状态或均衡不足状态，以调整该多个接头系数，

其中该输出数据依序包含有一第一输出数据、一第二输出数据以及一第三输出数据；该边缘信息依序包含有一第一边缘讯号、一第二边缘讯号以及一第三边缘讯号；该第一、第二、第三输出数据分别对应至该第一、第二、第三边缘讯号；以及

当该控制单元判断该第三输出数据的振幅等于该第二输出数据的振幅时，该控制单元维持该多个接头系数不变，

当该控制单元判断该第三输出数据的振幅不等于该第二输出数据的振幅且该第二边缘讯号的振幅等于该第一输出数据的振幅时，该控制单元调大该多个接头系数中至少一部分的接头系数，

当该控制单元判断该第三输出数据的振幅不等于该第二输出数据的振幅且该第二边缘讯号的振幅不等于该第一输出数据的振幅时，该控制单元调小该多个接头系数中至少一部分的接头系数。

5.如权利要求4所述的讯号接收器，其中该均衡器单元包含有：

多个接头，根据该输出数据以及该多个接头系数来产生多个已相乘讯号；以及

一加法器，将该原始输入数据与该多个已相乘讯号进行相加，以产生该输入数据。

6.如权利要求4所述的讯号接收器，其中该均衡器单元为一决定反馈均衡器。