CN1839544B

CN1839544B - 用于接收机均衡的装置和系统

Info

Publication number: CN1839544B
Application number: CN2004800241996A
Authority: CN
Inventors: 阿洛克·特里帕斯; 肯·德罗塔; 戴夫·邓宁
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2003-07-02
Filing date: 2004-06-30
Publication date: 2011-11-30
Anticipated expiration: 2024-06-30
Also published as: US7391829B2; EP1639704B1; US20050002479A1; WO2005004328A1; EP1639704A1; CN1839544A

Abstract

频率相关增益电路被耦合到放大器(402)的输出。响应于放大器的输出，所述增益电路提供至少两个频率相关增益特性(V#1-V#n)范围。控制电路提供所述至少两个增益值中的一个作为输出。

Description

用于接收机均衡的装置和系统

相关申请：本申请与2003年6月27日提交递交的、发明者为Ken DROTTAR、标题为“用于接收机均衡的装置、系统和方法”的申请相关。

技术领域

本发明总地涉及接收机均衡。

背景技术

两个IC(集成电路)或ASIC(专用集成电路)之间的点对点互连正日益成为被广泛接受的、用于高速数据传输应用的总线技术。用于这种链接的信号传输(signaling)方案可以是单端方式或差分方式。基于现有的印刷电路板(PCB)技术，由于互连频率相关插入损耗特性造成的符号间干扰(ISI)成为更大的问题。ISI是实现点对点高速互连技术的主要瓶颈之一。

可以使用各种片内(on-die)接收机均衡技术来减少由PCB迹线的频率相关损耗特性所产生的符号间干扰(ISI)。一些已知的接收机均衡技术包括具有数字滤波器的均衡方案和具有有源线性滤波器的均衡方案。

使用数字滤波器的接收机均衡技术通过在接收机端使用适当的有源数字FIR滤波器(有限冲激响应滤波器)或IIR滤波器(无限冲激响应滤波器)来抵偿频率相关损耗特性。这种数字滤波器的一个例子就是在接收机端实现的自适应(adaptive)抽头延迟线滤波器。在接收机端的数字滤波器接收机均衡技术很有利，但是难以用硅片实现。使用FIR或IIR滤波器的数字滤波器接收机均衡电路消耗大量功率。这种数字自适应滤波器的系数可以通过使用合适的训练序列来确定，且高阶滤波器方案是可能的，但其实现极为复杂。由于有限的可用电压限额，很难在这一阶段的实现中获得增益。

具有有源线性滤波器的均衡方案易于实现，而且使用这种方案的电路能够适当地消耗功率。此外，具有大损耗的互连可以被均衡。这可能导致使用更长长度的互连。然而，有源滤波器一般使用具有有限带宽的gm-c电路元件来实现。

附图说明

从下面给出的详细说明以及本发明的一些实施方案的附图将能够更完整地来理解本发明，然而，这些附图并不把本发明限制于所描述的特定实施方案，而仅仅是用于解释和理解。

图1是根据本发明一些实施方案的装置的电路图。

图2是根据本发明一些实施方案的装置的电路图。

图3是根据本发明一些实施方案的装置的电路图。

图4所示是根据本发明一些实施方案的装置的框图。

图5是根据本发明一些实施方案的曲线图。

图6所示是根据本发明一些实施方案的装置的框图。

图7所示是根据本发明一些实施方案的装置的框图。

图8所示是根据本发明一些实施方案的系统的框图。

具体实施方式

本发明的一些实施方案涉及接收机均衡。在一些实施方案中自适应均衡在接收机上实现。在一些实施方案中为在点对点互连(例如芯片间)、高速数据总线、或其他任何高速串行互连上传输的信号执行自适应均衡。

在一些实施方案中，频率相关增益电路被耦合到放大器的输出。响应于放大器的输出，所述增益电路提供至少两个频率相关增益特性范围。控制电路提供所述至少两个增益值中的一个作为输出。

在一些实施方案中，使用基于RC滤波器的CMOS(互补金属氧化物半导体)自适应均衡电路来减少符号间干扰(ISI)。在一些实施方案中，均衡电路和/或RC滤波器是用片内无源电阻和电容元件实现的。在一些实施方案中自适应反馈是基于DC平衡的8B/10B编码信号特性的(例如，为了跟踪温度和过程变化)。在一些实施方案中，通过使用数字控制元件来针对给定互连优化普通高速接收机是可能的。在一些实施方案中，电阻R是用无源组件(例如，多晶电阻(poly resistance)，gbn阱(gbn-well)，和/或扩散型电阻(diffused))或者有源组件(例如，使用通过门(pass gate)，n-阱通过门(n-well pass gate)等等)实现的。在一些实施方案中，电容C是用金属对金属(metal-to-metal)电容实现的，具有pMOS栅极接到源极/漏极的电容，或是当nMOS隔离阱(isolated well)可用时具有nMOS栅极接到源极/漏极的电容。

在一些实施方案中，电阻和电容值取决于互连的插入损耗特性和终端电阻。在一些实施方案中，通过执行自适应均衡来基于期望的互连插入损耗特性调整均衡。为了获得可变的离散频率相关增益，在一些实施方案中可以级联(或串行连接)两个或更多个均衡电路，其中均衡电路的输出以复用的方式来提供。在一些实施方案中，提供了离散的增益值。在一些实施方案中，选择两个或更多个离散增益值组成的组中的一个值作为输出值。在一些实施方案中，选择操作是通过使用DC平衡技术来执行的。在一些实施方案中，选择操作是通过使用DC平衡的8B/10B编码信号特性来执行的。

图1示出根据一些实施方案的装置100。装置100包括输入Vin、反相输入

输入EN1、输出A*Vin、p沟道MOSFET 102(金属氧化物半导体场效应管)(pMOS晶体管102)、pMOS晶体管104、n沟道MOSFET 106(nMOS晶体管106)、nMOS晶体管108和电阻110。在一些实施方案中，装置100是CMOS放大器。在一些实施方案中，装置100是高带宽低增益CMOS放大器。在一些实施方案中，装置100是均衡器电路或是均衡器电路的构建模块。

pMOS晶体管102的源极耦合到高电压源Vss。pMOS晶体管102的栅极耦合到反相输入

pMOS晶体管102的漏极耦合到pMOS晶体管104的源极。

pMOS晶体管104的源极耦合到pMOS晶体管102的漏极。pMOS晶体管104的栅极耦合到输入Vin，电阻110的第一端，以及nMOS晶体管106的栅极。pMOS晶体管104的漏极耦合到电阻110的第二端，输出A*Vin，以及nMOS晶体管106的漏极。

nMOS晶体管106的源极耦合到nMOS晶体管108的漏极。nMOS晶体管106的栅极耦合到输入Vin，电阻110的第一端，以及pMOS晶体管104的栅极。nMOS晶体管106的漏极耦合到pMOS晶体管104的漏极，电阻110的第二端，以及输出A*Vin。

nMOS晶体管108的源极耦合到低电平电压源Vcc。在一些实施方案中，低电平电压源Vcc是地电压(ground voltage)。nMOS晶体管108的栅极耦合到输入EN1。nMOS晶体管108的漏极耦合到nMOS晶体管106的源极。

电阻110具有阻值R1。电阻110的第一端耦合到输入Vin，pMOS晶体管104的栅极，以及nMOS晶体管106的栅极。电阻110的第二端耦合到输出A*Vin，pMOS晶体管104的漏极以及nMOS晶体管106的漏极。电阻110被耦合在装置100的输入和输出之间，在一些实施方案中，所述装置100是一个经过修改的CMOS放大器。电阻110的阻值R1为CMOS放大器100提供负反馈，从而增加所述放大器的带宽，并且此电路变为自偏置的。放大器100的输出阻抗近似等于电阻110的阻值R1。放大器100的输入阻抗近似等于R1/(1+A)，其中R1是电阻100的阻值，而A是放大器100的增益。放大器100的电压增益等于-A，其中A是放大器的增益。

图2示出根据一些实施方案的装置200。在一些实施方案中，装置200是均衡电路。装置200包括输入Vin、反相输入输入EN1、输出Vout、pMOS晶体管202、pMOS晶体管204、nMOS晶体管206、nMOS晶体管208、电阻210、电阻212以及电容214。晶体管202、204、206、208和电阻210类似于在图1中示出并参照图1描述的晶体管102、104、106、108和电阻110，而且可以与图1中的元件完全相同。

pMOS晶体管202的源极耦合到高电压源Vss。pMOS晶体管202的栅极耦合到反相输入 pMOS晶体管202的漏极耦合到pMOS晶体管204的源极。

pMOS晶体管204的源极耦合到pMOS晶体管202的漏极。pMOS晶体管204的栅极耦合到电阻210的第一端，nMOS晶体管206的栅极，电阻212的第二端，以及电容214的第二端。pMOS晶体管204的漏极耦合到电阻210的第二端，输出Vout，以及nMOS晶体管206的漏极。

nMOS晶体管206的源极耦合到nMOS晶体管208的漏极。nMOS晶体管206的栅极耦合到电阻210的第一端，pMOS晶体管204的栅极，电阻212的第二端，以及电容214的第二端。nMOS晶体管206的漏极耦合到pMOS晶体管204的漏极，电阻210的第二端，以及输出Vout。

nMOS晶体管208的源极耦合到低电平电压源Vcc。在一些实施方案中，低电平电压源Vcc是地电压。nMOS晶体管208的栅极耦合到输入EN1。nMOS晶体管208的漏极耦合到nMOS晶体管206的源极。

电阻210具有阻值R1。电阻210的阻值R1可以与在图1中示出的电阻110的阻值R1相同或不同。电阻210的第一端耦合到电阻212的第二端，电容214的第二端，pMOS晶体管204的栅极，以及nMOS晶体管206的栅极。电阻210的第二端耦合到输出Vout，pMOS晶体管204的漏极以及nMOS晶体管206的漏极。

电阻212具有与电阻210的阻值R1相同或者不同的阻值R2。而且，正如上面所提到的，电阻210的阻值R1不需要与图1的电阻110的阻值R1相同。电阻212的第一端耦合到输入Vin以及电容214的第一端。电阻212的第二端耦合到电容214的第二端，以及电阻210的一端，pMOS晶体管204的栅极，以及nMOS晶体管206的栅极。

电容214具有电容值C1，C1可以为任意值。电容214的第一端耦合到输入Vin以及电阻212的第一端。电容214的第二端耦合到电阻212的第二端，电阻210的一端，pMOS晶体管204的栅极以及nMOS晶体管206的栅极。

在一些实施方案中，电阻212和电容214是片内R2和C1的电阻网络。在一些实施方案中，装置200可以被称为具有片内电阻网络(包括电阻212和电容214)的均衡电路，所述片内电阻网络之后紧跟着经过修改的CMOS放大器(包括晶体管202、204、206、208以及电阻210)。在一些实施方案中，R1、R2和C1的值可以被设置或固定，以提供预先确定的量化均衡水平。

图3示出根据一些实施方案的装置300。在一些实施方案中，图3是均衡电路。在一些实施方案中，装置300被称为均衡块(block)或完整均衡块。装置300包括输入IN、反相输入输入EN1、输出OUT、pMOS晶体管302、pMOS晶体管304、nMOS晶体管306、nMOS晶体管308、电阻310、电阻312、电容314、pMOS晶体管322、pMOS晶体管324、nMOS晶体管326、nMOS晶体管328以及电阻330。晶体管302、304、306、308和电阻310类似于在图1中示出并参照图1所描述的晶体管102、104、106、108和电阻110，而且类似于在图2中示出并参照图2所描述的晶体管202、204、206、208和电阻210，并且可以与图1/图2中的元件完全相同。类似地，电阻312和电容314类似于在图2中示出并参照图2描述的电阻212和电容214，而且可以与图2中的元件完全相同。

pMOS晶体管302的源极耦合到高电压源Vss。pMOS晶体管302的栅极耦合到反相输入 pMOS晶体管302的漏极耦合到pMOS晶体管304的源极。

pMOS晶体管304的源极耦合到pMOS晶体管302的漏极。pMOS晶体管304的栅极耦合到电阻310的第一端，nMOS晶体管306的栅极，电阻312的第二端，以及电容314的第二端。pMOS晶体管304的漏极耦合到电阻310的第二端，输出OUT，以及nMOS晶体管306的漏极。

nMOS晶体管306的源极耦合到nMOS晶体管308的漏极。nMOS晶体管306的栅极耦合到电阻310的第一端，pMOS晶体管304的栅极，电阻312的第二端，以及电容314的第二端。nMOS晶体管306的漏极耦合到pMOS晶体管304的漏极，电阻310的第二端，以及输出OUT。

nMOS晶体管308的源极耦合到低电平电压源Vcc。在一些实施方案中，低电平电压源Vcc是地电压。nMOS晶体管308的栅极耦合到输入EN1。nMOS晶体管308的漏极耦合到nMOS晶体管306的源极。

电阻310具有阻值R1。电阻310的阻值R1可以与图1中示出的电阻110的阻值R1或是图2中示出的电阻210的阻值R1相同或不同。电阻310的第一端耦合到电阻312的第二端，电容314的第二端，pMOS晶体管304的栅极，以及nMOS晶体管306的栅极。电阻310的第二端耦合到输出OUT，pMOS晶体管304的漏极以及nMOS晶体管306的漏极。

电阻312具有阻值R2，R2与图3中的电阻310的阻值R1、图2中电阻212的阻值R2、图2中的电阻210的阻值R1或是图1中电阻110的阻值R1可以是相同的或不同的。而且，正如上面所提到的，电阻310的阻值R1不需要和图1的电阻110的阻值R1或图2中电阻210的阻值R1相同。电阻312的第一端耦合到pMOS晶体管324的漏极，电阻330的第二端，晶体管326的漏极，以及电容314的第一端。电阻312的第二端耦合到电容314的第二端，电阻310的第一端，pMOS晶体管304的栅极，以及nMOS晶体管306的栅极。

电容314具有电容值C1，C1可以为任意值。电容314的电容值C1可以与图2中的电容214的电容值C1相同或是不同。电容314的第一端耦合到pMOS晶体管324的漏极，电阻330的第二端，nMOS晶体管326的漏极，以及电阻312的第一端。电容314的第二端耦合到电阻312的第二端，电阻310的第一端，pMOS晶体管304的栅极，以及nMOS晶体管306的栅极。

pMOS晶体管322的源极耦合到高电压源Vss。pMOS晶体管322的栅极耦合到反相输入

pMOS晶体管322的漏极耦合到pMOS晶体管324的源极。

pMOS晶体管324的源极耦合到pMOS晶体管322的漏极。pMOS晶体管324的栅极耦合到输入IN，电阻330的第一端，以及nMOS晶体管326的栅极。pMOS晶体管324的漏极耦合到电阻330的第二端，电阻312的第一端，以及电容314的第一端，以及nMOS晶体管326的漏极。

nMOS晶体管326的源极耦合到nMOS晶体管328的漏极。nMOS晶体管326的栅极耦合到电阻330的第一端，pMOS晶体管324的栅极，以及输入IN。nMOS晶体管326的漏极耦合到pMOS晶体管302的漏极，电阻312的第一端，以及电容314的第一端。

nMOS晶体管328的源极耦合到低电平电压源Vcc。在一些实施方案中，低电平电压源Vcc是地电压。nMOS晶体管328的栅极耦合到输入EN1。nMOS晶体管328的漏极耦合到nMOS晶体管326的源极。

电阻330的第一端耦合到输入IN，pMOS晶体管324的栅极，以及nMOS晶体管326的栅极。电阻330的第二端耦合到pMOS晶体管324的漏极，nMOS晶体管326的漏极，电阻312的第一端，以及电容314的第一端。电阻330具有阻值R3，所述阻值R3可以与图3中的电阻312的阻值R2、图2中的电阻212的阻值R2、图3中的电阻310的阻值R1、图2中的电阻210的阻值R1、图1中的电阻110的阻值R1相同或是不同。在一些实施方案中，电阻330的阻值R3与图3中的电阻310的阻值R1相同。

在一些实施方案中均衡电路300的低频响应取决于阻值比率，因此也就是过程不相关(process independent)的。在一些实施方案中，均衡电路300的频率相关传递特性的形状是电容314的电容值C1乘以电阻312的阻值R2的结果值的函数(也即C1*R2的函数)。对于频率相关特性的形状是C1*R2的函数的均衡电路来说，在一些这种均衡电路的实施方案中，频率相关特性是过程相关和温度相关的，而且这有利于使用自适应反馈来跟踪它们。自适应反馈取决于输入信号特性。

在一些实施方案中，阻值和电容值(如R2和C1)在设计阶段中被固定，这种情况下它们就取决于互连的插入损耗特性以及终端阻值。在一些实施方案中，为了跟踪过程变化，此处图示并描述的任意一个实施方案的电阻R1、R2及R3都是用相同的技术形成的。例如，如果图3的一些实施方案的电阻R1是多晶电阻，那么R2和R3也应该是多晶电阻。此外，阻值和电容值(例如R1、R2、R3和C1)在电路设计阶段中被固定并且在电路工作时不改变。

在一些实施方案中，通过执行自适应均衡来基于期望的互连插入损耗特性调整均衡结果。为了获得可变的离散频率相关增益，可以在一些实施方案中级联(或是串行连接)两个或更多的均衡电路，其中均衡电路的输出以复用的方式来提供。

图4示出根据一些实施方案的装置400。在一些实施方案中，装置400是提供输出OUT均衡值的均衡电路。装置400包括放大器402、两个或更多个均衡电路404、406和408、两个或更多个反相器410、412和414，以及复用器416。在一些实施方案中，放大器402、两个或更多的均衡电路404、406和408以及两个或更多个反相器410、412和414可以被称作为提供两个或更多离散增益值V#1、V#2，…，V#n的增益电路。

放大器402具有两个差分输入IN和

以及单端输出，所述单端输出作为输入IN#1被提供给均衡器电路404。在一些实施方案中，放大器402是CMOS放大器。在一些实施方案中，放大器402是高带宽低增益CMOS放大器。在一些实施方案中，放大器402是宽带差分到单端放大器(differential to single ended)。

均衡电路404、406和408的每一个都可以是任意类型的均衡电路。图4显示出了三个均衡电路404、406和408。然而，在不同的实施方案中可以使用任意数量的均衡电路，正如均衡电路406的输出OUT#2和均衡电路408的输入IN#n之间的虚线所示。在一些实施方案中，所述两个或更多均衡电路(包括图4中任何没有特别示出的)中的任意一个或所有的均衡电路都可以使用在图1、图2和/或图3中示出并参照这些图描述的均衡电路来实现。在一些实施方案中，所有的均衡电路都完全相同。在一些实施方案中，有的均衡电路相同而有的互不相同。

均衡电路404、406和408是级联的(串联耦合)。反相器410、412和414分别耦合到均衡电路404、406和408的输出，以提供离散增益值，分别是V#1、V#2和V#n。在一些如图4所示的实施方案中，为了获得可变的离散频率相关增益，几个均衡电路互相级联来提供离散增益值集合。

离散增益值V#1、V#2，…，V#n被提供给复用器416的输入。至复用器416的控制逻辑输入被用作复用器416的选择输入，以选择一个适当的离散增益值。例如，这种选择和控制可以基于期望的均衡器传递特性。在一些实施方案中，控制逻辑为要求的均衡器传递特性选择适当的输出级数量。

在一些实施方案中，通过在不同电路中改变阻值和电容值使得均衡电路404、406和408不同。例如，在一些实施方案中均衡电路404、406，…，408的每一个都是均衡电路300，这些均衡电路的每一个都具有不同的电阻312的阻值R2，以及不同的电容314的电容值C1。在一些实施方案中，基于互连长度选择不同的阻值和电容值。

图5是频率响应500的波形图。例如，频率响应500可以是由图4示出的装置400所提供的离散增益值V#1、V#2，…，V#n的频率响应。波形500包括增益信号502(V#1)、增益信号504(V#2)和增益信号506(V#n)。从图5可以明显看出，通过使能(enable)大量均衡级(例如，使用图4的级联均衡电路)，频率相关传递函数可以以离散步长(step)变化。

图6示出根据一些实施方案的装置600。在一些实施方案中，装置600可以被称作DC反馈环路(feedback loop)。在一些实施方案中装置600可以被称作控制电路。在一些实施方案中DC反馈环路600用于进行自适应均衡。在一些实施方案中，自适应均衡可以被用在接收机中以均衡传输线上或互连间的频率相关损耗。在一些实施方案中，装置600可以是基于DC平衡的8B/10B编码信号特性的反馈环路。在一些实施方案中，装置600被用来选择复用器的输出，并基于损耗(例如，互连损耗)使能要求数量的均衡级。

装置600包括DC参考电压值602、平均DC电压检测器、比较器606、控制逻辑608以及复用器610。复用器610可以是与图4中示出的复用器416相同或不同的复用器。此外，DC参考602、平均DC检测器604、比较器606和控制逻辑608都可以被应用在图4中示出的一些实施方案中，这是通过将这些元件添加到在图4中示出的复用器416的“控制”输入上来实现的。类似地，可以将图4的增益电路和/或装置400的元件添加到图6示出的装置中。在一些实施方案中，图4示出的增益电路提供在图6中示出的离散增益值V#1、V#2，…，V#n。

平均DC检测器604检测从复用器610输出的输出信号的DC电压含量(DC voltagecontent)。比较器606将从平均DC检测器604检测到的DC含量和DC参考值602进行比较。在一些实施方案中，DC参考602、平均DC检测器604和比较器606使用DC平衡装置得出并比较输出的DC含量。控制逻辑608是可编程的，例如，通过在高频提供更多衰减而在低频提供更少衰减。

图7示出根据一些实施方案的装置700。在一些实施方案中，装置700是均衡电路。装置700包括放大器702、增益电路704和控制电路706。

放大器702具有输入IN和反相输入

以及输出。放大器702的输出被提供给增益电路704作为输入。增益电路704提供两个或更多的离散增益值V#1、V#2，…，V#n。在一些实施方案中，增益电路704是图4中示出的提供离散增益V#1、V#2，…，V#n的增益电路。图7中示出的离散增益值V#1、V#2，…，V#n可以与图4中示出的离散增益值V#1、V#2，…，V#n相同或不同。控制电路706接收所述两个或更多的离散增益值V#1、V#2，…，V#n，并响应于离散增益值来提供输出Out。在一些实施方案中，控制电路706选择离散增益值V#1、V#2，…，V#n中的一个作为输出Out。在一些实施方案中，控制电路706通过使用图6中示出的装置600(例如，控制电路或反馈环路，等等)来实现。在一些实施方案中，增益电路704和控制电路706自适应地均衡从放大器702的输出。

图8示出根据一些实施方案的系统800。系统800包括发射机802、接收机804和传输线(或互连)806。接收机804包括均衡电路812。在一些实施方案中，均衡电路812自适应地均衡在信号中的损耗。这种均衡可能是必须的，例如是由于在传输线(或互连)806上的损耗，或一些其他损耗。在一些实施方案中，均衡电路812是与图7中示出的均衡电路700类似或相同的均衡电路。

在此处图示出并描述的一些实施方案中使用了单端信号方案。然而，一些实施方案是用差分信号方案实现的。在一些实施方案中，在使用高速串行点对点互连的片对片通信中执行均衡操作。

在图中所示的每种系统中，各元件在一些情形中可能每一个都具有相同的标号或不同的标号，用以指示所代表的元件可能是不同的和/或类似的。然而，元件可以是足够灵活的，以具有不同的实现方式并且与这里所示出或描述的一些或所有系统协同工作。图中所示出的各种元件可以是相同或不同的。哪一个被称为第一元件和哪一个被称为第二元件都是可以的。

实施方案就是所述发明的一个实现方式或实施例。说明书中所说的“实施方案”、“一种实施方案”、“一些实施方案”或“其他实施方案”是指关于这些实施方案而描述的特性、结构或特征被包括在所述发明的至少一些实施方案中，但不一定包括在所有实施方案中。“实施方案”、“一种实施方案”或“一些实施方案”的多次出现不一定全部都是指同样的实施方案。

例如，如果说明书中声称“可以”、“可能”、“可”、“能够”包括某个组件、特性、结构或特征，那么该特定组件、特性、结构或特征不必一定包括其中。如果说明书或权利要求书中提及“一个(“a”或“an”)”或“一种元件，这并不意味着该元件只有一个或一种。如果说明书或权利要求书提及“一个或一种附加的”元件，这并不排除有一个或一种以上的所述附加元件的情况。

虽然这里使用了流程图和/或状态图来描述各种实施方案，但是本发明并不限制在这些图或在本文中相应的描述中。例如，流程不需要经过每一个图示的框或状态或者严格地按照这里所图示或描述的顺序进行。

本发明并不局限于这里所列举的具体细节。实际上，本领域得益于这篇公开文件的技术人员将会理解，在本发明的范围内可以根据以上描述和附图做出很多其他改变。因此，是所附的包括了对其所做的任何修改的权利要求书定义本发明的范围。

Claims

1.一种用于均衡的装置，包括：

CMOS放大器；

耦合到所述CMOS放大器输出的CMOS增益电路，所述CMOS增益电路用来响应于所述CMOS放大器的输出，提供至少两个增益值；以及

控制电路，所述控制电路用来提供所述至少两个增益值中的一个作为输出；

其中，所述CMOS增益电路包括至少两个均衡电路，所述至少两个均衡电路中的每一个提供所述至少两个增益值中的相应的一个。

2.如权利要求1所述的装置，其中，所述至少两个均衡电路串联耦合到所述CMOS放大器的所述输出。

3.如权利要求1所述的装置，其中，所述至少两个均衡电路中的每一个均包括RC滤波器。

4.如权利要求3所述的装置，其中，所述RC滤波器的电阻R和电容C都是用片上组件实现的。

5.如权利要求3所述的装置，其中，所述RC滤波器的电阻R是用无源组件实现的。

6.如权利要求3所述的装置，其中，所述RC滤波器的电阻R是用有源组件实现的。

7.如权利要求3所述的装置，其中，在所述装置中的所有电阻都是用多晶电阻技术形成的。

8.如权利要求3所述的装置，其中，所述RC滤波器的R和C值在电路设计阶段被固定。

9.如权利要求1所述的装置，其中，所述控制电路包括DC反馈电路，并且响应于所述DC反馈电路来选择由所述控制电路提供的所述输出。

10.如权利要求9所述的装置，其中，所述DC反馈电路使用DC平衡来帮助选择所述输出。

11.如权利要求1所述的装置，其中，所述均衡电路的至少一个均衡印刷电路板迹线的频率相关损耗特性造成的符号间干扰。

12.如权利要求1所述的装置，其中，所述均衡电路的至少一个均衡两个集成电路之间高速点对点互连的频率相关损耗特性造成的符号间干扰。

13.一种用于均衡的系统，包括：

发射机；

接收机；以及

耦合到所述发射机和接收机的互连；

其中，所述接收机包括均衡电路，所述均衡电路包括：

CMOS放大器；

控制电路，用来提供所述至少两个增益值中的一个作为输出；

其中，所述CMOS增益电路包括至少两个均衡电路，每个均衡电路提供所述至少两个增益值中的相应的一个。

14.如权利要求13所述的系统，其中，所述至少两个均衡电路串联耦合到所述CMOS放大器的所述输出。

15.如权利要求13所述的系统，其中，所述至少两个均衡电路中的每一个都包括RC滤波器。

16.如权利要求13所述的系统，其中，所述控制电路包括DC反馈电路，而且响应于所述DC反馈电路来选择由所述控制电路提供的所述输出。

17.如权利要求16所述的系统，其中，所述DC反馈电路使用DC平衡来帮助选择所述输出。

18.如权利要求13所述的系统，其中所述发射机和所述接收机的每一个是印刷电路板上的集成电路，并且所述互连是所述印刷电路板上的高速互连，其中所述均衡电路均衡印刷电路板迹线的频率相关损耗特性造成的符号间干扰。

19.如权利要求13所述的系统，其中所述发射机和所述接收机的每一个是印刷电路板上的集成电路，并且所述互连是所述印刷电路板上的高速点对点互连，其中所述均衡电路均衡所述高速点对点互连的频率相关损耗特性造成的符号间干扰。