JP4818432B2 - 信号伝送方法、送信／受信回路及びこれを備えた装置 - Google Patents

Description

本発明は、信号伝送方法、送信及び／又は受信回路（以下、単に送信／受信回路と言う）及びこれを備えた装置に係り、特に半導体装置（半導体チップ）内の複数の回路ブロック間での信号伝送、半導体チップ（ＬＳＩチップ）間の信号伝送、半導体チップが搭載されたボード間や筐体間の信号伝送等に用いられる信号伝送方法、送信／受信回路及びこれを備えた装置に関する。

送信回路の出力インピーダンス、或いは、受信回路の入力インピーダンスと伝送線路の特性インピーダンスが不整合であると、このインピーダンス不整合により信号の反射が生じる。この信号反射により、伝送線路上の信号波形に歪み（即ち、劣化）が生じ、伝送される信号のエラーレートを増加させてしまう。

このため、高速信号伝送システムでは、インピーダンス不整合の生じやすいマルチドロップバス接続から適切に終端されたポイントトゥーポイント接続の形態に移行してきた。しかし、更に高速な信号伝送システムでは、ＬＳＩのパッケージやボード上の伝送線路、スルーホール、コネクタ等によりインピーダンス不整合が生じ、このインピーダンス不整合による信号反射によって信号波形に劣化が生じてしまう。一方、ＬＳＩのパッケージやボード上の伝送線路、スルーホール、コネクタ等の製造精度を向上することでインピーダンス不整合を抑制しようとすると、製造段階の工数とコストが増大してしまう。

そこで、高速信号伝送システムでは、比較的簡単にインピーダンス不整合による信号反射の影響を低減することが望まれている。

特許文献１には、インピーダンス不整合による信号反射の影響を低減する信号伝送システムの一例が提案されている。送信側の回路ブロックは、信号を送信してから反射波が到着するまでの時間を測定するタイマ回路と、反射波の強度を検出するレベルモニタ回路を有する。抽出された反射波の情報は、主信号配線とは別に用意した信号配線を介して受信側の回路ブロックに送られ、受信側の回路ブロックで反射波の成分を受信信号から減算することで波形整形を行っている。又、特許文献１には、受信側の回路ブロックで反射波の成分を受信信号から減算する代わりに、送信側の回路ブロックで予め反射波の成分を送信信号から減算しておく手法も提案されている。反射波の情報を抽出は、送信信号に先立って送信側の回路ブロックから単位パルスを送出し、その反射波を送信側の回路ブロックで検出することにより行っている。

タイマ回路やレベルモニタ回路は、特許文献１のようにアナログ／デジタル変換器（ＡＤＣ）で構成すると回路構成が複雑となり回路規模が大きくなってしまう。タイマ回路やレベルモニタ回路は、送信側の回路ブロックの出力側に接続されているため、これらの回路の入力容量のためにインピーダンス不整合が生じて反射が増大するだけでなく、信号帯域が劣化する。特に、例えば１Ｇｂｐｓ以上の高速信号では、特許文献１で必要とされるレベルモニタ回路は、フラッシュ型のＡＤＣとなり、出力ビット数がＮであると２^Ｎ−１に比例した非常に大きな入力容量を有する。
特開２００４−３６３８６１号公報

特許文献１では、反射波の情報は、送信信号に先立って送信側の回路ブロックから単位パルスを送出し、その反射波を送信側の回路ブロックで検出することで抽出している。このため、送信側の回路ブロックにおいて送信信号を送信しながら、或いは、受信側の回路ブロックにおいて信号を受信しながら反射波の成分を抽出することができない。従って、温度変化や経時劣化等の伝送線路の動的な変化に対して、常に最適な反射波の成分の抽出や反射波の送信又は受信信号からの減算を行うことができないという問題があった。

本発明は、伝送線路の動的な変化に対しても常にインピーダンス不整合に起因する反射波による信号波形の劣化を低減し、伝送される信号のエラーレートを低減可能な信号伝送方法、送信／受信回路及びこれを備えた装置を提供することを目的とする。

上記の課題は、伝送線路における伝送信号の反射波を抑制する信号伝送方法であって、該伝送信号のデータパターンと該反射波との相関を計算して、該反射波のレベル及び時間情報を求め、該反射波の該レベル及び該時間情報に基づいて該伝送信号の波形を補正することを特徴とする信号伝送方法により達成できる。

上記の課題は、伝送線路における伝送信号の反射波を抑制する信号送信及び／又は受信回路であって、該伝送線路に接続されており、該伝送信号の反射波を抽出するハイブリッド回路と、該伝送信号のデータパターンと該ハイブリッド回路から得られる該反射波との相関を計算することで、該反射波のレベル及び時間情報を求める制御回路と、該制御回路から得られる該反射波の該レベル及び該時間情報に基づいて該伝送信号の波形を補正する補正回路とを備えたことを特徴とする信号送信及び／又は受信回路により達成できる。

上記の課題は、上記の構成を有する信号送信及び／又は受信回路を備えたことを特徴とする半導体装置により達成できる。

本発明によれば、伝送線路の動的な変化に対しても常にインピーダンス不整合に起因する反射波による信号波形の劣化を低減し、伝送される信号のエラーレートを低減可能な信号伝送方法、送信／受信回路及びこれを備えた装置を実現することができる。

本発明の第１実施例を示すブロック図である。 ハイブリッド回路の構成の一例を示す回路図である。 相関の計算を説明する図である。 第１実施例が送信回路に適用された場合を説明するブロック図である。 反射補正回路の構成を出力回路と相関計算及び制御回路と共に示す回路図である。 重み付け回路の構成を示す回路図である。 相関計算及び制御回路の構成を示す回路図である。 平滑化回路の構成を示す回路図である。 ゲイン調整回路の構成を示す回路図である。 ゲイン調整回路の他の構成を示す回路図である。 第１実施例が受信回路に適用された場合を説明するブロック図である。 本発明の第２実施例を示すブロック図である。 可変抵抗回路の構成を示す回路図である。 可変抵抗回路の他の構成を示す回路図である。 抵抗値の最適化処理を説明するフローチャートである。 相関計算及び制御回路の構成を示す回路図である。 相関計算及び制御回路の他の構成を示す回路図である。 反射補正回路の構成を出力回路と相関計算及び制御回路と共に示す回路図である。 相関計算及び制御回路の更に他の構成を示す回路図である。 反射補正回路の他の構成を出力回路と相関計算及び制御回路と共に示す回路図である。 伝送線路のユニットレスポンスを示す図である。 反射波の成分をキャンセルするための補正成分を示す図である。 相関計算による反射波の評価を説明する図である。 反射波を抑制しない場合の反射波エネルギーを示す図である。 第１に実施例により反射波を抑制した場合の反射波エネルギーを示す図である。

符号の説明

１ 送信／受信回路
１Ａ 送信回路
１Ｂ 受信回路
２ 入力／出力端子
３ 反射補正回路
４ 入力／出力回路
４Ａ 出力回路
４Ｂ 入力回路
５，５−１ ハイブリッド回路
６，６−１ 相関計算及び制御回路
９ 伝送線路

本発明では、ハイブリッド回路で反射波を検出して、反射波の強度を最小とする帰還をかける。又、反射波はデータパターンに依存することを利用して、データパターンと反射波との相関を計算し、相関が最小になるように信号波形を補正する。

反射波の情報は、任意のデータパターンに対して送信側でも受信側でも動的に抽出される。

従って、伝送線路の動的な変化に対しても常にインピーダンス不整合に起因する反射波による信号波形の劣化を低減し、伝送される信号のエラーレートを低減することができる。

図１は、本発明の第１実施例を示すブロック図である。図１に示す送信及び／又は受信回路（送信／受信回路）１は、入力及び／又は出力端子（入力／出力端子）２、反射補正回路３、入力及び／又は出力回路（入力／出力回路）４、ハイブリッド回路５及び相関計算及び制御回路６を有する。送信／受信回路１が送信回路の場合には、入力／出力端子２は送信信号が入力される入力端子であり、入力／出力回路４は入力回路であり、ハイブリッド回路５は送信信号を伝送線路９に出力する。他方、送信／受信回路１が受信回路の場合には、ハイブリッド回路５には伝送線路９からの受信信号が入力され、入力／出力回路４は出力回路であり、入力／出力端子２は受信信号を出力する出力端子である。

ハイブリッド回路５は、送信／受信回路１が送信回路の場合には主信号である送信信号から反射波を抽出し、送信／受信回路１が受信回路の場合には主信号である受信信号から反射波を抽出する。ハイブリッド回路５は、例えばトランスフォーマ等を使用した、クロックが不要で、一般的には双方向信号伝送に用いられ実際のデータの送受信を行いながら主信号から反射波を分離して抽出可能な、Gm-R型のハイブリッド回路で構成可能である。又、ハイブリッド回路５は、図２に示す如き構成を有するものであっても良い。

図２は、ハイブリッド回路５の構成の一例を示す回路図である。ハイブリッド回路５は、図２に示す如く接続された端子５１０，５１５，５１６、抵抗値ｒを有する抵抗５１１、増幅回路５１２，５１３及び加算回路５１４を有する。端子５１０は伝送線路９に接続されており、端子５１５は入力／出力回路４に接続されており、端子５１６は相関計算及び制御回路６に接続されている。

伝送線路９側から入力／出力回路４側を見るときのインピーダンスが伝送線路９の特性インピーダンスＺ_０と一致するようにして、送信又は受信信号の反射等を防止するために、入力／出力回路４のインピーダンスはＺ_０−ｒとなっていることが必要であるが、高速信号伝送用の入力／出力回路４のインピーダンスをあまり小さくすることは実際には困難であり、この入力／出力回路４のインピーダンスが大きい場合には、入力／出力回路４の出力と電源電圧との間に抵抗（図示せず）を接続すれば良い。

端子５１０から伝送線路９に出力される送信信号の電圧及び電流をＶ_ｆ，Ｉ_ｆ、伝送線路９から端子５１０に入力される受信信号の電圧及び電流をＶ_ｒ，Ｉ_ｒとすると、端子５１０における電圧Ｖと電流Ｉは次式によって与えられる。

Ｖ＝Ｖ_ｆ＋Ｖ_ｒ
Ｉ＝Ｉ_ｆ−Ｉ_ｒ＝（Ｖ_ｆ−Ｖ_ｒ）／Ｚ_０
これらの式から受信信号の電圧Ｖ_ｒは次式によって与えられる。

Ｖ_ｒ＝（Ｖ−Ｚ_０Ｉ）／２
ここで、増幅回路５１２の利得（ゲイン）をｇ_ｍ（１＋Ｚ_０Ｉ_ｒ）、増幅回路５１３の利得をｇ_ｍＺ_０Ｉ_ｒに設定することで、増幅回路５１２の出力電圧はＶ（１＋Ｚ_０Ｉ_ｒ）ｇ_ｍ、増幅回路５１３の出力電圧は−（Ｖ＋Ｉ_ｒ）（Ｚ_０Ｉ_ｒ）ｇ_ｍとなる。従って、加算回路５１４の出力電圧はＶ_ｉｎ＝２ｇ_ｍＶ_ｒとなり、加算回路５１４の出力電圧Ｖ_ｉｎは受信信号の電圧Ｖ_ｒのみに比例したものとなり、受信信号の電圧Ｖ_ｒ、即ち、反射波の成分を送信信号から分離して取り出すことが可能となる。

図２に示すハイブリッド回路５１によれば、例えばレプリカドライバを使用することなく、主信号と反射波とが重畳されている伝送線路９上の信号から、反射波のみを分離して抽出することが可能となる。これにより、例えばレプリカドライバを使用する場合と比較して、レプリカドライバに必要な電力と面積を削減でき、レプリカドライバの出力電圧を伝送線路９上の主信号から減算する場合には必要不可欠なタイミング調整が不必要となり、信号伝送の高速化が容易となる。

送信／受信回路１は、データの送受信を行いながら、高精度で反射波を抽出できる点に特徴がある。このため、例えば上記特許文献１のようにデータの送受信を停止させるといった特別な手順を設け、予め単位パルス等の限定された信号波形を送信して反射波を抽出する必要が無い。

反射波の抽出をハイブリッド回路５で行った後、相関計算及び制御回路６にて反射波のレベル（又は、強度）及び時間情報を計算し、反射波の成分が十分小さくなるように重み付け係数を生成して反射補正回路３に供給することで、伝送信号から反射波の成分を減算する補正を行う。反射波のレベル及び時間情報の計算は、ハイブリッド回路５で抽出された反射波と送信又は受信されるデータパターンの相関を計算することにより行う。具体的には、送信又は受信されるデータの過去ｎビットのデータの値の夫々と、反射波との掛け算を毎クロックサイクルタイム、或いは、任意の時間間隔で行い、掛け算の結果得られる積の平均を取ると、各ビットがどれ位の大きさで反射波に寄与しているかを知ることができる。つまり、反射波の情報を計算するタイミング（位相及びサイクルタイム）は任意に設定可能である。

図３は、相関の計算を説明する図であり、反射波形を実線で示す。図３中、縦軸は反射波の電圧を任意単位で示し、横軸は時間を任意単位で示す。ここで、データ列{di} (i=0,1,2,…)が反射波Arefに対して次式のような大きさで寄与しているものとする。

Aref = a0 * d0 + a1 * d1 + a2 * d2 + …
データ同士の相関が無いとものすると、反射波Arefとデータdiとの相関を取ることによって、次のように寄与（係数）を求めることができる。ただし、<di・dj>=δij（クロネッカーのδ関数）とした。

<Aref ・di> = a0 * <d0 ・di> + a1 * <d1 ・di> + a2 * <d2 ・di> + …
= ai
これにより、反射波Arefに反映されるレベル情報と、データdj等の添え字jに反映される時間情報を抽出することができる。

ここでは、データの各ビットと反射波に相関がある場合について説明したが、複数のビットからなるビットシーケンスと反射波に相関がある場合には、このビットシーケンスとの相関を計算すれば良い。この場合、例えば反射波がデータの値そのものではなく、データ遷移による反射が問題であるならば、データd_iの代わりに、d_i・d_i+1と反射波との相関を計算すれば良い。又、相関の計算時間を短縮するために反射を効率的に最小化するため、全てのデータシーケンスで発生される反射を抑えるのではなく、ある特定のデータシーケンスでの反射を抑えることが考えられる。この場合には、相関値（係数）を記憶する手段と、係数間を比較する手段を設け、大きな反射を起こすデータパターンに対して補正をかけることも可能である。

反射を最小化する波形整形は、次のように行う。つまり、相関計算及び制御回路６で計算された相関値を最小化するように、入力／出力回路４ではなく、内部回路側の反射補正回路３で送信又は受信信号から反射波を減算する。入力／出力回路４の伝送線路側に負荷を増加させることが無いため、付加の増加に伴うインピーダンス不整合による反射の増加を回避することができる。

図４は、本実施例が送信回路１Ａに適用された場合を説明するブロック図である。図４中、図１と同一部分には同一符号を付し、その説明は省略する。反射補正回路３とハイブリッド回路５との間には出力回路４Ａが接続されている。

図５は、反射補正回路３の構成を出力回路４Ａと相関計算及び制御回路６と共に示す回路図である。反射補正回路３は、図５に示す如く接続されたフリップフロップ３１−１〜３１−Ｎ、重み付け回路３２−０〜３２−Ｎ及びnMOSダイオード３３を有する。重み付け回路３２−１〜３２−Ｎは、ＤＡＣ部を構成する。clkはクロック信号、Srはハイブリッド回路５からの反射波（反射信号）、h_kは重み付け係数、GNDはグランドを示す。

図６は、重み付け回路３２−Ｎの構成を示す回路図である。重み付け回路３２−０〜３２−Ｎ−１の構成は、重み付け回路３２−Ｎの構成と同じで良いため、その図示及び説明は省略する。重み付け回路３２−Ｎは、図６に示す如く接続されたトランジスタ３１１〜３１３及びスイッチングトランジスタ（以下、単にスイッチと言う）ｓｗ１〜ｓｗｊを有する。Ｖｄｄは電源電圧、biasはバイアス電圧、GNDはグランド、outは出力信号を示す。

反射補正回路３では、先ずフリップフロップ３１−１〜３１−Ｎにより送信データの過去Ｎビット分（Ｎは整数）を保持する。ビット数Ｎの値は、伝送線路９の往復時間とデータレートから適切に選択される。送信データに対し、反射波をキャンセルするように相関計算及び制御回路６により調整された重み付け係数h_kを重み付けして加算する。この加算演算は、スイッチｓｗｊでその出力電流を変えることのできるＤＡＣを複数個用意し、ＤＡＣ部３２を構成するこれらのＤＡＣの出力をショートすることにより実現している。この加算結果をnMOSダイオード３３で電流電圧変換して出力回路４Ａに出力する。出力回路４Ａの出力は、ハイブリッド回路５に出力される。尚、図５では、シングルエンドの出力回路４Ａの例を示す。

図７は、相関計算及び制御回路６の構成を示す回路図である。相関計算及び制御回路６は、図７に示す如く接続されたフリップフロップ６１−０〜６１−Ｎ（Ｎは整数で、やはり、伝送線路９の往復時間とデータレートから適切に選択されるが、図５のＮと異なっても良い）、平滑化回路部６２０及びゲイン調整回路６４を有する。相関<di・Sr>を求める平滑化回路部６２０は、演算回路６２−１〜６２−Ｎ及び平滑化回路６３を有する。

送信データd_n（シリアルデータ）が相関計算及び制御回路６に入力されると、図５に示す反射補正回路３の場合と同様に、フリップフロップ６１−０〜６１−Ｎにより送信データd_nの所定数のビット分（Ｎ＋１ビット）だけ保持する。各データビットとハイブリッド回路５から出力される反射信号Srとの相関を演算回路６２−１〜６２−Ｎで計算し、その時間平均（本実施例では移動平均）を平滑化回路６３で取ることにより、各ビットの反射波への寄与を計算する。

図８は、平滑化回路部６２０の構成を示す回路図であり、アナログ回路で構成された例を示す。平滑化回路得６２０は、図８に示す如く接続された増幅回路６２１，６２２、トランスファーゲート回路（ＳＷ）６２３、容量Ｃ、ポラリティースイッチ６２４及びＲＣフィルタ６２５を有する。トランスコンダクタ（バッファ）を構成する増幅回路６２１の差動電流出力は、トランスファーゲート６２３及びその先の容量Ｃでサンプルされ、ポラリティースイッチ６２４により２値のデータの値により切り替えてその先の容量Ｃに保持される。ポラリティースイッチ６２４は、データd_kの値が「１」の場合は細い破線で示すようにデータd_kを出力し、「０」の場合は太い破線で示すようにデータd_kを出力する。保持されたデータの値は、増幅回路６２２及び出力段のトランスファーゲート回路６２３を介してＲＣフィルタ６２５へ供給され、ＲＣフィルタ６２５によりデータの値の平均値が計算される。トランスファーゲート回路６２３には、重み付け係数h_kを固定にするか動的に更新するかを示す信号f_zが入力される。この信号f_zについては第２実施例と共に後述する。

図９及び図１０は、ゲイン調整回路６４の構成を示す回路図である。ゲイン調整回路６４は、平滑化回路６３の出力が小さくなるような重み付け係数h_kを求める。

図９に示すゲイン調整回路６４は、比較回路６４１、セレクタ回路６４２及び増幅回路６４６を有する。比較回路６４１には平滑化回路６３の出力x_iと閾値e_iが入力され、出力がセレクタ回路６４２を制御する。セレクタ回路６４２には、平滑化回路６３の出力x_iと例えば「０」の固定値の信号が入力される。セレクタ回路６４２により選択的に出力される信号は、増幅回路６４６によりゲインが調整されて重み付け係数h_iとして出力される。このように、図９に示すゲイン調整回路６４では、各寄与に対して閾値e_iを設けて、夫々の寄与がある値より小さくなるようにフィードバックしている。

図１０に示すゲイン調整回路６４は、演算回路６４３−１〜６４３−Ｎ、演算回路６４４、セレクタ回路６４５、比較回路６４７及び増幅回路６４８を有する。演算回路６４３−１〜６４３−Ｎには平滑化回路６３の出力x₁〜x_Nが入力され、入力の二乗が計算される。演算回路６４４は、求められた二乗の和を比較回路６４７に入力する。比較回路６４７には、閾値Eも入力されており、出力がセレクタ回路６４５を制御する。セレクタ回路６４５には、平滑化回路６３の出力{x_i}と例えば「０」の固定値の信号が入力される。セレクタ回路６４５により選択的に出力される信号は、増幅回路６４８によりゲインが調整されて重み付け係数{h_i}として出力される。このように、図１０に示すゲイン調整回路６４では、各寄与の二乗の和に対して閾値Eを設けて、図９の場合と同様にフィードバックを行う。

図９のゲイン調整回路６４は、平滑化回路６３の出力の全ての値の絶対値に個別又は共通に閾値を設けるものであり、データの各ビットからの反射波の振幅に対して閾値e_iを設けている。図１０のゲイン調整回路６４は、平滑化回路６３の出力の二乗和に閾値を設けるものであり、データの全てのビットの反射波エネルギーの和に対して閾値Eを設けている。しかし、閾値の設け方はこれらに限定されるものではない。

図１１は、本実施例が受信回路１Ｂに適用された場合を説明するブロック図である。図１１中、図１と同一部分には同一符号を付し、その説明は省略する。反射補正回路３とハイブリッド回路５との間には入力回路４Ｂが接続されている。

図１１に示すように、受信側で反射波の検出を行うことも可能である。この場合、入力回路４Ｂは判定回路、或いは、ＡＤＣ及び等化回路となるが、入力回路４Ｂにより求めた受信データに基づいて上記送信側の処理と同様の処理を行うことで、反射波の成分を抽出して受信信号を補正することができる。

このように、本実施例では、ハイブリッド回路５で反射波を検出して、反射波の強度を最小とする帰還をかける。又、反射波はデータパターンに依存することを利用して、相関計算及び制御部６においてデータパターンと反射波との相関を計算し、相関が最小になるように反射補正回路３において信号波形を補正する。反射波の情報は、任意のデータパターンに対して送信側でも受信側でも動的に抽出される。従って、伝送線路の動的な変化に対しても常にインピーダンス不整合に起因する反射波による信号波形の劣化を低減し、伝送される信号のエラーレートを低減することができる。

図１２は、本発明の第２実施例を示すブロック図である。図１２中、図１と同一部分には同一符号を付し、その説明は省略する。

本実施例では、ハイブリッド回路５−１が図２に示す如き構成を有するが、図２に示す抵抗５１１が、抵抗値を可変設定できる可変抵抗回路で構成されている点が上記第１実施例の場合と異なる。ハイブリッド回路５−１内の可変抵抗回路に対して、相関計算及び制御回路６−１で計算された相関値に基づいて相関値が最小となるようにフィードバックをかけることで、反射の影響を更に低減する。

可変抵抗回路は、例えば図１３又は図１４に示す構成を有するものであっても良い。図１３の可変抵抗回路５１１Ａは、トランジスタ５１１１のスイッチングで接続状態及び非接続状態が制御される並列接続された複数の抵抗５１１２を有する。図１４の可変抵抗回路５１１Ｂは、トランジスタ５１１４によりゲート電圧が制御されるトランジスタ５１１５を有する。

図１５は、可変抵抗回路の抵抗値の最適化処理を説明するフローチャートである。図１５において、ステップＳ１は、反射補正回路３による補正処理でデータd_nのパターンと反射波との相関値を最小化する。ステップＳ２は、相関計算及び制御回路６−１により計算された相関値に基づいて、相関値が最小となるようにハイブリッド回路５−１（可変抵抗回路）にフィードバックをかけて可変抵抗回路の抵抗値を最適化する。ステップＳ３は、重み付け係数h_k等のパラメータを動的に調整するモードであるか否かを示す信号f_zに基づいて判定し、判定結果がＹＥＳであると処理はステップＳ１へ戻る。他方、ステップＳ３の判定結果がＮＯであると、ステップＳ４は、反射補正回路３においてパラメータを固定し、処理は終了する。この信号f_zの値は、例えばデフォルトに応じて相関計算及び制御回路６−１に固定されていても、或いは、任意に設定できるようにしても良い。

尚、上記第１実施例の場合のようにハイブリッド回路５内の抵抗５１１の抵抗値が固定であり最適化しない場合には、図１５に破線で示すように、ステップＳ２は省略される。

又、ハイブリッド回路５−１は図２に示す構成以外の構成を有する場合、相関計算及び制御回路６−１で計算された相関値に基づいて相関値が最小となるようにハイブリッド回路５−１にフィードバックをかけることで、ハイブリッド回路５−１内の抵抗値以外のパラメータを可変制御して反射の影響を低減するようにしても良い。

図１６は、相関計算及び制御回路６−１の構成を示す回路図である。図１６中、図７と同一部分には同一符号を付し、その説明は省略する。図１６は、データシーケンスで反射波の評価を行う場合の、相関計算及び制御回路６−１の構成を示す。相関計算及び制御回路６−１は、図７に示す構成に加え、パターン識別回路６５、スイッチ回路６７−１〜６７−Ｎ、比較回路６７及びゲイン調整回路６８を有する。

パターン識別回路６５には、反射が大きくなると予想される固定のデータパターンが予め記憶されている。パターン識別回路６５は、その内部に記憶されているデータパターンが入力されて検出された場合にのみスイッチ回路６７−１〜６７−Ｎを閉じる。例えば、固定のデータパターンがデータ遷移を起こすパターン（「０」矢印「１」又は「１」矢印「０」）の場合、パターン識別回路６５はこのパターンが検出された場合にのみ排他的論理和（EXOR:Exclusive-Or）回路によりスイッチ回路６７−１〜６７−Ｎを閉じることにより重み付け係数h_kを計算することができる。

比較回路６７及びゲイン調整回路６８は、例えば図９又は図１０に示す回路のように、平滑化回路６３の出力と閾値との比較及びゲインの調整を行うものであれば良い。比較回路６７は、比較結果からハイブリッド回路５−１内の可変抵抗回路の抵抗値を制御する制御信号S_vを出力する。又、ゲイン調整回路６８は、反射補正回路３を制御する重み付け係数h_kを出力する。

図１６に示す相関計算及び制御回路６−１の構成は、伝送するデータが、反射が大きくなる固定のデータパターンの場合に反射を抑制するのに好適であり、常に平滑化回路６３を動作させないことで低消費電力を実現できる。又、一定レベル以下の反射波は許容する場合にも好適である。

図１７は、相関計算及び制御回路の他の構成を示す回路図である。図１７中、図１６と同一部分には同一符号を付し、その説明は省略する。図１７は、反射が大きくなるデータパターンを動的に取得する場合の、相関計算及び制御回路６−１の構成を示す。相関計算及び制御回路６−１は、図１６に示す構成に加え、記憶部６９−１及び制御回路６９−２を有する。又、パターン識別回路６５の代わりにパターン識別回路６５−１が設けられている。記憶部６９−１は、データシーケンス毎に得られたデータパターンとその反射波の強度（レベル）を対応させたテーブル形式で格納する。制御回路６９−２は、記憶部５９−１に格納されたテーブルを参照して反射波の強度を測定するデータシーケンス（データパターン）P_sをパターン識別回路６５−１に供給することで、反射波の強度に基づいて制御をどのように行うかを決定する。例えば、最も強度が大きな反射波を生じさせるデータシーケンスに対してのみ信号補正を行うことにより、信号補正の処理ループの収束時間を短縮することができる。

図１７に示す相関計算及び制御回路６−１の構成は、伝送するデータの反射が大きくなるデータパターンを動的に取得して反射を抑制するのに好適である。

図１８は、反射補正回路３の構成を出力回路４Ａと相関計算及び制御回路６−１と共に示す回路図である。図１８中、図５と同一部分には同一符号を付し、その説明は省略する。図１８に示す反射補正回路３は、図５に示す構成に加え、Ｎ分周回路３５及びＭビットシフト回路３６を有する。

反射補正回路３及び相関計算及び制御回路６−１内のフリップフロップを駆動するクロックの周波数は、データレートと同じか、或いは、データレートよりも低く設定可能である。図１８の構成では、クロックの位相をビット単位で可変とすることで、任意のビットに対して信号補正を行うことができる。具体的には、フリップフロップの動作周波数をデータレートのＮ分の１とし、ＭをＮ−１以下の正の整数とすれば、Ｎビット間隔で任意のビットを選択し、それによる反射の評価及び補正を相関計算及び制御回路６−１及び反射補正回路３で行う。これは、例えばハードウェアの物量の制限で、ある限られたフリップフロップしかない場合には、適切にクロックclkを分周してデータを選択することにより、より長い時間に送信されたデータに対して反射の補正を行うことが可能である。このような場合、反射補正回路１３と相関計算及び制御回路６−１でクロックを共通とする必要があるため、図１８では反射補正回路３内で発生したクロックclkaを相関計算及び制御回路６−１に供給している。尚、Ｎ分周回路３５及びＭビットシフト回路３６の制御は、相関計算及び制御回路６−１内の制御回路６９−２から行える。

図１９は、相関計算及び制御回路６−１の更に他の構成を示す回路図である。図１９中、図７と同一部分には同一符号を付し、その説明は省略する。図１９に示す相関計算及び制御回路６−１は、可変遅延回路６９−３を有する。可変遅延回路６９−３は、データの１ビット時間以下でその遅延量を可変設定できるので、相関計算及び制御回路６−１では任意の時刻での反射波の情報を抽出することが可能となる。

図２０は、反射補正回路３の他の構成を出力回路４Ａと相関計算及び制御回路６−１と共に示す回路図である。図２０中、図１８と同一部分には同一符号を付し、その説明は省略する。図２０に示す反射補正回路３は、クロックclkを遅延させる可変遅延回路３８を有する。可変遅延回路３８は、データの１ビット時間以下でその遅延量を可変設定できるので、相関計算及び制御回路６−１では任意の時刻での反射波の情報を抽出することが可能となる。

尚、本実施例が受信回路１Ｂに適用された場合の動作は、上記第１実施例の説明より明らかであるため、その説明は省略する。

上記各実施例において、送信／受信回路は、例えばルータ装置、リピータ装置、ＭＰＵ又はＣＰＵを搭載した装置等に備えられるものである。送信／受信回路は、このような装置を構成する１チップの半導体装置やマルチチップモジュール（ＭＣＭ）内に集積可能である。この場合、ハイブリッド回路は、チップに対して外付けの構成としても良い。

図２１は、伝送線路９のユニットレスポンスを示す図である。図２１中、縦軸は信号強度を任意単位で示し、横軸は時間を任意単位で示す。図２１において、太い実線は反射が発生しない場合の実測のユニットレスポンス、細い実線は反射が発生した場合の実測のユニットレスポンスを示す。

図２２は、図２１に細い実線で示す反射波の成分をキャンセルするための補正成分を示す図である。理想的には、図２２に示す補正成分が得られれば、図２１に示す反射波の成分を完全に除去することができる。

図２３は、上記第１実施例の相関計算及び制御回路６で行った相関計算による反射波の評価を説明する図である。図２３中、縦軸は反射強度を任意単位で示し、横軸は時間を任意単位で示す。尚、図２３は、反射強度のゲインが調整された状態で示す。図２３の相関計算の結果と図２２の理想的な反射波の成分との比較からもわかるように、相関計算により得られる反射波の成分は、理想的な反射波の成分に近似していることが確認された。

図２４は、反射波を抑制しない場合の反射波エネルギーを示す図であり、図２５は、第１に実施例により図２３に示す相関計算の結果を用いて反射波を抑制した場合の反射波エネルギーを示す図である。図２４及び図２５中、縦軸は反射波（ノイズ）エネルギーを任意単位で示し、横軸は時間を任意単位で示す。図２４及び図２５の比較からもわかるように、相関計算の結果を用いて反射波を抑制することで、反射波エネルギーが極めて良好に抑制されることが確認された。

本発明は、半導体装置（半導体チップ）内の複数の回路ブロック間での信号伝送、半導体チップ（ＬＳＩチップ）間の信号伝送、半導体チップが搭載されたボード間や筐体間の信号伝送等に適用可能である。

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

Claims (8)

1. 伝送線路の送信側で伝送信号の反射波を抑制する信号伝送方法であって、
   該反射波を、該伝送線路に接続されたハイブリッド回路により抽出し、
   該伝送信号のデータパターンと該反射波との相関を計算して、該反射波のレベル及び時間情報を求め、
   該相関が最小化されるように該反射波の該レベル及び該時間情報に基づいて該伝送信号の波形を補正し、
   該ハイブリッド回路のパラメータを可変制御することで該相関を最小化すること
   を特徴とする、信号伝送方法。
2. 該伝送信号の波形を補正するときに、該ハイブリッド回路を介して該伝送線路に接続された反射補正回路で該伝送信号の波形を補正すること
   を特徴とする、請求項１記載の信号伝送方法。
3. 伝送線路の送信側で伝送信号の反射波を抑制する信号送信回路であって、
   該伝送線路に接続されており、該伝送信号の反射波を抽出するハイブリッド回路と、
   該伝送信号のデータパターンと該ハイブリッド回路から得られる該反射波との相関を計算することで、該反射波のレベル及び時間情報を求める制御回路と、
   該相関が最小化されるように該制御回路から得られる該反射波の該レベル及び該時間情報に基づいて該伝送信号の波形を補正する補正回路と
   を備え、
   該制御回路は、該ハイブリッド回路のパラメータを可変制御することで該相関を最小化すること
   を特徴とする、信号送信回路。
4. 該補正回路は、該ハイブリッド回路を介して該伝送線路に接続されていること
   を特徴とする、請求項３記載の信号送信回路。
5. 該ハイブリッド回路は、該伝送信号の送信又は受信を行いながら該反射波を抽出すること
   を特徴とする、請求項３又は４記載の信号送信回路。
6. 該制御回路は、該パラメータを動的に調整すること
   を特徴とする、請求項３記載の信号送信回路。
7. 該制御回路は、該伝送信号が予め定められたデータパターンを有する場合にのみ該相関を計算すること
   を特徴とする、請求項３〜６のいずれか１項記載の信号送信回路。
8. 請求項３〜７のいずれか１項記載の信号送信回路を備えたこと
   を特徴とする半導体装置。

Images