WO2007032079A1

WO2007032079A1 - 抵抗を用いたハイブリッド回路

Info

Publication number: WO2007032079A1
Application number: PCT/JP2005/017072
Authority: WO
Inventors: Kohtaroh Gotoh; Hirotaka Tamura
Original assignee: Fujitsu Limited
Priority date: 2005-09-15
Filing date: 2005-09-15
Publication date: 2007-03-22
Also published as: JPWO2007032079A1; US20080187056A1

Abstract

　レプリカドライバを使用することなく、例えば１Ｇｂ／ｓ以上の双方向高速データ伝送システムにおいて、送信信号と受信信号とが重畳された伝送路上の信号から受信信号のみを正確に抽出するために、本発明のハイブリッド回路は、信号を送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、その抵抗の両端から得られる信号を用いて、伝送路上の信号から受信信号のみを抽出する受信信号抽出部を備え、受信信号抽出部は、例えば入力電圧を電流に変換する２つのトランスコンダクタンス・アンプと、２つのアンプの出力する電流が加算されて流れる負荷抵抗とによって構成される。

Description

明細書

抵抗を用いたハイブリッド回路

技術分野

[0001] 本発明は LSIのチップ間や同一チップ内で、複数の素子や回路ブロックの間、あるいはボード間や匡体間における高速信号の伝送方式に係り、さらに詳しくは高速信号を双方向に伝送する信号伝送システムにお、て、送信信号と受信信号が重畳された伝送路上の信号力受信信号だけを抽出するためのハイブリッド回路に関する。背景技術

[0002] 近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば DRAM (Dynamic Random Access Memory)等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品あるいは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になってきている。具体的に、例えば、 DRAM等の主記憶装置とプロセッサとの間の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置あるいはネットワークを介したサーバ間と、つた、匡体やボード (プリント配線基板)間の信号伝送だけでなぐ半導体チップの高集積ィ匕ならびに大型化等により L SI (Large Scale Integration)チップ間の信号伝送や同一チップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要となってきている。また、これらボード間や匡体間、あるいは、 LSIチップ間や同一チップ内の複数の素子や回路ブロック間における信号伝送では、信号線や配線パターン等の数を低減して伝送路の使用効率を増カロさせることが求められている。そして、よりいつそうの高精度で双方向に高速の信号伝送が可能な信号伝送システム、信号伝送方法、および、トランシーバ回路の提供が要望されている。

[0003] 通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くする必要がある。マルチプロセッサのサーバにおけるプロセッサ間通信の場合にはリンクの双方向に通信が行われるため、ケーブルの双方向に同時に信号を送る双方向信号伝送のメリットが高い。

[0004] 同時双方向の信号伝送を行うためには、上りと下りの信号を分離するいわゆるノ、ィブリツド回路が必要である。ノ、イブリツド回路としては、その語源となっているハイプリッドトランスが電話網の音声帯域に対して使われており、また 100Base— T等の UTP — 5向けのイーサネット (登録商標)技術では抵抗ハイブリッドなどが使われて、る。さらにデータレートがギガビット Z秒となるとレプリカドライバを用いたノ、イブリツド回路が使われるようになつてきた。

[0005] 図 13は、抵抗ノ、イブリツドを用いた信号伝送システムの従来例の説明図である。同図において、双方向の伝送線路 100と信号を送信するための出力ドライバ 101との間に、例えば伝送線路 100の特性インピーダンス Zに相当する 50 Ωの抵抗 103が

0

挿入されている。そして出力ドライバ 101と抵抗 103との接続点とグランドとの間に、同一の値 Rを持つ 2つの抵抗 102が直列に接続され、また伝送線路 100と抵抗 103 との接続点の電圧と、 2つの抵抗 102の接続点の電圧とが入力される増幅器 104が備えられている。そして伝送線路 100の出力端側には、伝送線路 100の特性インピ一ダンス、すなわち 50 Ωの抵抗がインピーダンスマッチングのためにグランドとの間に接続されている。なおこのシステムは双方向伝送システムであり、伝送線路 100の出力側、すなわち通信相手側にも信号を出力するための出力ドライバが接続される。

[0006] 図 13において、出力ドライバ 101の出力としての送信信号は 2つの抵抗 102によつて分圧され、送信信号電圧の 1Z2の値が増幅器 104の反転入力端子に与えられる。これは出力ドライバ 101の出力電圧が、同時に抵抗 103と伝送線路 100の出力側のインピーダンスマッチング用の抵抗とによって分圧されることに相当し、伝送線路 1 00と抵抗 103との接続点の電圧を増幅器 104の正転入力端子に与えることによって、伝送線路 100と抵抗 103の接続点の電圧、すなわち送信信号の 1Z2の電圧と受信電圧とが重畳された電圧から、送信信号の 1Z2の電圧が減算されて、受信信号の増幅結果だけが増幅器 104から出力されることになる。なおここで抵抗 102の値、すなわち Rは 50 Ωよりずつと大き、ものとする。

[0007] し力しながら図 13で説明した抵抗ノヽイブリツドを用いたノヽイブリツド回路では、出力ドライバのインピーダンスを低くすることが必要となる。出力ドライバのインピーダンスを下げるために出力ドライバに対するフィードバック動作などが用いられる力このように低インピーダンスを実現するために、出力ドライバから出力される信号の速度は数百 MHz以下に限定されてしま、、高速データ伝送に用いることはできなヽと、う問題点があった。

[0008] 図 14は、レプリカドライバを用いたハイブリッド回路の従来例である。このレプリカドライバを用いたハイブリッド回路については、次の非特許文献 1、および非特許文献 2に開示されている。

非特許文献 1 : B. Casper他 "An 8-Gb/s Simaltaneous Bidirectional Li nk With On— Die Waveform Capture" IEEE J. Solid— State Circuits , Vol. 38, pp. 211 - 220, Dec. 2003

非特許文献 2 : H. Tamura他 "5GbZs Bidirectional Balanced -Line Link

Compliant with Plesiochronous Clocking IEEE Int. Solid— State Circuits Conf. High-Speed Digital Interfaces 4. 4 Feb. 2001

[0009] 図 14において双方向伝送線路 100の両側に、双方向データ伝送のための出力ドライバ 101がそれぞれ接続されている。伝送線路 100の両側の構成は基本的に同じであり、例えば伝送線路 100の左側では、送信信号 Txlが出力ドライバ 101とレプリ力ドライバ 107に与えられる。ここでレプリカドライバ 107は、例えば出力ドライバ 101 よりサイズの小さいレプリカである。そして伝送線路 100と出力ドライバ 101との接続点の信号から、レプリカドライバ 107の出力信号が減算器 108によって減算される。すなわち送信信号と受信信号が重畳された伝送路上の信号から、レプリカドライバ 1 07の出力としての送信信号が減算され、受信信号 Rxlが減算器 108から出力される

[0010] し力しながらこのようにレプリカドライバを用いたノ、イブリツド回路では、まず第 1にレプリカドライバの消費電力や回路サイズが大きくなるという問題点がある。第 2にレプリ力ドライバを用いた回路では連続時間、あるいは離散時間の通信方式に関わらず、レプリカドライバの出力する出力信号と、伝送路上の信号、すなわち伝送線路 100と出力ドライバ 101の接続点の信号とのタイミングを正確に合わせるために、精度の高 Vヽタイミング設計が必要となり、例えば 5GbZs以上の高速ィ匕が難、と、う問題点があった。

発明の開示

[0011] 本発明の目的は、レプリカドライバなどを使用することなぐ例えば lGbZs以上の高速度の双方向データ伝送システムにお、て、送信信号と受信信号が重畳された伝送線路上の信号から、受信信号を正確に抽出することができるハイブリッド回路を提供することである。

[0012] 本発明のハイブリッド回路は、双方向信号伝送システムにおいて通信相手側から送られる受信信号を送信信号力も分離するハイブリッド回路であり、信号を通信相手側に送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、その抵抗の両端力得られる信号を用いて、伝送線路上の信号力受信信号のみを抽出する受信信号抽出部とを備える。

[0013] 本発明においては、受信信号抽出部を、例えば 2つのトランスコンダクタンス'アンプを用 Vヽて構成する。入力電圧を電流に変換する 2つのトランスコンダクタンス ·アンプの出力電流を共通の抵抗負荷に流すことによって加算し、受信信号のみを抽出する。これらのトランスコンダクタンス 'アンプとして CMOS差動対を使うことによって、高速の受信信号抽出部を実現することが可能となる。

[0014] このように本発明によれば、レプリカドライバを使用することなぐ伝送線路上の信号力受信信号のみを分離して抽出することが可能となる。このため、第 1にレプリカドライバを使用する場合に必要な電力と面積を削減することが可能となり、第 2にレプリ力ドライバを使用する場合と比較して、高精度のタイミング制御が不必要となり、双方向データ伝送システムの高速化が容易となる。

図面の簡単な説明

[0015] [図 1]本発明の抵抗を用いたノ、イブリツド回路の原理構成ブロック図である。

[図 2]本発明のハイブリッド回路を用いるデータ送受信装置の基本構成ブロック図である。

[図 3]本発明のハイブリッド回路を用いる双方向データ伝送システムの基本構成を説明する図である。

[図 4]本発明のハイブリッド回路の基本構成の説明図である。 [図 5]本発明の第 1の実施例の説明図である。

[図 6]本発明の第 2の実施例の説明図である。

[図 7]本発明の第 3の実施例の説明図である。

[図 8]本発明の第 4の実施例の説明図である。

[図 9]本発明の第 5の実施例の説明図である。

[図 10]本発明の第 6の実施例の説明図である。

[図 11]第 6の実施例に対応するハイブリッド回路の詳細構成回路図である。

[図 12]本発明に対するシミュレーションの結果を説明する図である。

[図 13]抵抗ハイブリッドの従来例の説明図である。

[図 14]レプリカドライバを用いたハイブリッド回路の従来例の説明図である。

発明を実施するための最良の形態

[0016] 図 1は、本発明の原理説明図である。同図において抵抗を用いたハイブリッド回路 1は、トランスミッタの出力ドライバ 2と伝送線路 3の間に設けられ、出力ドライバ 2と伝送線路 3との間に接続される抵抗 4 (r)と、抵抗 4の両端に接続される受信信号抽出部 5を備えている。そして受信信号抽出部 5は、抵抗 4の両端力も得られる信号を用 Vヽて、送信信号から分離された受信信号を取り出すものである。

[0017] 本発明においては、受信信号抽出部が抵抗 4の両端の電圧を増幅する第 1の電圧増幅器と、抵抗 4と伝送線路 3との接続点の電圧を増幅する第 2の電圧増幅器と、第 1、および第 2の電圧増幅器の出力を加算する加算器とを備えることもできる。

[0018] この場合、伝送線路のインピーダンスを Zとするとき、第 1の電圧増幅器の増幅率

0

力 Zr、第 2の電圧増幅器の増幅率が 1であり、加算器が受信信号電圧 Vの 2倍の

0 r 電圧を出力することもできる。

[0019] あるいは gを定数とするとき、第 1の電圧増幅器の増幅率が g Z Zrであり、第 2の m m 0

電圧増幅器の増幅率が gであり、加算器が受信信号電圧 Vの 2g倍の電圧を出力 m r m

することちでさる。

[0020] また本発明においては、伝送線路が差動信号の伝送線路であり、差動信号の伝送経路上のそれぞれの同一位置、すなわち出力ドライバと伝送線路の間に抵抗 rが挿入され、受信信号抽出部が、差動信号のうちの正転信号の伝送経路における抵抗 r と伝送線路の接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差を増幅する第 1の電圧増幅器と、正転信号の伝送経路における抵抗 rと出力ドラィバの接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差を増幅する第 2の電圧増幅器と、第 1、第 2の電圧増幅器の出力を加算する加算器とを備免ることちでさる。

[0021] 続いて図 2以降を用いて、本発明の実施形態についてさらに詳細に説明する。図 2 は、双方向データ伝送システムにおける伝送線路の片側のデータ送受信装置の全体システム構成図である。同図において、図 1の出力ドライバ 2を含むトランスミッタ 10 は、抵抗 4 (r)を介して伝送線路 3に接続されている。そして抵抗 4の両端に接続された受信信号抽出部 5はレシーバ 11に接続されて!、る。なお伝送線路 3側からトランスミッタ 10側を見るときのインピーダンスが伝送線路の特性インピーダンス Zと一致す

0

るように、 Z—rの値を持つ抵抗 12が、トランスミッタ 10の出力端と、例えば電源電圧

0

との間に接続されている。これは後述するように図 1の出力ドライバ 2のインピーダンスが大きい場合に対応する。

[0022] 本発明の内容と直接の関係はないが、トランスミッタ 10は、例えば 64ビットパラレルの信号を、例えばマルチプレクサによって 4ビットパラレルのデータに変換し、さらにその 4ビットパラレルのデータをシリアルイ匕して、出力ドライバ 2によって伝送線路 3側に出力するものであり、レシーバ 11は、逆に受信シリアル信号をイコライザによって等ィ匕した後に、デマルチプレクサによって、例えば 32ビットのパラレルデータに変換して必要なデータ処理に使用するものである。なお図 2において抵抗 4、受信信号抽出部 5に加えて、抵抗 12もハイブリッド回路に含まれるものと考えることができる。

[0023] 図 3は、本発明のハイブリッド回路を用いる双方向データ伝送システムの全体構成ブロック図である。伝送線路 3の両側に、それぞれ相手側にデータ伝送を行うためのトランシーバに含まれる出力ドライバ 2と、抵抗 4、受信信号抽出部 5、および抵抗 12 で構成されるハイブリッド回路がそれぞれ備えられ、ハイブリッド回路の受信信号抽出部 5からは相手側から伝送される受信信号 (Rxl、 Rx2)が出力される。

[0024] 図 4は、図 1における受信信号抽出部の基本構成の説明図である。同図において受信信号抽出部 5は、抵抗 4の両端の電位差を増幅する増幅器 15と、抵抗 4と伝送線路 3との接続点の電圧を増幅する増幅器 16と、 2つの増幅器 15、 16の出力をカロ算する加算器 17から構成されている。

[0025] 伝送線路 3側からトランスミッタの内部の出力ドライバ 2側を見るときのインピーダンスが伝送線路の特性インピーダンス Zと一致するようにして、受信信号の反射などを

0

防止するために、出力ドライバのインピーダンスは Z—rとなっていることが必要であ

0

る力前述のように高速信号伝送用の出力ドライバ 2のインピーダンスをあまり小さくすることは実際には困難であり、この出力ドライバ 2のインピーダンスが大きい場合には、図 2で説明したように抵抗 12が出力ドライバ 2の出力点と電源電圧との間に接続される。ここで電源電圧との間に接続される理由は、後述するように実際の回路構成として、例えば図 4の 2つの増幅器 15、 16、および加算器 17に対応するトランスコンダクタンス'アンプが、例えば CMOS素子によって構成され、電源電圧が適切な接続点として選択されるためである。

[0026] 出力ドライバ 2による送信電圧、および電流を伝送線路 3と抵抗 4との接続点において V、および Iとし、通信相手側から伝送される受信電圧、および電流を V、および I f f r r とすれば、抵抗 4と伝送線路 3の接続点の電圧 Vと電流 Iはそれぞれ次式によって与えられる。

[0027] V=V +V

これらの式から受信電圧ま次式によって与えられる。

[0028] V = (V-Z 1) /2

r 0

ここで増幅器 15に対する入力電圧は— rl、増幅器 16に対する入力電圧は Vとなり、 2つの増幅器 15、 16の出力電圧を加算すると 2Vが得られ、加算器 17の出力は受信電圧 Vのみに対応したものとなり、受信信号電圧を送信信号から分離して取り出すことが可能となる。

[0029] このように本発明においては、レプリカドライバを使用することなぐ送信信号と受信信号とが重畳されている線路上の信号から、受信信号のみを分離して検出することが可能となる。これによつてレプリカドライバを使用する場合と比較して、レプリカドライバに必要な電力と面積を削減でき、またレプリカドライバの出力電圧を伝送線路上の信号力差し引く場合のタイミング調整が不必要となり、信号伝送の高速ィ匕が容易となる。

[0030] 図 5は、本発明の第 1の実施例の基本構成図である。同図を図 4と比較すると、受信信号抽出部 5の内部の 2つの増幅器 18、 19のゲイン力図 4の増幅器 15、 16のゲインのそれぞれ g倍となっている点が異なっている。後述するように実際の回路構成においては、図 5のように 2つの電圧増幅器と加算器を用いるよりも、 2つの電圧増幅器にそれぞれ相当し、入力電圧を電流に変換する 2つのトランスコンダクタ（トランスコンダクタンス.アンプ）を用い、 2つのトランスコンダクタの出力する電流を電流的に加算する回路を用いる方が回路構成が容易であり、 g はこのトランスコンダクタの相互コンダクタンスの値に相当する定数である。そして加算器 17は受信電圧 Vの 2g 倍の電圧を出力することになる。

[0031] 図 6は、本発明の第 2の実施例の基本説明図である。同図において受信信号抽出部 5は、そのゲインが g (1 +Z Zr)である増幅器 21と、— g Z Zrである増幅器 22 m 0 m 0

と、これらの 2つの増幅器の出力を加算する加算器 17から構成されている。

[0032] 図 6において増幅器 21への入力電圧は Vであり、増幅器 22に対する入力電圧は V

+Irである。これらの入力に対する増幅器 21、 22の出力を加算することによって、加算器 17の出力は第 1の実施例におけると同様に受信電圧 Vの 2g倍となる。

r m

[0033] 図 7は、本発明の第 3の実施例の基本説明図である。同図において受信信号抽出部 5の構成は図 6で説明した第 2の実施例におけると基本的に同様である力 2つの電圧増幅器 23、 24のゲインの中で、トランスコンダクタの相互コンダクタンスに相当する g 、g の値が可変とされる点が異なっている。

ml m2

[0034] 一般に電圧増幅器、あるいは実際の回路に利用されるトランスコンダクタンス'アンプのゲインは、例えばプロセス変動などによってばらつくものであり、 2つの電圧増幅器 23、 24のゲインの両方、あるいは一方だけを変化させ、第 2の実施例で説明したように相互コンダクタンスの値が一致するようにばらつきの補償を行えば、アンプのばらつきによる受信信号検出感度の劣化を補償することが可能になる。そして加算器 1 7からはばらつきの補償によって一致した相互コンダクタンスの値に相当する電圧が出力されること〖こなる。 [0035] 図 8は、第 4の実施例の基本説明図である。同図において受信信号抽出部 5の構成は、図 6の第 2の実施例におけると同じである。第 2の実施例との相違点は、第 4の実施例では出力ドライバ 2と抵抗 4との接続点と電圧増幅器 22との間に、抵抗 25が挿入されていることだけが異なっている。この抵抗 25は、抵抗 4と同じ値 rを持つものであり、この抵抗 25を挿入することによって、 2つの電圧増幅器 21、 22 (トランスコンダクタンス'アンプに相当）に対する入力の時定数を同一に近づけることができる。すなわち、 2つの電圧増幅器 21、 22の入力端子力も信号源を見たときのそれぞれのィンピーダンスと、それぞれの電圧増幅器 21、 22の入力容量との積としての入力時定数を、 2つの電圧増幅器 21、 22の間で同一に近づけるために抵抗 25が挿入される力その詳細については図 11でさらに後述する。

[0036] 図 9は、本発明の第 5の実施例の基本説明図である。同図において受信信号抽出部は、そのゲインが g Z Zrの増幅器 28、 -g Z Zrの増幅器 22、 g の増幅器 29、 m 0 m 0 m

およびこれらの 3つの増幅器の出力を加算する加算器 30によって構成されている。電圧増幅器 28、および電圧増幅器 29への入力は Vであり、電圧増幅器 22への入力は V+Irであり、 3つの電圧増幅器の出力を加算すると、第 1、第 2の実施例におけると同様の加算結果が得られる。

[0037] 図 10は、本発明の第 6の実施例の基本説明図である。この第 6の実施例においては、差動信号が伝送線路を介して双方向に伝送される場合に、伝送線路上の信号力受信差動信号のみを抽出する動作が実行される。

[0038] 図 10において出力ドライバ 35は通信相手側に対して伝送すべき差動信号を、正転信号の伝送線 37と反転信号の伝送線 38に出力するが、これらの差動信号は差動信号の伝送線路 36を介して通信相手側に送信される。通信相手側から受信した受信信号は正転信号伝送線 37、反転信号伝送線 38上に重畳されるが、例えば正転信号の伝送線 37上の送信電圧を V Z2、受信電圧を V Z2のように表し、 2つの電圧増幅器 32、 33に正転信号の伝送線 37、反転信号の伝送線 38上の電圧を入力させ、 2つの電圧増幅器 32、 33の出力を加算器 34によって加算することによって、図 5 の第 1の実施例などにおけると同様に受信電圧 Vの 2g倍の差動電圧信号が受信 r m

信号抽出部 5から出力される。またこの第 6の実施例でも、図 8の第 4の実施例におけると同様に、出力ドライバ 35と抵抗 4との接続点と、電圧増幅器 33の 2つの入力端子との間に抵抗 25が挿入されている。この抵抗の挿入も、第 4の実施例に対して説明したように、 2つの電圧増幅器 32、 33に対する入力時定数をできるだけ等しくするためのものである。

[0039] 図 11は、図 10の第 6の実施例に対応する、出力ドライバを含む伝送線路の片側におけるハイブリッド回路の詳細構成図である。同図においては、図 10におけると同様に出力ドライバ 35によって出力される差動信号が、正転信号の伝送線 37、反転信号の伝送線 38によって伝送線路 36に入力され、通信相手側に送信される。

[0040] 図 11において正転信号の伝送線 37、反転信号の伝送線 38上の、抵抗 4と伝送線路 36との接続点の電圧が図 10の電圧増幅器 32に相当する第 1のトランスコンダクタンス 'アンプに入力される。この第 1のトランスコンダクタンス 'アンプは、 nMOSトランジスタ 40、 41、および電流源 42によって構成され、入力電圧を電流に変換して 2つの負荷抵抗 55に与えるものである。

[0041] また出力ドライバ 35と抵抗 4との、 2つの伝送線 37、 38上の接続点の電圧力 3つの n型 MOSトランジスタ 45から 47、および可変電圧源 48から構成され、図 10の電圧増幅器 33に相当する第 2のトランスコンダクタンス ·アンプに入力される。この第 2 のトランスコンダクタンス ·アンプも第 1のトランスコンダクタンス ·アンプと同様に入力電圧を電流に変換して、その電流を 2つの負荷抵抗 55に与えるものであり、 2つのトランスコンダクタンス.アンプの電流は 2つの負荷抵抗 55にそれぞれ加算されて流れ、図 10の加算器 34による加算動作に相当する動作が行われる。

[0042] このようにトランスコンダクタンス ·アンプとして CMOS差動対を用いることによって高速動作が実現される。さらに出力ドライバとして高速動作に適した定電流ドライバを使用することにより、例えば lOGbZs以上の高速動作が可能となる。

[0043] 出力ドライバ 35と抵抗 4との接続点と、 n型 MOSトランジスタ 45、 46のゲートとの間に挿入されている P型 MOSトランジスタ 50、 51は、図 10における抵抗 25に相当する。 p型 MOSトランジスタ 50、 51の等価抵抗の値は、可変電圧源 52によって出力されるゲート電圧によって制御される。

[0044] この 2つのトランスコンダクタンス 'アンプの入力端子から信号源を見た場合のインピ一ダンスについて説明する。まず、トランジスタ 40、 41のそれぞれのゲートから信号源側を見たインピーダンスは、伝送線路 36の出力端に、図 13で説明したようにインピーダンスマッチングのためにアースとの間に接続される抵抗の値 Zと、抵抗 4と抵

0

抗 12との直列合成抵抗 (Z )との並列のインピーダンスとして Z Z2となる。

0 0

[0045] これに対して p型トランジスタ 50、 51が存在しない場合に、 n型トランジスタ 45、 46 のゲートから信号源側を見た場合のインピーダンスは、抵抗 4と伝送線路 36の出力端のインピーダンス整合用の抵抗との和としての 3Z Z2と、抵抗 12、すなわち Z /2

0 0 との並列の値となり、その値は 3Z Z8となる。

0

[0046] 一方図 10における電圧増幅器 32の増幅率、すなわち図 11では第 1のトランスコンダクタンス'アンプのコンダクタンスの大きさは 3g 、電圧増幅器 33、すなわち図 11の第 2のトランスコンダクタンス'アンプのトランスコンダクタンスの大きさは 2g となる。トランスコンダクタンス'アンプの入力容量はトランスコンダクタンスの大きさに比例するため、第 1のトランスコンダクタンス'アンプの入力容量を 3Cとすると、第 2のトランスコンダクタンス ·アンプの入力容量は 2Cとなる。

[0047] したがって p型トランジスタ 50、 51を挿入しない状態では、第 1のトランスコンダクタンス 'アンプの入力時定数は 3CZ Z2、第 2のトランスコンダクタンス 'アンプの入力

0

時定数は 3CZ Z4となり、第 2のトランスコンダクタンス 'アンプの時定数は第 1のトラ

0

ンスコンダクタンス.アンプの時定数の半分になる。これらの時定数の差を補正するために図 10で説明したように抵抗 25を挿入することになる力この抵抗 25の値を Z /

0

2とすると第 2のトランスコンダクタンス 'アンプの入力時定数は 7CZ Z4となる。 2つ

0

のトランスコンダクタンス.アンプの入力時定数をさらに近づけるためには 2つの p型トランジスタ 50、 51のゲート電圧を調整すれば良いことになる。これによつて受信信号の受信感度を向上させることができる。

[0048] 図 11では、差動信号の双方向伝送システムにおいて、基本的に 2つのトランスコンダクタンス'アンプと負荷抵抗とによって構成されるハイブリッド回路の詳細構成を説明したが、例えば第 1の実施例を示す図 5において、 2つの電圧増幅器 18、 19とカロ算器 17の代わりに、 2つのトランスコンダクタンス 'アンプと負荷抵抗とを用いてハイブリツド回路を構成することも当然可能である。 [0049] 最後に本発明のノ、イブリツド回路を用いた受信信号の抽出のシミュレーション結果について図 12を用いて説明する。図 12において上の 2つの信号 Txl、 Τχ2は図 3に示すように双方向の伝送線路 3を介して通信相手側に送られる送信信号の波形を示す。なお、この波形は差動信号のうちで、例えば正転信号を示している。

[0050] 中央の信号 Vは図 4で説明したように抵抗 4と伝送線路 3との接続点における電圧 V=V +Vであり、送信差動信号と受信差動信号が重畳された差動電圧信号を示している。

[0051] 下の信号 Rxlは図 3において受信信号抽出部 5から出力される受信信号の抽出結果であり、中央の電圧波形 V、すなわち送信信号と受信信号とが重畳された信号から、受信信号のみが抽出された状態の受信差動信号を示している。これによつて受信差動信号は上下に反転した信号として正しく抽出されていることがわかる。

[0052] なお、このシミュレーションにおいては、伝送線路は長さ 20cmのプリント基板上の配線で、信号損失 5dBのものとし、この線路の両側からトランスミッタで擬似ランダム信号としての送信データを送るものとして！/、る。信号の振幅は片側だけのトランスミツタから信号を送ったときには、 IVから 1. 2Vの間で変化する 200mVppの振幅となつている。両側からの信号が重畳されるため、中央の波形のように、最大で 800mVから 1. 2mVの間で変化する 400mVppの振幅となる。

[0053] 以上詳細に説明したように本発明によれば、レプリカドライバを使用することなぐ伝送路上の信号、すなわち送信信号と受信信号が重畳されて!、る信号から受信信号のみを分離して抽出することが可能となる。このためレプリカドライバを使用する場合に必要となる電力や面積を削減することができ、またレプリカドライバの出力電圧と伝送路上の信号とのタイミング制御が不必要となり、双方向データ伝送システムにおいて lGbZs以上の速度が容易に実現でき、例えば通信機関向けの装置やサーバなどの情報処理機器の信号送受信における性能向上に寄与するところが大きい。

Claims

請求の範囲

[1] 双方向信号伝送システムにおヽて通信相手側から送られる受信信号を送信信号力も分離するハイブリッド回路であって、

信号を送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、

該抵抗の両端力得られる信号を用いて、伝送路上の信号力受信信号のみを抽出する受信信号抽出部とを備えることを特徴とする抵抗を用いたハイブリッド回路。

[2] 前記受信信号抽出部が、

前記抵抗の両端の電圧を増幅する第 1の電圧増幅器と、

前記抵抗と伝送線路との接続点の電圧を増幅する第 2の電圧増幅器と、該第 1の電圧増幅器と第 2の電圧増幅器の出力を加算する加算器とを備えることを特徴とする請求項 1記載の抵抗を用いたノ、イブリツド回路。

[3] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとするとき、

0

前記第 1の電圧増幅器の増幅率が Z Zrであり、

0

前記第 2の電圧増幅器の増幅率が 1であり、

前記加算器が受信信号電圧 Vの 2倍の電圧を出力することを特徴とする請求項 2 記載の抵抗を用いたノ、イブリツド回路。

[4] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとし、 gを定数とすると

0 m

さ、

前記第 1の電圧増幅器の増幅率が g Z Zr

m 0 であり、

前記第 2の電圧増幅器の増幅率が gであり、

前記加算器が受信信号電圧 Vの 2g倍の電圧を出力することを特徴とする請求項 r m

2記載の抵抗を用いたハイブリッド回路。

[5] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとし、 gを定数とすると

0 m

さ、

前記受信信号抽出部が、

前記抵抗と伝送線路の接続点の電圧を g (l +Z Zr)倍する第 1の電圧増幅器と前記抵抗と出力ドライバとの接続点の電圧を（一 g Z Zr)倍する第 2の電圧増幅器 m 0

と、

該第 1、第 2の電圧増幅器の出力を加算して受信信号電圧 Vの 2g倍の電圧を出 r m

力する加算器とを備えることを特徴とする請求項 1記載の抵抗を用いたハイブリッド回路。

[6] 前記第 1の電圧増幅器に対応する g の値を可変数 g 、第 2の電圧増幅器に対応 m m

する g の値を可変数 g とするとき、

該 g 、g の

ml m2 両方、もしくは一方を調整して g =g =g

ml m2 mとするとき、前記加算器が受信信号電圧 Vの 2g倍の電圧を出力することを特徴とする請求項 5記載の抵抗 r m

を用いたハイブリッド回路。

[7] 前記抵抗と出力ドライバとの接続点と、前記第 2の電圧増幅器との間に抵抗!:がさらに挿入されることを特徴とする請求項 5記載の抵抗を用いたハイブリッド回路。

[8] 前記伝送線路の特性インピーダンスを Z、抵抗の値を rとし、 gを定数とするとき、

0 m

前記受信信号抽出部が、

前記抵抗と伝送線路との接続点の電圧を g Z Zr

m 0 倍する第 1の電圧増幅器と、該接続点の電圧を g倍する第 2の電圧増幅器と、

該抵抗と前記出力ドライバとの接続点の電圧を（一 g Z Zr)

m 0 倍する第 3の電圧増幅器と、

該第 1の電圧増幅器、第 2の電圧増幅器、および第 3の電圧増幅器の出力を加算して受信電圧 Vの 2g倍を出力する加算器とを備えることを特徴とする請求項 1記載 r m

の抵抗を用いたノ、イブリツド回路。

[9] 前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、

該伝送線路の特性インピーダンスを Z、前記抵抗の値を rとし、 gを定数とするとき

0 m 前記受信信号抽出部が、

前記正転信号の伝送経路における前記抵抗と伝送線路の接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差を g (1 +Z Zr)倍する第 1の電 m 0

圧増幅器と、

該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点との電圧との差を（一 g Z Zr)倍する第 2の m 0

電圧増幅器と、

該第 1の電圧増幅器の出力と第 2の電圧増幅器の出力とを加算して、該正転信号と反転信号の伝送経路における受信信号電圧 Vの 2g倍を出力する加算器とを備 r m

えることを特徴とする請求項 1記載の抵抗を用いたハイブリッド回路。

[10] 前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、

前記受信信号抽出部が、

前記正転信号の伝送経路における前記抵抗と伝送線路との接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第 1のトランスコンダクタンス 'アンプと、

該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第 2のトランスコンダクタンス ·アンプと、

該第 1のトランスコンダクタンス'アンプと第 2のトランスコンダクタンス'アンプの出力する電流を加算した電流が流れる負荷抵抗とを備えることを特徴とする請求項 1記載の抵抗を用いたノ、イブリツド回路。

[11] 前記正転信号の伝送経路における前記抵抗と出力ドライバとの接続点と前記第 2 のトランスコンダクタンス.アンプの正転入力端子との間、および前記反転信号の伝送経路における同一位置の接続点と前記第 2のトランスコンダクタンス 'アンプの反転入力との間に、それぞれ該第 2のトランスコンダクタンス'アンプの入力時定数調整用の抵抗が接続されることを特徴とする請求項 10記載の抵抗を用いたノ、イブリツド回路

[12] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとし、前記出力ドライバのインピーダンス Zが Z> >Z—rの条件を満たすとき、

0

該出力ドライバの出力端と該出力ドライバの電源電圧との間に Z— rの値を持つ抵

0

抗がさらに接続されることを特徴とする請求項 10記載の抵抗を用いたノ、イブリツド回路。

[13] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとするとき、

0

前記出力ドライバのインピーダンスが Z— rであることを特徴とする請求項 1記載の

0

抵抗を用いたハイブリッド回路。

[14] 前記伝送線路の特性インピーダンスを Z、前記抵抗の値を rとし、前記出力ドライバ

0

のインピーダンス Zが Z〉〉Z—rの条件を満たすとき、

0

抗がさらに接続されることを特徴とする請求項 1記載の抵抗を用いたノ、イブリツド回路

[15] 前記受信信号抽出部が、

前記抵抗の両端の電圧が入力され、該入力電圧に対応する電流を出力する第 1のトランスコンダクタンス ·アンプと、

前記抵抗と伝送経路との接続点の電圧が入力され、該入力電圧に対応する電流を出力する第 2のトランスコンダクタンス ·アンプと、

該第 1のトランスコンダクタンス'アンプと第 2のトランスコンダクタンス'アンプとが出力する電流を加算した電流が流れる負荷抵抗とを備えることを特徴とする請求項 1記載の抵抗を用いたノ、イブリツド回路。