JP2898165B2 - ハイブリッド回路 - Google Patents
ハイブリッド回路Info
- Publication number
- JP2898165B2 JP2898165B2 JP5090280A JP9028093A JP2898165B2 JP 2898165 B2 JP2898165 B2 JP 2898165B2 JP 5090280 A JP5090280 A JP 5090280A JP 9028093 A JP9028093 A JP 9028093A JP 2898165 B2 JP2898165 B2 JP 2898165B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- operational amplifier
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 45
- 230000003321 amplification Effects 0.000 description 21
- 238000003199 nucleic acid amplification method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Telephonic Communication Services (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、送受信信号を入出力す
る４線式のモデム等と電話回線等の２線式回線とを接続
するためのハイブリッド回路に関する。
る４線式のモデム等と電話回線等の２線式回線とを接続
するためのハイブリッド回路に関する。
【０００２】
【従来の技術】上記ハイブリッド回路は、図４に示すよ
うに、４線式のモデム（変復調装置）１０１と２線式の
電話回線１０２とに接続され、４線−２線の変換を行う
ものである。このハイブリッド回路１０３は、モデム１
０１の送信信号線１０４から送られて来た送信信号を受
信信号線１０５側に漏らすことなく電話回線１０２に出
力すると共に、この電話回線１０２から送られて来た受
信信号を送信信号線１０４側に漏らすことなく受信信号
線１０５に出力するように構成される。
うに、４線式のモデム（変復調装置）１０１と２線式の
電話回線１０２とに接続され、４線−２線の変換を行う
ものである。このハイブリッド回路１０３は、モデム１
０１の送信信号線１０４から送られて来た送信信号を受
信信号線１０５側に漏らすことなく電話回線１０２に出
力すると共に、この電話回線１０２から送られて来た受
信信号を送信信号線１０４側に漏らすことなく受信信号
線１０５に出力するように構成される。
【０００３】ところで、従来のハイブリッド回路として
は、例えば特開昭６３−８４３２３号公報に開示された
ものがある。このハイブリッド回路は、図５に示すよう
に、送信信号を抵抗Ｒ22を介してオペアンプ２１の反転
入力端子に送るようになっている。オペアンプ２１は、
抵抗Ｒ23を介して負帰還がかけられると共に非反転入力
端子が接地されており、反転増幅器として機能する構成
となっている。このオペアンプ２１の出力は、抵抗Ｒ21
を介してライントランス２２における一次側コイル２２
ａの一端に与えられる。この一次側コイル２２ａの他端
は接地されている。また、ライントランス２２の二次側
コイル２２ｂは、電話回線に接続されている。
は、例えば特開昭６３−８４３２３号公報に開示された
ものがある。このハイブリッド回路は、図５に示すよう
に、送信信号を抵抗Ｒ22を介してオペアンプ２１の反転
入力端子に送るようになっている。オペアンプ２１は、
抵抗Ｒ23を介して負帰還がかけられると共に非反転入力
端子が接地されており、反転増幅器として機能する構成
となっている。このオペアンプ２１の出力は、抵抗Ｒ21
を介してライントランス２２における一次側コイル２２
ａの一端に与えられる。この一次側コイル２２ａの他端
は接地されている。また、ライントランス２２の二次側
コイル２２ｂは、電話回線に接続されている。
【０００４】上記抵抗Ｒ21のライントランス２２側の一
端は、オペアンプ２３の非反転入力端子に接続され、こ
の抵抗Ｒ21の他端は抵抗Ｒ24を介してオペアンプ２３の
反転入力端子に接続されている。オペアンプ２３は、抵
抗Ｒ25を介して負帰還がかけられ、差動増幅回路として
機能する構成となっている。なお、ここでは簡単のため
に、ライントランス２２の一次側コイル２２ａのインピ
ーダンスＺ1Lを抵抗成分のみとし、Ｒ21：Ｚ1L＝Ｒ24：
Ｒ25の関係が成立するように設定されているものとす
る。
端は、オペアンプ２３の非反転入力端子に接続され、こ
の抵抗Ｒ21の他端は抵抗Ｒ24を介してオペアンプ２３の
反転入力端子に接続されている。オペアンプ２３は、抵
抗Ｒ25を介して負帰還がかけられ、差動増幅回路として
機能する構成となっている。なお、ここでは簡単のため
に、ライントランス２２の一次側コイル２２ａのインピ
ーダンスＺ1Lを抵抗成分のみとし、Ｒ21：Ｚ1L＝Ｒ24：
Ｒ25の関係が成立するように設定されているものとす
る。
【０００５】このように構成されたハイブリッド回路の
動作内容を説明する。入力された送信信号は、オペアン
プ２１によってＲ23／Ｒ22（＝増幅率α）倍に増幅され
る。この増幅された信号は、抵抗Ｒ21を介してライント
ランス２２の一次側コイル２２ａに送られるため、抵抗
Ｒ21と一次側コイル２２ａとで分圧されたＺ1L／（Ｒ21
＋Ｚ1L）倍の電圧レベルで一次側コイル２２ａに印加さ
れる。具体的には、通常、ライントランス２２のインピ
ーダンス整合のために、Ｒ21とＺ1LとはＲ21＝Ｚ1Lとな
るように設定されているので、一次側コイル２２ａには
オペアンプ２１の出力電圧の１／２の電圧が印加され
る。その後、二次側コイル２２ｂを介して電話回線に送
り出される。
動作内容を説明する。入力された送信信号は、オペアン
プ２１によってＲ23／Ｒ22（＝増幅率α）倍に増幅され
る。この増幅された信号は、抵抗Ｒ21を介してライント
ランス２２の一次側コイル２２ａに送られるため、抵抗
Ｒ21と一次側コイル２２ａとで分圧されたＺ1L／（Ｒ21
＋Ｚ1L）倍の電圧レベルで一次側コイル２２ａに印加さ
れる。具体的には、通常、ライントランス２２のインピ
ーダンス整合のために、Ｒ21とＺ1LとはＲ21＝Ｚ1Lとな
るように設定されているので、一次側コイル２２ａには
オペアンプ２１の出力電圧の１／２の電圧が印加され
る。その後、二次側コイル２２ｂを介して電話回線に送
り出される。
【０００６】このとき、オペアンプ２１の出力電圧は、
以下のようにしてオペアンプ２３に入力される。即ち、
オペアンプ２３の反転入力端子には、オペアンプ２１の
出力電圧が抵抗Ｒ24と抵抗Ｒ25で分圧されて入力され、
オペアンプ２３の非反転入力端子には、オペアンプ２１
の出力電圧を抵抗Ｒ21と一次側コイル２２ａとで分圧し
た電圧が入力される。このようにして入力される反転入
力端子の電圧と非反転入力端子の電圧とは、上述のＲ2
1：Ｚ1L＝Ｒ24：Ｒ25の関係が成立しているので、等し
くなる。その結果、オペアンプ２１から出力された送信
信号は、受信信号線には出力されない。
以下のようにしてオペアンプ２３に入力される。即ち、
オペアンプ２３の反転入力端子には、オペアンプ２１の
出力電圧が抵抗Ｒ24と抵抗Ｒ25で分圧されて入力され、
オペアンプ２３の非反転入力端子には、オペアンプ２１
の出力電圧を抵抗Ｒ21と一次側コイル２２ａとで分圧し
た電圧が入力される。このようにして入力される反転入
力端子の電圧と非反転入力端子の電圧とは、上述のＲ2
1：Ｚ1L＝Ｒ24：Ｒ25の関係が成立しているので、等し
くなる。その結果、オペアンプ２１から出力された送信
信号は、受信信号線には出力されない。
【０００７】一方、上記ハイブリッド回路に電話回線か
ら受信信号が入力された場合には、ライントランス２２
の一次側コイル２２ａに誘起された電圧は、オペアンプ
２３の非反転入力端子に送られると共に、抵抗Ｒ21、抵
抗Ｒ24及び抵抗Ｒ25によって分圧されてオペアンプ２３
の反転入力端子に送られる。オペアンプ２３は、抵抗Ｒ
21、抵抗Ｒ24の両端の電位差を増幅して受信信号線に印
加する。
ら受信信号が入力された場合には、ライントランス２２
の一次側コイル２２ａに誘起された電圧は、オペアンプ
２３の非反転入力端子に送られると共に、抵抗Ｒ21、抵
抗Ｒ24及び抵抗Ｒ25によって分圧されてオペアンプ２３
の反転入力端子に送られる。オペアンプ２３は、抵抗Ｒ
21、抵抗Ｒ24の両端の電位差を増幅して受信信号線に印
加する。
【０００８】従って、抵抗Ｒ25によって負帰還されたオ
ペアンプ２３は、非反転入力端子と反転入力端子との電
圧が等しくなるようにバランスし（イマジナリショー
ト）、一次側コイル２２ａに誘起された電圧そのものを
受信信号として出力することになる。
ペアンプ２３は、非反転入力端子と反転入力端子との電
圧が等しくなるようにバランスし（イマジナリショー
ト）、一次側コイル２２ａに誘起された電圧そのものを
受信信号として出力することになる。
【０００９】このように構成されたハイブリッド回路を
模式的にブロック図で表すと図６に示すようになる。な
お、三角形の中の数字や記号は増幅率を示している。図
６のハイブリッド回路の動作内容は、上述の場合と同様
である。以下に、簡単に、図６のハイブリッド回路の動
作内容を述べる。即ち、送信信号は、増幅率αのアンプ
２４で増幅されて抵抗Ｒ21を介し一次側コイル２２ａに
送られる。従って、この送信信号はα倍に増幅されると
共に、Ｚ1L／（Ｒ21＋Ｚ1L）倍、つまりここでは１／２
倍に分圧されて一次側コイル２２ａに送られることにな
る。また、この送信信号は、アンプ２４でα倍された電
圧がアンプ２５で１／２倍に増幅されて、つまりα／２
倍となって減算器２７に与えられる。この減算器２７に
は、抵抗Ｒ21を通ることにより分圧されてα／２倍とな
った電圧がアンプ２６で等倍されて、つまりα／２倍と
なって与えられる。減算器２７は、これらアンプ２５，
２６の出力差を演算するので、この減算器２７からは送
信信号成分は出力されない。一方、一次側コイル２２ａ
に誘起された受信信号は、アンプ２６のみが機能し、こ
こで等倍されて出力される。
模式的にブロック図で表すと図６に示すようになる。な
お、三角形の中の数字や記号は増幅率を示している。図
６のハイブリッド回路の動作内容は、上述の場合と同様
である。以下に、簡単に、図６のハイブリッド回路の動
作内容を述べる。即ち、送信信号は、増幅率αのアンプ
２４で増幅されて抵抗Ｒ21を介し一次側コイル２２ａに
送られる。従って、この送信信号はα倍に増幅されると
共に、Ｚ1L／（Ｒ21＋Ｚ1L）倍、つまりここでは１／２
倍に分圧されて一次側コイル２２ａに送られることにな
る。また、この送信信号は、アンプ２４でα倍された電
圧がアンプ２５で１／２倍に増幅されて、つまりα／２
倍となって減算器２７に与えられる。この減算器２７に
は、抵抗Ｒ21を通ることにより分圧されてα／２倍とな
った電圧がアンプ２６で等倍されて、つまりα／２倍と
なって与えられる。減算器２７は、これらアンプ２５，
２６の出力差を演算するので、この減算器２７からは送
信信号成分は出力されない。一方、一次側コイル２２ａ
に誘起された受信信号は、アンプ２６のみが機能し、こ
こで等倍されて出力される。
【００１０】したがって、従来のハイブリッド回路は、
送信信号が抵抗Ｒ21とライントランス２２の一次側コイ
ル２２ａとで分圧されて２分の１の電圧レベルで送出さ
れるため、アンプ２４（オペアンプ２１）の増幅率α
（Ｒ23／Ｒ22）を２倍程度に引き上げる必要がある。よ
って、この従来当初のハイブリッド回路の場合には、ハ
イブリッド回路をＬＳＩ化しようとすると、上述した増
幅率αの引き上げを要するので、ＬＳＩ化に要求される
低電圧化を図れなくなるという欠点が生じる。
送信信号が抵抗Ｒ21とライントランス２２の一次側コイ
ル２２ａとで分圧されて２分の１の電圧レベルで送出さ
れるため、アンプ２４（オペアンプ２１）の増幅率α
（Ｒ23／Ｒ22）を２倍程度に引き上げる必要がある。よ
って、この従来当初のハイブリッド回路の場合には、ハ
イブリッド回路をＬＳＩ化しようとすると、上述した増
幅率αの引き上げを要するので、ＬＳＩ化に要求される
低電圧化を図れなくなるという欠点が生じる。
【００１１】そこで、低電圧化を図れるハイブリッド回
路が提案されている（例えば特開昭５７−２５７３１号
公報）。このハイブリッド回路は、図７に示すように、
送信信号をオペアンプ３１を介して入力するようになっ
ている。このオペアンプ３１は、直接負帰還がかけられ
た増幅率１のバッファアンプであり、その出力は、抵抗
Ｒ31を介してライントランス３２における一次側コイル
３２ａの一端に与えられると共に、抵抗Ｒ32を介してオ
ペアンプ３３の反転入力端子に与えられる。ここでも、
一次側コイル３２ａのインピーダンスＺ1Lは抵抗成分の
みとし、Ｒ31：Ｚ1L＝１：１の関係となるように設定さ
れている。
路が提案されている（例えば特開昭５７−２５７３１号
公報）。このハイブリッド回路は、図７に示すように、
送信信号をオペアンプ３１を介して入力するようになっ
ている。このオペアンプ３１は、直接負帰還がかけられ
た増幅率１のバッファアンプであり、その出力は、抵抗
Ｒ31を介してライントランス３２における一次側コイル
３２ａの一端に与えられると共に、抵抗Ｒ32を介してオ
ペアンプ３３の反転入力端子に与えられる。ここでも、
一次側コイル３２ａのインピーダンスＺ1Lは抵抗成分の
みとし、Ｒ31：Ｚ1L＝１：１の関係となるように設定さ
れている。
【００１２】オペアンプ33は、抵抗Ｒ32に対してＲ32：
Ｒ33＝１：１の関係を備えた抵抗Ｒ33を介して負帰還が
かけられると共に非反転入力端子が接地されているた
め、増幅率１の反転増幅器となる。このオペアンプ３３
の出力は、ライントランス３２の一次側コイル３２ａの
他端に与えられる。ライントランス３２の二次側コイル
３２ｂには、電話回線が接続されている。
Ｒ33＝１：１の関係を備えた抵抗Ｒ33を介して負帰還が
かけられると共に非反転入力端子が接地されているた
め、増幅率１の反転増幅器となる。このオペアンプ３３
の出力は、ライントランス３２の一次側コイル３２ａの
他端に与えられる。ライントランス３２の二次側コイル
３２ｂには、電話回線が接続されている。
【００１３】上記抵抗Ｒ31と一次側コイル３２ａとの接
続点ｂは、オペアンプ３４の非反転入力端子に接続され
ている。オペアンプ３４は、直接負帰還がかけられた増
幅率１のバッファアンプであり、ここから受信信号が出
力されるようになっている。なお、特開昭５７−２５７
３１号公報では、抵抗Ｒ31が可変インビーダンスとして
構成されているが、ここでは簡単のため抵抗成分として
説明する。また、オペアンプ３１は、利得を調整するた
めに、上記図５に示したオペアンプ２１のような反転増
幅器として構成してもよい。
続点ｂは、オペアンプ３４の非反転入力端子に接続され
ている。オペアンプ３４は、直接負帰還がかけられた増
幅率１のバッファアンプであり、ここから受信信号が出
力されるようになっている。なお、特開昭５７−２５７
３１号公報では、抵抗Ｒ31が可変インビーダンスとして
構成されているが、ここでは簡単のため抵抗成分として
説明する。また、オペアンプ３１は、利得を調整するた
めに、上記図５に示したオペアンプ２１のような反転増
幅器として構成してもよい。
【００１４】このハイブリッド回路において、送信信号
の入力により、例えばオペアンプ３１の出力点ａでの瞬
時電圧が＋２Ｖになったとすると、この電圧は抵抗Ｒ31
と一次側コイル３２ａの直列回路に印加される。また、
この＋２Ｖの電圧は、オペアンプ３３によって反転さ
れ、オペアンプ３３の出力点ｃで−２Ｖとなり、前同様
に一次側コイル３２ａと抵抗Ｒ31の直列回路に印加され
る。このとき、抵抗Ｒ31と一次側コイル３２ａとの接続
点ｂにおいては、上記したＲ31：Ｚ1L＝１：１の関係に
基づいて、オペアンプ３１の出力電圧の１／２である＋
１Ｖとなり、オペアンプ３３の出力電圧の１／２である
−１Ｖとなるため、結果として０Ｖとなる。したがっ
て、ライントランス３２の一次側コイル３２ａには、
（接続点ｂの電圧）−（出力点ｃの電圧）＝＋２Ｖの電
圧が印加され、オペアンプ３１の出力電圧がそのままの
状態で印加されるようになる。また、接続点ｂの電圧が
常に０Ｖとなるため、オペアンプ３４の出力にこの送信
信号が漏れ込むようなことがない。
の入力により、例えばオペアンプ３１の出力点ａでの瞬
時電圧が＋２Ｖになったとすると、この電圧は抵抗Ｒ31
と一次側コイル３２ａの直列回路に印加される。また、
この＋２Ｖの電圧は、オペアンプ３３によって反転さ
れ、オペアンプ３３の出力点ｃで−２Ｖとなり、前同様
に一次側コイル３２ａと抵抗Ｒ31の直列回路に印加され
る。このとき、抵抗Ｒ31と一次側コイル３２ａとの接続
点ｂにおいては、上記したＲ31：Ｚ1L＝１：１の関係に
基づいて、オペアンプ３１の出力電圧の１／２である＋
１Ｖとなり、オペアンプ３３の出力電圧の１／２である
−１Ｖとなるため、結果として０Ｖとなる。したがっ
て、ライントランス３２の一次側コイル３２ａには、
（接続点ｂの電圧）−（出力点ｃの電圧）＝＋２Ｖの電
圧が印加され、オペアンプ３１の出力電圧がそのままの
状態で印加されるようになる。また、接続点ｂの電圧が
常に０Ｖとなるため、オペアンプ３４の出力にこの送信
信号が漏れ込むようなことがない。
【００１５】したがって、図７の提案されたハイブリッ
ド回路によれば、送信信号が分圧によって減衰するよう
なことがなくなるので、図５のハイブリッド回路のよう
に送信信号を高い増幅率で増幅する必要がなくなり、Ｌ
ＳＩ化に際する低電圧化に適したものとなる。
ド回路によれば、送信信号が分圧によって減衰するよう
なことがなくなるので、図５のハイブリッド回路のよう
に送信信号を高い増幅率で増幅する必要がなくなり、Ｌ
ＳＩ化に際する低電圧化に適したものとなる。
【００１６】
【発明が解決しようとする課題】ところで、ハイブリッ
ド回路をＬＳＩ化する場合、上記のような低電圧化に加
えて低雑音化の要請も強くなっている。特に、ＡＤ変換
器やＤＡ変換器等をも組み込んでＬＳＩ化を行う場合
や、他のディジタル回路を組み込んでＬＳＩ化を行う場
合には、ディジタル回路の存在により接地配線に雑音が
混入するため、雑音排除の必要性が生じる。また、上述
した雑音が発生すると、ＬＳＩ化すべく低電圧化された
ハイブリッド回路においては、低電圧化に伴って雑音の
信号に対する相対的な影響が大きくなる。
ド回路をＬＳＩ化する場合、上記のような低電圧化に加
えて低雑音化の要請も強くなっている。特に、ＡＤ変換
器やＤＡ変換器等をも組み込んでＬＳＩ化を行う場合
や、他のディジタル回路を組み込んでＬＳＩ化を行う場
合には、ディジタル回路の存在により接地配線に雑音が
混入するため、雑音排除の必要性が生じる。また、上述
した雑音が発生すると、ＬＳＩ化すべく低電圧化された
ハイブリッド回路においては、低電圧化に伴って雑音の
信号に対する相対的な影響が大きくなる。
【００１７】しかしながら、提案された図７のハイブリ
ッド回路の場合には、低電圧化は図れるものの、接地配
線の存在により低雑音化に対しては不十分であり、低電
圧化と低雑音化とを共に満足させることができないとい
う問題があった。
ッド回路の場合には、低電圧化は図れるものの、接地配
線の存在により低雑音化に対しては不十分であり、低電
圧化と低雑音化とを共に満足させることができないとい
う問題があった。
【００１８】本発明は、このような従来技術の課題を解
決すべくなされたものであり、低電圧化と低雑音化とを
両立させ得るハイブリッド回路を提供することを目的と
している。
決すべくなされたものであり、低電圧化と低雑音化とを
両立させ得るハイブリッド回路を提供することを目的と
している。
【００１９】
【課題を解決するための手段】本発明のハイブリッド回
路は、非反転送信信号が入力される第１増幅回路と、反
転送信信号が入力される第２増幅回路と、該第１増幅回
路の出力端子に一端が接続された第１インピーダンス回
路と、該第２増幅回路の出力端子に一端が接続された第
２インピーダンス回路と、該第１インピーダンス回路の
他端および該第２インピーダンス回路の他端が両端に接
続された一次側コイルを有するライントランスと、該第
１インピーダンス回路の両側の電位差を増幅し、非反転
受信信号を出力する第１差動増幅回路と、該第２インピ
ーダンス回路の両側の電位差を増幅し、反転受信信号を
出力する第２差動増幅回路とを具備するので、そのこと
により上記目的が達成される。
路は、非反転送信信号が入力される第１増幅回路と、反
転送信信号が入力される第２増幅回路と、該第１増幅回
路の出力端子に一端が接続された第１インピーダンス回
路と、該第２増幅回路の出力端子に一端が接続された第
２インピーダンス回路と、該第１インピーダンス回路の
他端および該第２インピーダンス回路の他端が両端に接
続された一次側コイルを有するライントランスと、該第
１インピーダンス回路の両側の電位差を増幅し、非反転
受信信号を出力する第１差動増幅回路と、該第２インピ
ーダンス回路の両側の電位差を増幅し、反転受信信号を
出力する第２差動増幅回路とを具備するので、そのこと
により上記目的が達成される。
【００２０】
【作用】本発明にあっては、送信信号として非反転送信
信号と反転送信信号とを使用する。非反転送信信号は第
１増幅回路及び第１インピーダンス回路を介してライン
トランスの一次側コイルに印加され、反転送信信号は第
２増幅回路及び第２インピーダンス回路を介して同じ一
次側コイルに逆方向から印加される。従って、一次側コ
イルには、非反転送信信号に基づく電圧と反転送信信号
に基づく電圧とが加算された電圧が印加されるため、第
１増幅回路と第２増幅回路との増幅率を小さくすること
ができる。
信号と反転送信信号とを使用する。非反転送信信号は第
１増幅回路及び第１インピーダンス回路を介してライン
トランスの一次側コイルに印加され、反転送信信号は第
２増幅回路及び第２インピーダンス回路を介して同じ一
次側コイルに逆方向から印加される。従って、一次側コ
イルには、非反転送信信号に基づく電圧と反転送信信号
に基づく電圧とが加算された電圧が印加されるため、第
１増幅回路と第２増幅回路との増幅率を小さくすること
ができる。
【００２１】また、２線式回線側から一次側コイルに誘
起された受信信号は、第１、第２差動増幅回路を経て４
線式回線側へ出力されるが、このとき受信信号は非反転
受信信号と反転受信信号とに分けられて処理される。
起された受信信号は、第１、第２差動増幅回路を経て４
線式回線側へ出力されるが、このとき受信信号は非反転
受信信号と反転受信信号とに分けられて処理される。
【００２２】したがって、本発明のハイブリッド回路
は、対称差動回路として構成されているため、接地を不
要にでき、また送信信号の増幅率を大きくする必要がな
い。
は、対称差動回路として構成されているため、接地を不
要にでき、また送信信号の増幅率を大きくする必要がな
い。
【００２３】
【実施例】以下、本発明を図面に基づいて詳述する。
【００２４】図１は本発明に係るハイブリッド回路の構
成を示すブロック図である。なお、三角形の中の数字は
増幅率を示している。このハイブリッド回路は、非反転
送信信号を入力するアンプ１と、反転送信信号を入力す
るアンプ２とを有する。アンプ１は増幅率１のバッファ
アンプであり、このアンプ１の出力は、抵抗Ｒ1を介し
てライントランスにおける一次側コイル３ａの一端に与
えられる。アンプ２は増幅率１のバッファアンプであ
り、このアンプ２の出力は、前記抵抗Ｒ1と同じ抵抗値
の抵抗Ｒ2を介して一次側コイル３ａの他端に与えられ
る。ここでは、簡単のため、一次側コイル３ａのインピ
ーダンスＺ1Lを抵抗成分のみとして、ライントランスの
インピーダンス整合をとるためにＲ1：Ｒ2：Ｚ1L＝１：
１：２の関係となるように設定している。
成を示すブロック図である。なお、三角形の中の数字は
増幅率を示している。このハイブリッド回路は、非反転
送信信号を入力するアンプ１と、反転送信信号を入力す
るアンプ２とを有する。アンプ１は増幅率１のバッファ
アンプであり、このアンプ１の出力は、抵抗Ｒ1を介し
てライントランスにおける一次側コイル３ａの一端に与
えられる。アンプ２は増幅率１のバッファアンプであ
り、このアンプ２の出力は、前記抵抗Ｒ1と同じ抵抗値
の抵抗Ｒ2を介して一次側コイル３ａの他端に与えられ
る。ここでは、簡単のため、一次側コイル３ａのインピ
ーダンスＺ1Lを抵抗成分のみとして、ライントランスの
インピーダンス整合をとるためにＲ1：Ｒ2：Ｚ1L＝１：
１：２の関係となるように設定している。
【００２５】上記抵抗Ｒ1の一次側コイル３ａ側の一端
は増幅率１のアンプ５に接続され、このアンプ５は減算
器８の正入力に接続されている。抵抗Ｒ1の他端は、増
幅率１／２のアンプ４に接続され、このアンプ４は同じ
減算器８の負入力に接続されており、減算器８は非反転
受信信号を出力するようになっている。また、上記抵抗
Ｒ2の一次側コイル３ａ側の一端は増幅率１のアンプ７
に接続され、このアンプ７は減算器９の正入力に接続さ
れている。抵抗Ｒ2の他端は、増幅率１／２のアンプ６
に接続され、このアンプ６は同じ減算器９の負入力に接
続されており、減算器９は反転受信信号を出力するよう
になっている。
は増幅率１のアンプ５に接続され、このアンプ５は減算
器８の正入力に接続されている。抵抗Ｒ1の他端は、増
幅率１／２のアンプ４に接続され、このアンプ４は同じ
減算器８の負入力に接続されており、減算器８は非反転
受信信号を出力するようになっている。また、上記抵抗
Ｒ2の一次側コイル３ａ側の一端は増幅率１のアンプ７
に接続され、このアンプ７は減算器９の正入力に接続さ
れている。抵抗Ｒ2の他端は、増幅率１／２のアンプ６
に接続され、このアンプ６は同じ減算器９の負入力に接
続されており、減算器９は反転受信信号を出力するよう
になっている。
【００２６】なお、上記各アンプ１，２，４〜７は、入
力インピーダンスが無限大で出力インピーダンスが零と
なる理想増幅器であるとする。オペアンプ（演算増幅
器）は、このような理想増幅器にほぼ近いものとするこ
とができる。
力インピーダンスが無限大で出力インピーダンスが零と
なる理想増幅器であるとする。オペアンプ（演算増幅
器）は、このような理想増幅器にほぼ近いものとするこ
とができる。
【００２７】次に、このように構成されたハイブリッド
回路の動作内容を説明する。ここで、上述したＲ1：Ｒ
2：Ｚ1L＝１：１：２の関係が得られるように、図２に
示すように一次側コイル３ａの中点に仮想的な接地点Ａ
が有るものとする。この場合において、アンプ１を介し
て非反転送信信号が入力され、アンプ２を介して反転送
信信号が入力されると、接地点Ａを挟んで２分される一
次側コイル３ａの抵抗Ｒ1側と抵抗Ｒ2側とに平衡な送信
信号がそれぞれ印加されることになり、しかも、この一
次側コイル３ａには送信信号が減衰することなく印加さ
れることになる。また、図１に示すように、アンプ１を
経た非反転送信信号は、アンプ４へ送られて、ここで電
圧が１／２倍に増幅されて減算器８に与えられると共
に、抵抗Ｒ1を経て、つまり電圧が１／２に分圧されて
アンプ５に与えられ、増幅されることなくそのままの状
態で減算器８に与えられる。従って、この減算器８で
は、非反転送信信号成分が相殺されるため出力されな
い。一方のアンプ６，７及び減算器９においても、同様
に反転送信信号が相殺されるため出力されない。
回路の動作内容を説明する。ここで、上述したＲ1：Ｒ
2：Ｚ1L＝１：１：２の関係が得られるように、図２に
示すように一次側コイル３ａの中点に仮想的な接地点Ａ
が有るものとする。この場合において、アンプ１を介し
て非反転送信信号が入力され、アンプ２を介して反転送
信信号が入力されると、接地点Ａを挟んで２分される一
次側コイル３ａの抵抗Ｒ1側と抵抗Ｒ2側とに平衡な送信
信号がそれぞれ印加されることになり、しかも、この一
次側コイル３ａには送信信号が減衰することなく印加さ
れることになる。また、図１に示すように、アンプ１を
経た非反転送信信号は、アンプ４へ送られて、ここで電
圧が１／２倍に増幅されて減算器８に与えられると共
に、抵抗Ｒ1を経て、つまり電圧が１／２に分圧されて
アンプ５に与えられ、増幅されることなくそのままの状
態で減算器８に与えられる。従って、この減算器８で
は、非反転送信信号成分が相殺されるため出力されな
い。一方のアンプ６，７及び減算器９においても、同様
に反転送信信号が相殺されるため出力されない。
【００２８】一次側コイル３ａに誘起された受信信号
は、アンプ５及び減算器８を介して非反転の受信信号と
して出力されると共に、アンプ７及び減算器９を介して
反転された受信信号として出力される。
は、アンプ５及び減算器８を介して非反転の受信信号と
して出力されると共に、アンプ７及び減算器９を介して
反転された受信信号として出力される。
【００２９】したがって、本発明のハイブリッド回路に
おいては、対称差動回路構成となっているので、各アン
プ１，２，４〜７における増幅が１以下でよく、低電圧
化を図ることができる。また、説明のために接地点Ａを
想定したが、実際には接地する必要がないため低雑音化
を図ることができる。このため、低電圧化と低雑音化と
の両立を確保することが可能となる。更に、非反転送受
信信号と反転送受信信号を平衡式で入出力するので、同
相成分として混入する雑音を容易に除去することができ
る。
おいては、対称差動回路構成となっているので、各アン
プ１，２，４〜７における増幅が１以下でよく、低電圧
化を図ることができる。また、説明のために接地点Ａを
想定したが、実際には接地する必要がないため低雑音化
を図ることができる。このため、低電圧化と低雑音化と
の両立を確保することが可能となる。更に、非反転送受
信信号と反転送受信信号を平衡式で入出力するので、同
相成分として混入する雑音を容易に除去することができ
る。
【００３０】図３は、図１のハイブリッド回路をオペア
ンプと抵抗とで構成した場合のブロック図である。図１
におけるアンプ１，２は、図３ではオペアンプ１１，１
２によって構成している。これらのオペアンプ１１，１
２は、共に直接負帰還がかけられて増幅率１のバッファ
アンプとして機能し、送信バッファとして用いている。
また、図１に示した一次側コイル３ａは、ライントラン
ス３の一次側に設けられたコイルであり、このライント
ランス３の二次側コイル３ｂには、電話回線が接続され
ている。
ンプと抵抗とで構成した場合のブロック図である。図１
におけるアンプ１，２は、図３ではオペアンプ１１，１
２によって構成している。これらのオペアンプ１１，１
２は、共に直接負帰還がかけられて増幅率１のバッファ
アンプとして機能し、送信バッファとして用いている。
また、図１に示した一次側コイル３ａは、ライントラン
ス３の一次側に設けられたコイルであり、このライント
ランス３の二次側コイル３ｂには、電話回線が接続され
ている。
【００３１】抵抗Ｒ1の両端は、それぞれ抵抗Ｒ3，Ｒ5
を介してオペアンプ１３の反転入力端子と非反転入力端
子に接続されている。また、抵抗Ｒ2の両端は、それぞ
れ抵抗Ｒ7，Ｒ9を介してオペアンプ１４の反転入力端子
と非反転入力端子に接続されている。これらのオペアン
プ１３，１４の反転入力端子は、それぞれ抵抗Ｒ4，Ｒ8
を介して負帰還がかけられ、オペアンプ１３，１４の非
反転入力端子は、直列接続された抵抗Ｒ6及び抵抗Ｒ10
を介して互いに接続されている。従って、これらオペア
ンプ１３，１４は、共に差動増幅回路として機能する。
そして、各抵抗は、Ｒ3：Ｒ4＝Ｒ7：Ｒ8＝１：１，Ｒ
5：Ｒ6＝Ｒ9：Ｒ10＝３：１の関係となるように設定さ
れている。
を介してオペアンプ１３の反転入力端子と非反転入力端
子に接続されている。また、抵抗Ｒ2の両端は、それぞ
れ抵抗Ｒ7，Ｒ9を介してオペアンプ１４の反転入力端子
と非反転入力端子に接続されている。これらのオペアン
プ１３，１４の反転入力端子は、それぞれ抵抗Ｒ4，Ｒ8
を介して負帰還がかけられ、オペアンプ１３，１４の非
反転入力端子は、直列接続された抵抗Ｒ6及び抵抗Ｒ10
を介して互いに接続されている。従って、これらオペア
ンプ１３，１４は、共に差動増幅回路として機能する。
そして、各抵抗は、Ｒ3：Ｒ4＝Ｒ7：Ｒ8＝１：１，Ｒ
5：Ｒ6＝Ｒ9：Ｒ10＝３：１の関係となるように設定さ
れている。
【００３２】かかる構成のハイブリッド回路に入力され
た非反転送信信号と反転送信信号が一次側コイル３ａか
らライントランス３を介して電話回線に送出されるのは
上記図１に説明した通りである。
た非反転送信信号と反転送信信号が一次側コイル３ａか
らライントランス３を介して電話回線に送出されるのは
上記図１に説明した通りである。
【００３３】また、非反転送信信号について、図２に示
した一次側コイル３ａの仮想の接地点Ａに対し、図３に
示したＢ点の電圧は、同図に示したＣ点の電圧の１／２
となる。このＢ点の電圧は、抵抗Ｒ3と抵抗Ｒ4によって
１／２に分圧されてオペアンプ１３の反転入力端子に印
加される。また、Ｃ点の電圧は、抵抗Ｒ5と抵抗Ｒ6によ
って４分の１に分圧されてオペアンプ１３の非反転入力
端子に印加される。従って、このオペアンプ１３は、同
レベルの電圧を差動増幅することになるため、非反転送
信信号に対しては出力を行わない。
した一次側コイル３ａの仮想の接地点Ａに対し、図３に
示したＢ点の電圧は、同図に示したＣ点の電圧の１／２
となる。このＢ点の電圧は、抵抗Ｒ3と抵抗Ｒ4によって
１／２に分圧されてオペアンプ１３の反転入力端子に印
加される。また、Ｃ点の電圧は、抵抗Ｒ5と抵抗Ｒ6によ
って４分の１に分圧されてオペアンプ１３の非反転入力
端子に印加される。従って、このオペアンプ１３は、同
レベルの電圧を差動増幅することになるため、非反転送
信信号に対しては出力を行わない。
【００３４】また、反転送信信号についても、図示Ｄ点
とＥ点が同様の関係となり、オペアンプ１４からは出力
されない。なお、この際、抵抗Ｒ6と抵抗Ｒ10の接続点
Ｆは、仮想的な接地点となる。
とＥ点が同様の関係となり、オペアンプ１４からは出力
されない。なお、この際、抵抗Ｒ6と抵抗Ｒ10の接続点
Ｆは、仮想的な接地点となる。
【００３５】一方、電話回線からの受信信号がライント
ランス３の一次側コイル３ａに誘起されると、オペアン
プ１３がこれを非反転受信信号として出力すると共に、
オペアンプ１４が反転受信信号として出力する。
ランス３の一次側コイル３ａに誘起されると、オペアン
プ１３がこれを非反転受信信号として出力すると共に、
オペアンプ１４が反転受信信号として出力する。
【００３６】したがって、オペアンプと抵抗とを用いた
図３に示す回路により、上述した図１に示す本発明のハ
イブリッド回路を実現することが可能となる。なお、上
記オペアンプ１３，１４等に接続する抵抗の値を変えて
増幅率を調整したり、コンデンサ等を接続することによ
りフィルタ特性を付加することもできる。
図３に示す回路により、上述した図１に示す本発明のハ
イブリッド回路を実現することが可能となる。なお、上
記オペアンプ１３，１４等に接続する抵抗の値を変えて
増幅率を調整したり、コンデンサ等を接続することによ
りフィルタ特性を付加することもできる。
【００３７】なお、本発明のハイブリッド回路は、オペ
アンプと抵抗とを用いる場合だけに限らず、オペアン
プ、抵抗以外の他の電気部品、電子部品を使用してもよ
い。要は、等価的に図１に示す回路構成が得られれば、
どのような電気部品、電子部品を使用してもよい。
アンプと抵抗とを用いる場合だけに限らず、オペアン
プ、抵抗以外の他の電気部品、電子部品を使用してもよ
い。要は、等価的に図１に示す回路構成が得られれば、
どのような電気部品、電子部品を使用してもよい。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、送信信号の入力回路と受信信号の出力回路を
対称差動回路構成とすることにより、ハイブリッド回路
の低電圧化と共に低雑音化を図り、ＬＳＩ化に適したハ
イブリッド回路を提供することができるようになる。
によれば、送信信号の入力回路と受信信号の出力回路を
対称差動回路構成とすることにより、ハイブリッド回路
の低電圧化と共に低雑音化を図り、ＬＳＩ化に適したハ
イブリッド回路を提供することができるようになる。
【図１】本発明の一実施例を示すものであって、ハイブ
リッド回路の構成を模式的に示したブロック図である。
リッド回路の構成を模式的に示したブロック図である。
【図２】本発明の一実施例を示すものであって、ライン
トランスの一次側コイルにおける仮想的な接地点を示す
回路図である。
トランスの一次側コイルにおける仮想的な接地点を示す
回路図である。
【図３】本発明の一実施例を示すものであって、ハイブ
リッド回路の具体的構成を示す回路ブロック図である。
リッド回路の具体的構成を示す回路ブロック図である。
【図４】ハイブリッド回路をモデムと電話回線との間に
接続した状態を示すブロック図である。
接続した状態を示すブロック図である。
【図５】従来例を示すものであって、ハイブリッド回路
の構成を示す回路ブロック図である。
の構成を示す回路ブロック図である。
【図６】図５に示したハイブリッド回路の模式的な構成
を示すブロック図である。
を示すブロック図である。
【図７】他の従来例を示すものであって、ハイブリッド
回路の構成を示す回路ブロック図である。
回路の構成を示す回路ブロック図である。
１ アンプ ２ アンプ ３ ライントランス ３ａ 一次側コイル ３ｂ 二次側コイル ４ アンプ ５ アンプ ６ アンプ ７ アンプ ８ 減算器 ９ 減算器 １１ オペアンプ １２ オペアンプ １３ オペアンプ １４ オペアンプ Ｒ1 抵抗 Ｒ2 抵抗 Ｒ3 抵抗 Ｒ4 抵抗 Ｒ5 抵抗 Ｒ6 抵抗 Ｒ7 抵抗 Ｒ8 抵抗 Ｒ9 抵抗 Ｒ10 抵抗
Claims (1)
- 【請求項１】 非反転送信信号が入力される第１増幅回
路と、 反転送信信号が入力される第２増幅回路と、 該第１増幅回路の出力端子に一端が接続された第１イン
ピーダンス回路と、 該第２増幅回路の出力端子に一端が接続された第２イン
ピーダンス回路と、 該第１インピーダンス回路の他端および該第２インピー
ダンス回路の他端が両端に接続された一次側コイルを有
するライントランスと、 該第１インピーダンス回路の両側の電位差を増幅し、非
反転受信信号を出力する第１差動増幅回路と、 該第２インピーダンス回路の両側の電位差を増幅し、反
転受信信号を出力する第２差動増幅回路と、 を具備するハイブリッド回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090280A JP2898165B2 (ja) | 1993-04-16 | 1993-04-16 | ハイブリッド回路 |
| US08/207,711 US5479504A (en) | 1993-04-16 | 1994-03-09 | Low voltage balanced hybrid circuit with operational amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090280A JP2898165B2 (ja) | 1993-04-16 | 1993-04-16 | ハイブリッド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303167A JPH06303167A (ja) | 1994-10-28 |
| JP2898165B2 true JP2898165B2 (ja) | 1999-05-31 |
Family
ID=13994112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5090280A Expired - Fee Related JP2898165B2 (ja) | 1993-04-16 | 1993-04-16 | ハイブリッド回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5479504A (ja) |
| JP (1) | JP2898165B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602912A (en) * | 1994-05-16 | 1997-02-11 | Silicon Systems, Inc. | Telephone hybrid circuit |
| US5822426A (en) * | 1995-06-06 | 1998-10-13 | International Business Machines Corporation | Balanced hybrid circuit |
| US5801549A (en) * | 1996-12-13 | 1998-09-01 | International Business Machines Corporation | Simultaneous transmission bidirectional repeater and initialization mechanism |
| DE19709710C1 (de) * | 1997-03-10 | 1998-10-01 | Siemens Ag | So-Schnittstelle für einen ISDN-Basisanschluß |
| WO2000019699A1 (en) * | 1998-09-29 | 2000-04-06 | Sun Microsystems, Inc. | Superposition of data over voice |
| US6681012B1 (en) | 1999-09-23 | 2004-01-20 | Nortel Networks Limited | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL |
| US6956944B1 (en) * | 1999-12-14 | 2005-10-18 | Orckit Communications, Ltd. | Method and apparatus for compensating for an echo signal component in telecommunication systems |
| US7035380B1 (en) | 2000-02-16 | 2006-04-25 | Paradyne Corporation | Line sharing multipoint POTS splitter with intelligent termination |
| US7065205B1 (en) * | 2000-02-16 | 2006-06-20 | Paradyne Corporation | Line sharing multipoint pots splitter amplifier-based coupler |
| US6792105B1 (en) | 2000-10-31 | 2004-09-14 | 3Com Corporation | Current-mode differential active hybrid circuit |
| US7020277B1 (en) * | 2001-12-05 | 2006-03-28 | Lsi Logic Corporation | DSL line interface having low-pass filter characteristic with reduced external components |
| JPWO2006001301A1 (ja) * | 2004-06-25 | 2008-04-17 | 株式会社進化システム総合研究所 | 伝送装置および伝送方法 |
| WO2007032079A1 (ja) * | 2005-09-15 | 2007-03-22 | Fujitsu Limited | 抵抗を用いたハイブリッド回路 |
| US20080043998A1 (en) * | 2006-08-01 | 2008-02-21 | Acoustic Technologies, Inc. | Line interface for telephone |
| JP5578070B2 (ja) * | 2010-12-24 | 2014-08-27 | ソニー株式会社 | 全二重伝送回路、及び電子機器 |
| US20160065729A1 (en) * | 2014-09-02 | 2016-03-03 | Ikanos Communications, Inc. | Dual-source hybrid cancellation scheme |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2607480C2 (de) * | 1976-02-20 | 1982-11-25 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Schaltungsanordnung für eine Gabel |
| FR2437116A1 (fr) * | 1978-09-19 | 1980-04-18 | Thomson Ericsson Telephones So | Dispositif de separation et d'equilibrage pour autocommutateurs telephoniques |
| US4358643A (en) * | 1980-04-21 | 1982-11-09 | Siemens Corporation | Two to four wire hybrid circuit |
| JPS5725731A (en) * | 1980-07-22 | 1982-02-10 | Iwatsu Electric Co Ltd | Hybrid circuit |
| SE430198B (sv) * | 1982-02-09 | 1983-10-24 | Ellemtel Utvecklings Ab | Elektroniskt impedansanpassat linjeoverdrag |
| JPS61234627A (ja) * | 1985-04-10 | 1986-10-18 | Nec Corp | ２線−４線変換回路 |
| JPS6384323A (ja) * | 1986-09-29 | 1988-04-14 | Alps Electric Co Ltd | モデム装置のハイブリツド変換器 |
| JPH01261960A (ja) * | 1988-04-13 | 1989-10-18 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| JPH0282794A (ja) * | 1988-09-19 | 1990-03-23 | Fujitsu Ltd | ４線−４線回り込み抑止回路 |
| JPH0396055A (ja) * | 1989-09-07 | 1991-04-22 | Murata Mfg Co Ltd | ２線４線回路 |
| US5280526C1 (en) * | 1992-05-26 | 2001-05-01 | Paradyne Corp | Transformer-less hybrid circuit |
-
1993
- 1993-04-16 JP JP5090280A patent/JP2898165B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-09 US US08/207,711 patent/US5479504A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5479504A (en) | 1995-12-26 |
| JPH06303167A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2898165B2 (ja) | ハイブリッド回路 | |
| US4034166A (en) | Transmission networks for telephone system | |
| JPS6126740B2 (ja) | ||
| JPH0746785B2 (ja) | Ｐｃｍ符号復号器 | |
| US4358644A (en) | Bilateral current source for a multi-terminal intercom | |
| KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
| GB2193063A (en) | Line circuits | |
| JPH04130591A (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JPH0533880B2 (ja) | ||
| JPH0396055A (ja) | ２線４線回路 | |
| JPH0462240B2 (ja) | ||
| JP2594684B2 (ja) | 可変等化器 | |
| CA2161117C (en) | Differential audio line receiver | |
| JP3494468B2 (ja) | ハイブリッド回路及びこれを用いた装置 | |
| JPS60125A (ja) | 二線四線変換回路 | |
| JPS6146629A (ja) | 交流誘導雑音除去回路 | |
| JPH09331277A (ja) | 信号伝送回路 | |
| JPS62210739A (ja) | ２線４線変換回路 | |
| JPH04207229A (ja) | Ａ／ｄ変換装置 | |
| JPH0740675B2 (ja) | ２線４線変換回路 | |
| JPH03231520A (ja) | ２線４線変換回路 | |
| JPH0244180B2 (ja) | Bosokuonkairo | |
| JPS6322666B2 (ja) | ||
| JPH07120970B2 (ja) | ハイブリッド回路 | |
| JPH0229129A (ja) | ４線２線変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |