JPH0533880B2 - - Google Patents
Info
- Publication number
- JPH0533880B2 JPH0533880B2 JP6240187A JP6240187A JPH0533880B2 JP H0533880 B2 JPH0533880 B2 JP H0533880B2 JP 6240187 A JP6240187 A JP 6240187A JP 6240187 A JP6240187 A JP 6240187A JP H0533880 B2 JPH0533880 B2 JP H0533880B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- operational amplifier
- impedance
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 10
- 238000004804 winding Methods 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
〔概要〕
デイジタル交換機におけるアナログトランクに
おいて、平衡結線網をアナログトランクの入力イ
ンピーダンスに影響のない回り込み相殺回路部に
設けたことにより、アナログトランクの不整合減
衰量を増大させたもの。
おいて、平衡結線網をアナログトランクの入力イ
ンピーダンスに影響のない回り込み相殺回路部に
設けたことにより、アナログトランクの不整合減
衰量を増大させたもの。
本発明はデイジタル交換機におけるアナログト
ランクの二線−四線変換回路に関する。
ランクの二線−四線変換回路に関する。
デイジタル交換機におけるアナログトランクに
おいては、交換機の通話路がデイジタル通話路で
あるので四線構成となり、一方アナログ回線は二
線式のものがあるので二線−四線変換を行なうハ
イブリツド機能が必要となる。この際、四線側の
受信信号が四線の送信側に回り込まないように、
平衡結線網（BN）により二線側のインピーダン
スと平衡させて回り込みを防止し、かつ、二線側
の線路インピーダンスと整合をとる必要がある。
しかし、実際には二線アナログ回線とアナログト
ランクはトランスにより結合され、このトランス
結合による損失のために、BNによる二線側イン
ピーダンスとの整合と平衡を同時に満足させるこ
とは困難であり、二線側の不整合減衰量の減少に
つながるため改善が要望されている。
おいては、交換機の通話路がデイジタル通話路で
あるので四線構成となり、一方アナログ回線は二
線式のものがあるので二線−四線変換を行なうハ
イブリツド機能が必要となる。この際、四線側の
受信信号が四線の送信側に回り込まないように、
平衡結線網（BN）により二線側のインピーダン
スと平衡させて回り込みを防止し、かつ、二線側
の線路インピーダンスと整合をとる必要がある。
しかし、実際には二線アナログ回線とアナログト
ランクはトランスにより結合され、このトランス
結合による損失のために、BNによる二線側イン
ピーダンスとの整合と平衡を同時に満足させるこ
とは困難であり、二線側の不整合減衰量の減少に
つながるため改善が要望されている。
従来の二線−四線変換回路を第２図に示す。
第２図において、１，２，３及び４はオペアン
プ、５は平衡結線網（BN）、６はトランス、７
は二線アナログ回線の線路インピーダンスであ
る。四線側の入力端ａは図示しないＤ／Ａ変換器
を介してデイジタル交換機のスイツチングネツト
ワークに接続されている。四線側の入力端ｂは図
示しないＡ／Ｄ変換器を介してデイジタル交換機
のスイツチングネツトワークに接続されている。
プ、５は平衡結線網（BN）、６はトランス、７
は二線アナログ回線の線路インピーダンスであ
る。四線側の入力端ａは図示しないＤ／Ａ変換器
を介してデイジタル交換機のスイツチングネツト
ワークに接続されている。四線側の入力端ｂは図
示しないＡ／Ｄ変換器を介してデイジタル交換機
のスイツチングネツトワークに接続されている。
BN５のインピーダンスをZB、二線側の線路イ
ンピーダンスをZL、四線側の入力端ａにおける電
圧をeiとする。
ンピーダンスをZL、四線側の入力端ａにおける電
圧をeiとする。
ここで入力電圧eiをオペアンプ２で増巾し（オ
ペアンプ３の利得は１とする）、オペアンプ２と
３の出力である点ｃと点ｄの間の電圧をAeiとす
ると、入力電圧対ｃ−ｄ間の電圧がＡとなる。そ
こでオペアンプ４の差動入力としては Ａ・ZL／ZL＋ZBeiとなる。ただし、トランス６は理 想トランスとする。
ペアンプ３の利得は１とする）、オペアンプ２と
３の出力である点ｃと点ｄの間の電圧をAeiとす
ると、入力電圧対ｃ−ｄ間の電圧がＡとなる。そ
こでオペアンプ４の差動入力としては Ａ・ZL／ZL＋ZBeiとなる。ただし、トランス６は理 想トランスとする。
オペアンプ４の利得をＢとすると、オペアンプ
４の差動入力はＡ・Ｂ・ZL／ZL＋ZBeiに増幅されて オペアンプ１に入力される。オペアンプ１により
オペアンプ４の出力である Ａ・Ｂ・ZL／ZL＋ZBeiと入力端ａの電圧eiとの差動入 力が増幅されて出力端ｂに電圧epの信号が出力さ
れる。
４の差動入力はＡ・Ｂ・ZL／ZL＋ZBeiに増幅されて オペアンプ１に入力される。オペアンプ１により
オペアンプ４の出力である Ａ・Ｂ・ZL／ZL＋ZBeiと入力端ａの電圧eiとの差動入 力が増幅されて出力端ｂに電圧epの信号が出力さ
れる。
四線側の回り込みを抑制するためには、オペア
ンプ１の差動入力が零になればよく、したがつて
ei＝Ａ・Ｂ・ZL／ZL＋ZBeiとしてep＝０とすればよ い。四線側と二線側のインピーダンス整合の条件
はZL＝ZBであるので、ZL＝ZBとＡ・Ｂ＝２を満た
せばインピーダンス整合がとれ、かつep＝０とな
つて四線線の回り込みは抑制される。したがつて
オペアンプ２，３、及び４はＡ・Ｂ＝２となるよ
うに考慮されている。
ンプ１の差動入力が零になればよく、したがつて
ei＝Ａ・Ｂ・ZL／ZL＋ZBeiとしてep＝０とすればよ い。四線側と二線側のインピーダンス整合の条件
はZL＝ZBであるので、ZL＝ZBとＡ・Ｂ＝２を満た
せばインピーダンス整合がとれ、かつep＝０とな
つて四線線の回り込みは抑制される。したがつて
オペアンプ２，３、及び４はＡ・Ｂ＝２となるよ
うに考慮されている。
上述の従来の二線−四線変換回路では、BN５
がトランス６の直後（四線側）に接続されてお
り、二線側の線路インピーダンスとの整合及び、
平衡条件は双方共にZL＝ZBとなる。
がトランス６の直後（四線側）に接続されてお
り、二線側の線路インピーダンスとの整合及び、
平衡条件は双方共にZL＝ZBとなる。
しかし、実際には、トランス６による結合損失
があるためにZL＝ZBであつても二線側の線路イン
ピーダンスとの整合及び、平衡はとれない。
があるためにZL＝ZBであつても二線側の線路イン
ピーダンスとの整合及び、平衡はとれない。
トランス６による結合損失を考慮した二線側の
線路インピーダンスとの整合条件は、ZL＝ZB＋
ZT、平衡条件は、ZL＋ZT＝ZBとなる。（ZTはトラ
ンス６の結合損失をインピーダンスに変換したも
の） このことにより二線側の線路インピーダンスと
の整合及び、平衡は同時に成り立つことはなく、
四線側の回り込みを抑制するために二線側の線路
インピーダンスとの平衡をとると二線側の線路イ
ンピーダンスとの整合がくずれ、不整合減衰量が
小さくなるという問題点がある。
線路インピーダンスとの整合条件は、ZL＝ZB＋
ZT、平衡条件は、ZL＋ZT＝ZBとなる。（ZTはトラ
ンス６の結合損失をインピーダンスに変換したも
の） このことにより二線側の線路インピーダンスと
の整合及び、平衡は同時に成り立つことはなく、
四線側の回り込みを抑制するために二線側の線路
インピーダンスとの平衡をとると二線側の線路イ
ンピーダンスとの整合がくずれ、不整合減衰量が
小さくなるという問題点がある。
第１図を用いて本発明の原理を説明する。
第１図において、例えば二線アナログ局線等の
二線アナログ回線９とデイジタル交換機の四線デ
イジタル通話路１０を接続するアナログトランク
１１が示されている。
二線アナログ回線９とデイジタル交換機の四線デ
イジタル通話路１０を接続するアナログトランク
１１が示されている。
このアナログトランク１１は、二線アナログ回
路９とデイジタル交換機の四線デイジタル通話路
１０を接続する二線−四線変換回路１１であつ
て、四線デイジタル通話路１０からの入力信号を
増幅する第１の演算増幅器１７と、第１の演算増
幅器１７の出力を増幅する第２の演算増幅器１８
と、二線アナログ回路９と二線−四線変換回路１
１とを交流結合する結合トランス２１と、一方の
入力が結合トランス２１の二線−四線変換回路側
巻線を介して第１の演算増幅器１７の出力に接続
されているとともに第１のインピーダンス１３を
介して第２の演算増幅器１８の出力に接続されて
おり、他方の入力が第１の演算増幅器１７の出力
に接続されている第３の演算増幅器１９と、一方
の入力が第３の演算増幅器１９の出力に接続され
ており、他方の入力が四線デイジタル通話路から
の入力信号を回り込み相殺回路部１５を介して受
け取る第４の演算増幅器２０とを具備する二線−
四線変換回路１１である。
路９とデイジタル交換機の四線デイジタル通話路
１０を接続する二線−四線変換回路１１であつ
て、四線デイジタル通話路１０からの入力信号を
増幅する第１の演算増幅器１７と、第１の演算増
幅器１７の出力を増幅する第２の演算増幅器１８
と、二線アナログ回路９と二線−四線変換回路１
１とを交流結合する結合トランス２１と、一方の
入力が結合トランス２１の二線−四線変換回路側
巻線を介して第１の演算増幅器１７の出力に接続
されているとともに第１のインピーダンス１３を
介して第２の演算増幅器１８の出力に接続されて
おり、他方の入力が第１の演算増幅器１７の出力
に接続されている第３の演算増幅器１９と、一方
の入力が第３の演算増幅器１９の出力に接続され
ており、他方の入力が四線デイジタル通話路から
の入力信号を回り込み相殺回路部１５を介して受
け取る第４の演算増幅器２０とを具備する二線−
四線変換回路１１である。
本発明により、回り込み相殺回路部１５に、四
線デイジタル通話路１０からの入力と第４の演算
増幅器２０の他方の入力との間に接続された第２
のインピーダンス１６と、第４の演算増幅器２０
の他方の入力に接続された回り込み防止用の平衡
結線網１４とを設け、第１のインピーダンス１３
は該二線アナログ回路９の線路インピーダンス１
２との間で、平衡条件を考慮することなく整合条
件のみを満たすように設定されており、第２のイ
ンピーダンス１６は第１のインピーダンス１３と
等しく設定されており、平衡結線網１４のインピ
ーダンスは、該整合条件を考慮することなく、第
４の演算増幅器２０の２つの入力の電圧を等しく
して平衡条件のみを満たすように調整可能に設定
されている。
線デイジタル通話路１０からの入力と第４の演算
増幅器２０の他方の入力との間に接続された第２
のインピーダンス１６と、第４の演算増幅器２０
の他方の入力に接続された回り込み防止用の平衡
結線網１４とを設け、第１のインピーダンス１３
は該二線アナログ回路９の線路インピーダンス１
２との間で、平衡条件を考慮することなく整合条
件のみを満たすように設定されており、第２のイ
ンピーダンス１６は第１のインピーダンス１３と
等しく設定されており、平衡結線網１４のインピ
ーダンスは、該整合条件を考慮することなく、第
４の演算増幅器２０の２つの入力の電圧を等しく
して平衡条件のみを満たすように調整可能に設定
されている。
即ち、四線デイジタル通話路１０からの受信信
号が四線デイジタル通話路１０の送信信号に回り
込むのを防止する平衡結線網１４を二線側の線路
インピーダンス１２との整合に影響のない回り込
み相殺回路部１５に設け、二線側の線路インピー
ダンス１２と整合をとるためのインピーダンス１
３をトランス２１の直後に設けてこれを整合専用
とする。
号が四線デイジタル通話路１０の送信信号に回り
込むのを防止する平衡結線網１４を二線側の線路
インピーダンス１２との整合に影響のない回り込
み相殺回路部１５に設け、二線側の線路インピー
ダンス１２と整合をとるためのインピーダンス１
３をトランス２１の直後に設けてこれを整合専用
とする。
二線側の線路インピーダンス１２との整合条件
はトランス２１の結合損失（インピーダンスに等
価してZTとする）を含めてZL＝ZT＋ZS、二線側の
線路インピーダンス１２との平衡条件はZL＋ZT＝
ZBとなり、ZS及びZBの調整により二線側の線路イ
ンピーダンス１２との整合と平衡を同時に達成す
ることができる。
はトランス２１の結合損失（インピーダンスに等
価してZTとする）を含めてZL＝ZT＋ZS、二線側の
線路インピーダンス１２との平衡条件はZL＋ZT＝
ZBとなり、ZS及びZBの調整により二線側の線路イ
ンピーダンス１２との整合と平衡を同時に達成す
ることができる。
四線側の回り込みを抑制するための平衡結線網
１４を二線側の線路インピーダンスとの整合に影
響のない回り込み相殺回路部に設け、二線側の線
路インピーダンスとの整合をとるためのインピー
ダンス１３をトランス２１の直後に設け、これを
整合専用とすることにより、回り込みを抑止しつ
つ、インピーダンス整合を容易に実現できるの
で、不整合減衰量を大きくすることができる。
１４を二線側の線路インピーダンスとの整合に影
響のない回り込み相殺回路部に設け、二線側の線
路インピーダンスとの整合をとるためのインピー
ダンス１３をトランス２１の直後に設け、これを
整合専用とすることにより、回り込みを抑止しつ
つ、インピーダンス整合を容易に実現できるの
で、不整合減衰量を大きくすることができる。
第１図の回路図によつて本発明の実施例を引き
続き説明する。
続き説明する。
第１図において、９は二線アナログ回線、１０
は四線デイジタル通話路、１１はアナログトラン
ク、１３及び１６はインピーダンス、１５は回り
込み相殺回路、１４は平衡結線網（BN）、１７，
１８，１９及び２０はオペアンプ、２１はトラン
スである。
は四線デイジタル通話路、１１はアナログトラン
ク、１３及び１６はインピーダンス、１５は回り
込み相殺回路、１４は平衡結線網（BN）、１７，
１８，１９及び２０はオペアンプ、２１はトラン
スである。
アナログトランク１１の四線側の入力端ａとデ
イジタル通話路１０の間にはＤ／Ａ変換器２２が
接続されており、出力端ｂとデイジタル通話路１
０の間にはＡ／Ｄ変換器２３が接続されている。
イジタル通話路１０の間にはＤ／Ａ変換器２２が
接続されており、出力端ｂとデイジタル通話路１
０の間にはＡ／Ｄ変換器２３が接続されている。
四線側の入力端ａはオペアンプ１７及びトラン
ス２１の四線側巻線を介してオペアンプ１９の一
つの入力に接続されている。オペアンプ１７の出
力はオペアンプ１８及び整合用のインピーダンス
１３を介してオペアンプ１９の上記一つの入力に
接続されている。オペアンプ１７の出力はまた、
オペアンプ１９の他の入力に直接接続されてい
る。オペアンプ１９の出力はオペアンプ２０の一
つの入力に接続されており、オペアンプ２０の他
の入力には、入力端ａがインピーダンス１６を含
む回り込み相殺回路１５を介して接続されてい
る。回り込み相殺回路１５と地気の間には、平衡
結線網（BN）１４が接続されている。
ス２１の四線側巻線を介してオペアンプ１９の一
つの入力に接続されている。オペアンプ１７の出
力はオペアンプ１８及び整合用のインピーダンス
１３を介してオペアンプ１９の上記一つの入力に
接続されている。オペアンプ１７の出力はまた、
オペアンプ１９の他の入力に直接接続されてい
る。オペアンプ１９の出力はオペアンプ２０の一
つの入力に接続されており、オペアンプ２０の他
の入力には、入力端ａがインピーダンス１６を含
む回り込み相殺回路１５を介して接続されてい
る。回り込み相殺回路１５と地気の間には、平衡
結線網（BN）１４が接続されている。
ｃ−ｄ間インピーダンス１３の値をZS、二線側
の線路インピーダンスをZL、四線側の入力端ａに
おける電圧をeiとすると、入力電圧eiをオペアン
プ１８で増巾し、オペアンプ１８の出力とオペア
ンプ１７の出力との間の電圧はAeiとすると、入
力電圧対ｃ−ｄ間の電圧がＡとなる。そこで、オ
ペアンプ１９の差動入力としてはＡ・ZL／ZL＋ZBei となる。
の線路インピーダンスをZL、四線側の入力端ａに
おける電圧をeiとすると、入力電圧eiをオペアン
プ１８で増巾し、オペアンプ１８の出力とオペア
ンプ１７の出力との間の電圧はAeiとすると、入
力電圧対ｃ−ｄ間の電圧がＡとなる。そこで、オ
ペアンプ１９の差動入力としてはＡ・ZL／ZL＋ZBei となる。
オペアンプ１９の利得をＢとすると、オペアン
プ１９の差動入力はＡ・Ｂ・ZL／ZL＋ZSeiに増幅さ れてオペアンプ２０の一つの入力に入力される。
プ１９の差動入力はＡ・Ｂ・ZL／ZL＋ZSeiに増幅さ れてオペアンプ２０の一つの入力に入力される。
一方、BN１４のインピーダンスをZB、インピ
ーダンス１６の値をインピーダンス１３と同じく
ZSとすると、オペアンプ２０の他方の入力電圧は
ZB／ZB＋ZSeiである。
ーダンス１６の値をインピーダンス１３と同じく
ZSとすると、オペアンプ２０の他方の入力電圧は
ZB／ZB＋ZSeiである。
オペアンプ２０の出力電圧epを零にすれば四線
側の回り込みは打消される。このためには、オペ
アンプ１９の出力電圧と回り込み相殺回路１５の
電圧が等しくなればよく、したがつて Ａ・Ｂ・ZL／ZL＋ZSei＝ZB／ZB＋ZSeiを満足すればよい
。
側の回り込みは打消される。このためには、オペ
アンプ１９の出力電圧と回り込み相殺回路１５の
電圧が等しくなればよく、したがつて Ａ・Ｂ・ZL／ZL＋ZSei＝ZB／ZB＋ZSeiを満足すればよい
。
上式を満足するためにはZL＝ZBとおいてＡ・Ｂ＝
１となる必要があり、オペアンプ１７，１８，１
９、及び２０は利得がＡ・Ｂ＝１を満足するよう
に設計されている。
１となる必要があり、オペアンプ１７，１８，１
９、及び２０は利得がＡ・Ｂ＝１を満足するよう
に設計されている。
BN１４はアナログトランクの入力インピーダ
ンスに影響を与えることなく調整でき、かつ、ア
ナログトランクの入力インピーダンスもBN１４
に影響を与えることなく調整することが可能とな
る。
ンスに影響を与えることなく調整でき、かつ、ア
ナログトランクの入力インピーダンスもBN１４
に影響を与えることなく調整することが可能とな
る。
以上説明したように、本発明によれば、二線−
四線変換回路における平衡結線網（BN）の位置
を変更し、二線側とのインピーダンス整合用のイ
ンピーダンスを設けたことにより、BNは二線側
の不整合減衰量に、また、入力インピーダンスは
四線側の回り込み抑制用BNに影響を与えなくな
り、相互に対する影響を考慮せずに二線−四線変
換回路を設計できこのために二線側不整合減衰量
と四線側の回り込みの抑制を双方ともに犠牲にす
ることなく向上させることが可能となる。
四線変換回路における平衡結線網（BN）の位置
を変更し、二線側とのインピーダンス整合用のイ
ンピーダンスを設けたことにより、BNは二線側
の不整合減衰量に、また、入力インピーダンスは
四線側の回り込み抑制用BNに影響を与えなくな
り、相互に対する影響を考慮せずに二線−四線変
換回路を設計できこのために二線側不整合減衰量
と四線側の回り込みの抑制を双方ともに犠牲にす
ることなく向上させることが可能となる。
第１図は本発明の原理及び実施例による二線−
四線変換回路を示す回路図、第２図は従来の二線
−四線変換回路の回路図である。 ９……二線アナログ回路、１０……四線デイジ
タル通話路、１２……負荷インピーダンス、１３
……インピーダンス、１４……平衡結線網、１５
……回り込み相殺回路。
四線変換回路を示す回路図、第２図は従来の二線
−四線変換回路の回路図である。 ９……二線アナログ回路、１０……四線デイジ
タル通話路、１２……負荷インピーダンス、１３
……インピーダンス、１４……平衡結線網、１５
……回り込み相殺回路。
Claims (1)
- 【特許請求の範囲】 １ 二線アナログ回路９とデイジタル交換機の四
線デイジタル通話路１０を接続する二線−四線変
換回路１１であつて、 該四線デイジタル通話路１０からの入力信号を
増幅する第１の演算増幅器１７と、 該第１の演算増幅器１７の出力を増幅する第２
の演算増幅器１８と、 該二線アナログ回路９と該二線−四線変換回路
１１とを交流結合する結合トランス２１と、 一方の入力が該結合トランス２１の該二線−四
線変換回路側巻線を介して該第１の演算増幅器１
７の出力に接続されているとともに第１のインピ
ーダンス１３を介して該第２の演算増幅器１８の
出力に接続されており、他方の入力が該第１の演
算増幅器１７の出力に接続されている第３の演算
増幅器１９と、 一方の入力が該第３の演算増幅器１９の出力に
接続されており、他方の入力が該四線デイジタル
通話路からの入力信号を回り込み相殺回路部１５
を介して受け取る第４の演算増幅器２０とを具備
する二線−四線変換回路１１において、 該回り込み相殺回路部１５に、該四線デイジタ
ル通話路１０からの入力と該第４の演算増幅器２
０の該他方の入力との間に接続された第２のイン
ピーダンス１６と、該第４の演算増幅器２０の該
他方の入力に接続された回り込み防止用の平衡結
線網１４とを設け、 該第１のインピーダンス１３は該二線アナログ
回路９の線路インピーダンス１２との間で、平衡
条件を考慮することなく整合条件のみを満たすよ
うに設定されており、 該第２のインピーダンス１６は該第１のインピ
ーダンス１３と等しく設定されており、 該平衡結線網１４のインピーダンスは、該整合
条件を考慮することなく、該第４の演算増幅器２
０の２つの入力の電圧を等しくして平衡条件のみ
を満たすように調整可能にしたことを特徴とする
二線−四線変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240187A JPS63229995A (ja) | 1987-03-19 | 1987-03-19 | 二線−四線変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240187A JPS63229995A (ja) | 1987-03-19 | 1987-03-19 | 二線−四線変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63229995A JPS63229995A (ja) | 1988-09-26 |
| JPH0533880B2 true JPH0533880B2 (ja) | 1993-05-20 |
Family
ID=13199076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240187A Granted JPS63229995A (ja) | 1987-03-19 | 1987-03-19 | 二線−四線変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229995A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2831684B2 (ja) * | 1989-03-20 | 1998-12-02 | 株式会社東芝 | 電話システム |
| DE59003360D1 (de) * | 1990-03-27 | 1993-12-09 | Siemens Ag | Zweidraht-Vierdraht-Umsetzer. |
| EP0448754B1 (de) * | 1990-03-27 | 1993-11-03 | Siemens Aktiengesellschaft | Zweidraht-Vierdraht-Umsetzer |
-
1987
- 1987-03-19 JP JP6240187A patent/JPS63229995A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63229995A (ja) | 1988-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2645022B2 (ja) | 加入者回路 | |
| US4472608A (en) | Subscriber line interface circuit | |
| JPS5921237B2 (ja) | 電話ライン回路 | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| IE44521B1 (en) | A hybrid circuit arrangement | |
| JPH0533880B2 (ja) | ||
| CA2356952A1 (en) | A method and apparatus for an improved analog echo canceller | |
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| US4358644A (en) | Bilateral current source for a multi-terminal intercom | |
| US4758822A (en) | Bidirectional amplifier | |
| EP1142150B1 (en) | Echo and distortion cancellation arrangement | |
| JP2867396B2 (ja) | ２線４線変換回路 | |
| JP2746084B2 (ja) | 会議装置 | |
| JP3494468B2 (ja) | ハイブリッド回路及びこれを用いた装置 | |
| JP2582802B2 (ja) | ２線４線変換回路 | |
| JPH0740675B2 (ja) | ２線４線変換回路 | |
| JPH03106288A (ja) | 廻込み抑圧回路 | |
| JPH01265728A (ja) | ２線４線変換回路 | |
| JPH0396055A (ja) | ２線４線回路 | |
| JPS6119199B2 (ja) | ||
| JPH0439957B2 (ja) | ||
| JPS6143840A (ja) | 適応形２線４線変換回路 | |
| JPS6046862B2 (ja) | 損失補償回路 | |
| JPH01222550A (ja) | ハイブリツド回路 | |
| JPS62210739A (ja) | ２線４線変換回路 |