JPH04130591A - 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス - Google Patents
複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイスInfo
- Publication number
- JPH04130591A JPH04130591A JP2413794A JP41379490A JPH04130591A JP H04130591 A JPH04130591 A JP H04130591A JP 2413794 A JP2413794 A JP 2413794A JP 41379490 A JP41379490 A JP 41379490A JP H04130591 A JPH04130591 A JP H04130591A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- voltage
- line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/58—Anti-side-tone circuits
- H04M1/585—Anti-side-tone circuits implemented without inductive element
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Amplifiers (AREA)
- Interface Circuits In Exchanges (AREA)
- Networks Using Active Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
[0001]
本発明は、複素数加重係数を有する加算増幅器およびそ
のような加算増幅器を含む2線・4線インターフエイス
に関する。 [0002]
のような加算増幅器を含む2線・4線インターフエイス
に関する。 [0002]
2線・4線式インターフェイスまたはハイブリッド回路
は電話および伝送システムにおいて長い間使用されて来
ている。ハイブリッド回路は受信機(例えば電話機の受
信機)を送信機(例えば電話機の送信機)から分離し、
両者を2線式ラインに結合させるように構成された3ポ
一ト回路網である。これを行うためにはハイブリッド回
路に加えてインピーダンスシミュレーション回路網が必
要である(例えばに、 5teinbuch、 W、
Rupprecht、 Nachrichtentec
hnik、 u、 a、 、 198V.235〜24
1頁 参照)。ドイツ郵政省では820オームの抵抗と115
nFのキャパシタの並列装置と直列の220オームの抵
抗によって与えられるインピーダンスをシミュレートす
る回路網を要求している。その他の国の郵政省も類似し
た値を有する同じような装置を要求している。 [0003] 各加入者に対して設けられなければならないこれらの装
置に対しては特にコストおよび複雑性を減少させること
が緊急課題である。それ故インピーダンスシミュレーシ
ョン回路を備えた2線・4線式インターフェイスも含む
これらの装置は可能な限り集積回路として構成される。 集積回路における特別の問題はキャパシタンスである。 最小限の要求は予め定められたキャパシタンス値の代り
に任意の他の値が使用され、それでも所望の特性が得ら
れることである。2線・4線式インターフェイスは異な
った要求を満たさなければならい。それ故多くの従来の
設計は、互いに予め定められた関係を持たなければなら
ない容量性部品を有する多数のインピーダンスを含んで
いる。絶対値の偏差はしばしば相互偏差よりも影響が少
ないから、部品の公差は非常に厳密でなければならない
。それ故、目的はできるだけ少ないインピーダンス、理
想的にはただ1つのインピーダンスで調整することであ
る。 [0004] 設計に応じて2線・4線式インターフェイスは1または
2のフィードバックループを備えている。2線式ライン
により表されるインピーダンスにより、0度および18
0度とは異なる位相が発生する。これは複素数加重係数
を有する電圧を加算するのと等価である。 [0005] よく知られているように、フィードバック演算増幅器を
含む加算増幅器の出力電圧は演算増幅器の反転入力にキ
ルヒホッフの第1法則を適用することによって得られる
。 [0006] Ua =R(Ul / R1+U2 / R2+−・)
ここで、R=フィードバック抵抗 Ul、U2・・・=加算電圧 R1,R2・・・=反転入力に供給される入力の電圧降
下のための抵抗容易に理解できるように全ての加重係数
に共通であるフィードバック抵抗Rのみが直接比例効果
を有している。個々に作用する直列抵抗は反比例効果を
有している。 [0007] 一般に全ての抵抗が純粋にオーム抵抗であり加重係数が
実数である限りこれは重要ではない。もしも加重係数が
複素数であれば、この限定は多くの場合に望ましくない
。これは上記のインターフェイスの場合のように加重係
数が予め定められた複素インピーダンスの実数の倍数に
等しい場合に適用される。 [0008]
は電話および伝送システムにおいて長い間使用されて来
ている。ハイブリッド回路は受信機(例えば電話機の受
信機)を送信機(例えば電話機の送信機)から分離し、
両者を2線式ラインに結合させるように構成された3ポ
一ト回路網である。これを行うためにはハイブリッド回
路に加えてインピーダンスシミュレーション回路網が必
要である(例えばに、 5teinbuch、 W、
Rupprecht、 Nachrichtentec
hnik、 u、 a、 、 198V.235〜24
1頁 参照)。ドイツ郵政省では820オームの抵抗と115
nFのキャパシタの並列装置と直列の220オームの抵
抗によって与えられるインピーダンスをシミュレートす
る回路網を要求している。その他の国の郵政省も類似し
た値を有する同じような装置を要求している。 [0003] 各加入者に対して設けられなければならないこれらの装
置に対しては特にコストおよび複雑性を減少させること
が緊急課題である。それ故インピーダンスシミュレーシ
ョン回路を備えた2線・4線式インターフェイスも含む
これらの装置は可能な限り集積回路として構成される。 集積回路における特別の問題はキャパシタンスである。 最小限の要求は予め定められたキャパシタンス値の代り
に任意の他の値が使用され、それでも所望の特性が得ら
れることである。2線・4線式インターフェイスは異な
った要求を満たさなければならい。それ故多くの従来の
設計は、互いに予め定められた関係を持たなければなら
ない容量性部品を有する多数のインピーダンスを含んで
いる。絶対値の偏差はしばしば相互偏差よりも影響が少
ないから、部品の公差は非常に厳密でなければならない
。それ故、目的はできるだけ少ないインピーダンス、理
想的にはただ1つのインピーダンスで調整することであ
る。 [0004] 設計に応じて2線・4線式インターフェイスは1または
2のフィードバックループを備えている。2線式ライン
により表されるインピーダンスにより、0度および18
0度とは異なる位相が発生する。これは複素数加重係数
を有する電圧を加算するのと等価である。 [0005] よく知られているように、フィードバック演算増幅器を
含む加算増幅器の出力電圧は演算増幅器の反転入力にキ
ルヒホッフの第1法則を適用することによって得られる
。 [0006] Ua =R(Ul / R1+U2 / R2+−・)
ここで、R=フィードバック抵抗 Ul、U2・・・=加算電圧 R1,R2・・・=反転入力に供給される入力の電圧降
下のための抵抗容易に理解できるように全ての加重係数
に共通であるフィードバック抵抗Rのみが直接比例効果
を有している。個々に作用する直列抵抗は反比例効果を
有している。 [0007] 一般に全ての抵抗が純粋にオーム抵抗であり加重係数が
実数である限りこれは重要ではない。もしも加重係数が
複素数であれば、この限定は多くの場合に望ましくない
。これは上記のインターフェイスの場合のように加重係
数が予め定められた複素インピーダンスの実数の倍数に
等しい場合に適用される。 [0008]
本発明の目的は、複素数加重係数が簡単な方法で得るこ
とができ、それ故特に2線・4線式インターフェイス用
として適している加算増幅器を提供することである。 [0009]
とができ、それ故特に2線・4線式インターフェイス用
として適している加算増幅器を提供することである。 [0009]
この目的は、特許請求の範囲に記載されているような演
算増幅器と、その演算増幅器の出力と反転入力との間の
フィードバック抵抗と、その演算増幅器の非反転入力と
加算増幅器により加算されるべき信号電圧の与えられる
各回路点との間の電圧降下抵抗とを具備している加算増
幅器において、複素数加重係数で信号電圧を加算するこ
しができるように前記信号電圧に割当てられた電圧降下
抵抗に先行してフィードバックを有する付加的な演算増
幅器が配置され、そのフィードバックインピーダンスは
オーム抵抗と共に所望の複素数加重係数が得られる複素
数構成である加算増幅器によって達成される。これは請
求項2に記載されたような2線・4線式インターフェイ
スとして実現され、さらにその他の実施態様はその他の
請求項に記載されている。 [0010]
算増幅器と、その演算増幅器の出力と反転入力との間の
フィードバック抵抗と、その演算増幅器の非反転入力と
加算増幅器により加算されるべき信号電圧の与えられる
各回路点との間の電圧降下抵抗とを具備している加算増
幅器において、複素数加重係数で信号電圧を加算するこ
しができるように前記信号電圧に割当てられた電圧降下
抵抗に先行してフィードバックを有する付加的な演算増
幅器が配置され、そのフィードバックインピーダンスは
オーム抵抗と共に所望の複素数加重係数が得られる複素
数構成である加算増幅器によって達成される。これは請
求項2に記載されたような2線・4線式インターフェイ
スとして実現され、さらにその他の実施態様はその他の
請求項に記載されている。 [0010]
以下、添付図面を参照して本発明の詳細な説明する。図
1の加算増幅器は2個の増幅段VSI’およびVS2’
を有する。第1の増幅段VSI’は演算増幅器を含みそ
の非反転入力は接地され、反転入力は一方では電圧降下
抵抗Rbを介して電圧U2に接続され、他方ではインピ
ーダンスZを介して増幅段の出力に接続されている。こ
の出力における電圧は、 U2’=U2 ・Z/Rb
である。利得はしたがって複素数値Zの実数倍に等し
い。もしも電圧降下抵抗Rbがインピーダンスによって
置換されればさらに自由度が得られる。 [0011] 第2の増幅段VS2’も演算増幅器を含み、その非反転
入力は接地され、反転入力電圧降下抵抗Raを介して電
圧U1に接続され、電圧降下抵抗Rcを介して電圧U2
’に接続され、またフィードバック抵抗Rを介してこの
増幅段の出力に接続されている。この出力における電圧
は、次のように表される。 Ua =U2 ZRc/ (R−Rb )+UI R/
Ra図2のインターフェイス回路は両方向で動作する2
線式ラインa、bと、一方向で動作する受信ラインEお
よびと一方向で動作する送信ラインSとのインターフェ
イスをするように機能する。 [0012] 2線式ラインa、bはインピーダンスシュミレーション
回路網Nにより終端されている。受信ラインEにより入
来する信号はシュミレーション回路網に含まれている加
算増幅器、すなわち増幅段VS2を通ってインピーダン
スシュミレーション回路網N内に供給され、2線式ライ
ンa、bに到達する。送信ラインSの方向ではインター
フェイスは送信増幅器■S1を備え、それは一方では差
動増幅器として接続されていることによって2線式ライ
ンa、b間の電圧を評価し、他方では受信ラインEから
の信号による2線式ラインa、b間の電圧の部分の補償
を行うために受信ラインEの線間電圧に比例する同位相
信号を加算する。シュミットトリガ−形式の制御信号受
信装置SSEは2線式ラインa、bの電位を予め定めら
れたしきい値と比較して2線式ラインa、bに供給され
た共通モード信号からデジタル信号DSを導出する。原
理的にデジタル信号の代りにアナログ信号も共通モード
信号として伝送されることができる。このために必要条
件は共通モード干渉信号が無視できる程度であり、制御
信号受信装置SSEがシュミットトリガ−ではなく増幅
器形式であることである。いずれにせよ2線式ラインa
、bはその特性インピーダンスではなく抵抗で共通モー
ド信号に対して終端されるという事実を考慮しなければ
ならない。 [0013] インターフェイスは通常加入者回路の一部を構成してい
るカミ他の機能はここでは示されていない。 [0014] シミュレートされるインピーダンスは図3に示されてい
る。それは抵抗RpとキャパシタCpとの並列接続から
形成される複素インピーダンスZpおよびそれと直列に
接続された抵抗Rvによって構成されている。 [0015] このインピーダンスは図2の回路網Nによってシミュレ
ートされる。図示の実施例は接地に対して平衡され、周
波数応答特性の補償を必要とすることなく受信ライン上
の信号の供給を許容する。また電流供給システムを使用
することによって2線式ラインa、bに直接遠隔供給電
流と共にこの信号を注入することを可能にする。電流供
給システムの1例はドイツ特許DE−O3342810
6号明細書(図3の供給回路1)に示されている。 [0016] 図2のインピーダンスシュミレーション回路網Nは測定
装置Mと、増幅段■S1と、上述の増幅段VS2からな
る2段増幅器と、インバータエとを具備している。測定
装置Mは2個の電流感知抵抗R1,R2を備えており、
それら電流感知抵抗R1,R2はまた直流に関する2線
式ラインの終端抵抗である。特定の値が特定されるか、
またはそれらに有効であるならば、それは直接的に使用
されることができる。他方R1=R2=Rv / 2
であると都合がよい。測定装置Mおよび後続する増幅
器の利得は自由に選択することができるから、任意の値
が電流感知抵抗R1,R2に対して選択されるが、それ
らは対称性のために等しくなければならない。それらは
Rv/2より大きくてはならない。重畳される共通モー
ド電流は存在すると仮定するから、共通モード成分に含
まれない電圧は抵抗R3。 ・・・・・・、R6からなるブリッジ回路によって取除
かなければならない。 [0017] 2段増幅器は、複素部分インピーダンスが出方電流に対
するものであるときその出力電圧がその出力電流対する
ものであるように測定装置Mからの出力信号を増幅する
。したがってその利得はこの部分インピーダンスの実数
倍に等しくなければならない。フィードバック演算増幅
器の利得はフィードバック抵抗(VS2の場合にはR8
)に比例し、その電圧降下抵抗(VS2の場合にはR1
5)に反比例する。フィードバック路が予め定められた
部分インピーダンスZpを含み、オーム電圧降下抵抗に
よって先行されている増幅器はそれ故所望の利得を有す
る。 その成分が互いに部分インピーダンスZpにおけるのと
同様な関係を有する類似のインピーダンスは電圧降下抵
抗が対応して変化するならば同じ効果を有するであろう
。第2の増幅段と同様に実数の利得を有する増幅段はい
ずれにしても基本的作用は変更されない。 [0018] 増幅器を実数の利得を有する増幅段を含む2段に分割す
ることは、付加的な信号、この場合には受信ラインEか
らの信号が容易に付加されることができる利点を有する
。もしもこれが必要ではないならば、例えばこの信号が
上述のように直接2線式ラインに供給されるならば、単
一段の増幅器で充分である。 [0019] 単一段の増幅器はまた加算増幅器として使用されること
ができる。しかしながら、受信ラインからの信号が付加
される電圧降下抵抗がフィードバックインピーダンスと
同じ複素数構造を有するインピーダンスと置換されるか
、或いは測定装置Mからの信号が付加される電圧降下抵
抗(この場合にはR15)が部分インピーダンスZpに
反比例するインピーダンスと置換されなければならない
。 [0020] インバータ■を通り第2の感知抵抗R2を通って、電流
は接地に対して平衡される。両者は平衡が要求されなけ
れば省略することができる。 [0021] 2線式ラインa、bの画線の電位は付加的な電圧降下抵
抗を介して第2の増幅段VS2およびインバータ■の非
反転入力において直流電圧を付加することによって接地
電位に関して上下させることができる。図2はこの接続
を破線で示している。 [0022] 好ましい適用は図4に示されている。左側の部分はイン
ピーダンスシミュレーション回路網を含む高度に概略化
されたインターフェイスを示しており、右側の部分は2
線式ラインa、bによりインターフェイスに接続された
電話端末を示している。電話端末は単に制御信号すなわ
ちデジタル信号DSの発生のみに関して示されている。 2線式ラインの各線a、bは制御された電流源を通って
接地されその電流源はデジタル信号DSによって制御さ
れる。
1の加算増幅器は2個の増幅段VSI’およびVS2’
を有する。第1の増幅段VSI’は演算増幅器を含みそ
の非反転入力は接地され、反転入力は一方では電圧降下
抵抗Rbを介して電圧U2に接続され、他方ではインピ
ーダンスZを介して増幅段の出力に接続されている。こ
の出力における電圧は、 U2’=U2 ・Z/Rb
である。利得はしたがって複素数値Zの実数倍に等し
い。もしも電圧降下抵抗Rbがインピーダンスによって
置換されればさらに自由度が得られる。 [0011] 第2の増幅段VS2’も演算増幅器を含み、その非反転
入力は接地され、反転入力電圧降下抵抗Raを介して電
圧U1に接続され、電圧降下抵抗Rcを介して電圧U2
’に接続され、またフィードバック抵抗Rを介してこの
増幅段の出力に接続されている。この出力における電圧
は、次のように表される。 Ua =U2 ZRc/ (R−Rb )+UI R/
Ra図2のインターフェイス回路は両方向で動作する2
線式ラインa、bと、一方向で動作する受信ラインEお
よびと一方向で動作する送信ラインSとのインターフェ
イスをするように機能する。 [0012] 2線式ラインa、bはインピーダンスシュミレーション
回路網Nにより終端されている。受信ラインEにより入
来する信号はシュミレーション回路網に含まれている加
算増幅器、すなわち増幅段VS2を通ってインピーダン
スシュミレーション回路網N内に供給され、2線式ライ
ンa、bに到達する。送信ラインSの方向ではインター
フェイスは送信増幅器■S1を備え、それは一方では差
動増幅器として接続されていることによって2線式ライ
ンa、b間の電圧を評価し、他方では受信ラインEから
の信号による2線式ラインa、b間の電圧の部分の補償
を行うために受信ラインEの線間電圧に比例する同位相
信号を加算する。シュミットトリガ−形式の制御信号受
信装置SSEは2線式ラインa、bの電位を予め定めら
れたしきい値と比較して2線式ラインa、bに供給され
た共通モード信号からデジタル信号DSを導出する。原
理的にデジタル信号の代りにアナログ信号も共通モード
信号として伝送されることができる。このために必要条
件は共通モード干渉信号が無視できる程度であり、制御
信号受信装置SSEがシュミットトリガ−ではなく増幅
器形式であることである。いずれにせよ2線式ラインa
、bはその特性インピーダンスではなく抵抗で共通モー
ド信号に対して終端されるという事実を考慮しなければ
ならない。 [0013] インターフェイスは通常加入者回路の一部を構成してい
るカミ他の機能はここでは示されていない。 [0014] シミュレートされるインピーダンスは図3に示されてい
る。それは抵抗RpとキャパシタCpとの並列接続から
形成される複素インピーダンスZpおよびそれと直列に
接続された抵抗Rvによって構成されている。 [0015] このインピーダンスは図2の回路網Nによってシミュレ
ートされる。図示の実施例は接地に対して平衡され、周
波数応答特性の補償を必要とすることなく受信ライン上
の信号の供給を許容する。また電流供給システムを使用
することによって2線式ラインa、bに直接遠隔供給電
流と共にこの信号を注入することを可能にする。電流供
給システムの1例はドイツ特許DE−O3342810
6号明細書(図3の供給回路1)に示されている。 [0016] 図2のインピーダンスシュミレーション回路網Nは測定
装置Mと、増幅段■S1と、上述の増幅段VS2からな
る2段増幅器と、インバータエとを具備している。測定
装置Mは2個の電流感知抵抗R1,R2を備えており、
それら電流感知抵抗R1,R2はまた直流に関する2線
式ラインの終端抵抗である。特定の値が特定されるか、
またはそれらに有効であるならば、それは直接的に使用
されることができる。他方R1=R2=Rv / 2
であると都合がよい。測定装置Mおよび後続する増幅
器の利得は自由に選択することができるから、任意の値
が電流感知抵抗R1,R2に対して選択されるが、それ
らは対称性のために等しくなければならない。それらは
Rv/2より大きくてはならない。重畳される共通モー
ド電流は存在すると仮定するから、共通モード成分に含
まれない電圧は抵抗R3。 ・・・・・・、R6からなるブリッジ回路によって取除
かなければならない。 [0017] 2段増幅器は、複素部分インピーダンスが出方電流に対
するものであるときその出力電圧がその出力電流対する
ものであるように測定装置Mからの出力信号を増幅する
。したがってその利得はこの部分インピーダンスの実数
倍に等しくなければならない。フィードバック演算増幅
器の利得はフィードバック抵抗(VS2の場合にはR8
)に比例し、その電圧降下抵抗(VS2の場合にはR1
5)に反比例する。フィードバック路が予め定められた
部分インピーダンスZpを含み、オーム電圧降下抵抗に
よって先行されている増幅器はそれ故所望の利得を有す
る。 その成分が互いに部分インピーダンスZpにおけるのと
同様な関係を有する類似のインピーダンスは電圧降下抵
抗が対応して変化するならば同じ効果を有するであろう
。第2の増幅段と同様に実数の利得を有する増幅段はい
ずれにしても基本的作用は変更されない。 [0018] 増幅器を実数の利得を有する増幅段を含む2段に分割す
ることは、付加的な信号、この場合には受信ラインEか
らの信号が容易に付加されることができる利点を有する
。もしもこれが必要ではないならば、例えばこの信号が
上述のように直接2線式ラインに供給されるならば、単
一段の増幅器で充分である。 [0019] 単一段の増幅器はまた加算増幅器として使用されること
ができる。しかしながら、受信ラインからの信号が付加
される電圧降下抵抗がフィードバックインピーダンスと
同じ複素数構造を有するインピーダンスと置換されるか
、或いは測定装置Mからの信号が付加される電圧降下抵
抗(この場合にはR15)が部分インピーダンスZpに
反比例するインピーダンスと置換されなければならない
。 [0020] インバータ■を通り第2の感知抵抗R2を通って、電流
は接地に対して平衡される。両者は平衡が要求されなけ
れば省略することができる。 [0021] 2線式ラインa、bの画線の電位は付加的な電圧降下抵
抗を介して第2の増幅段VS2およびインバータ■の非
反転入力において直流電圧を付加することによって接地
電位に関して上下させることができる。図2はこの接続
を破線で示している。 [0022] 好ましい適用は図4に示されている。左側の部分はイン
ピーダンスシミュレーション回路網を含む高度に概略化
されたインターフェイスを示しており、右側の部分は2
線式ラインa、bによりインターフェイスに接続された
電話端末を示している。電話端末は単に制御信号すなわ
ちデジタル信号DSの発生のみに関して示されている。 2線式ラインの各線a、bは制御された電流源を通って
接地されその電流源はデジタル信号DSによって制御さ
れる。
【図1】
本発明の広帯域増幅装置の加算増幅器の回路図。
【図2】
本発明の加算増幅器を含む本発明によるインターフェイ
スの1実施例の回路図
スの1実施例の回路図
【図3】
合成されるべきインピーダンスの構成図。
【図4】
本発明の好ましい適用のブロック図。
VSI’・・・第1の増幅段、VS2’・・・第2の増
幅段。 ダンスシュミレーション回路網。 M・・・測定装置。 N・・・インピー
幅段。 ダンスシュミレーション回路網。 M・・・測定装置。 N・・・インピー
【書類名1
[図11
図面
【図21
【図31
【図4】
Claims (5)
- 【請求項1】演算増幅器と、その演算増幅器の出力と反
転入力との間のフィードバック抵抗と、その演算増幅器
の非反転入力と加算増幅器により加算されるべき信号電
圧の与えられる各回路点との間の電圧降下抵抗とを具備
している加算増幅器において、 複素数加重係数で信号電圧を加算できるようにするため
に前記信号電圧に割当てられた電圧降下抵抗に先行して
フィードバックを有する付加的な演算増幅器が配置され
、そのフィードバックインピーダンスはオーム抵抗と共
に所望の複素数加重係数が得られる複素数構成であるこ
とを特徴とする加算増幅器。 - 【請求項2】両方向性で動作する2線式ライン、特に電
話加入者ラインと、受信ラインおよび送信ラインの2つ
の単方向性の動作のラインとの間のインターフェイス装
置において、 受信ラインから2線式ラインへの第1のブランチと、2
線式ラインから送信ラインへの第2のブランチと、受信
ラインから送信ラインへの第3のブランチと、2線式ラ
インを終端し複素部分インピーダンスとそれと直列の抵
抗とから構成された複素インピーダンスをシミュレート
する回路網とを具備し、前記回路網は、利得が複素部分
インピーダンスの実数倍に等しい増幅器を具備し、 前記増幅器により増幅される電圧は電流感知抵抗中の電
流を測定する測定装置の出力電圧に等しく、 前記電流感知抵抗は増幅器の出力電流がそれを通って流
れ、前記電流は前記回路網を流れる電流であり、 増幅器は2段増幅器であり、演算増幅器と、演算増幅器
の出力と反転入力との間のフィードバック抵抗と、反転
入力と受信ラインとの間の電圧降下抵抗と、反転入力と
付加的な演算増幅器との間の付加的な電圧降下抵抗とを
具備し、この付加的な演算増幅器はそのフィードバック
インピーダンスがオーム抵抗と共に所用の利得が得られ
る複素数構成であることを特徴とするインターフェイス
装置。 - 【請求項3】増幅器の出力電圧を反転するインバータが
設けられ、前記電流感知抵抗と同じ値を有する抵抗が設
けられ、この抵抗を前記インバータの出力電流が流れ、
前記インバータの出力電流は増幅器の出力電流と同様に
前記回路網を流れる電流であることを特徴とする請求項
2記載の広帯域増幅装置。 - 【請求項4】第2の増幅段とインバータが接地電位に対
して共通の基準電位にあり、接地電位に対して等しくな
い2線式ライン上の信号を評価することができる共通モ
ード信号受信装置が設けられていることを特徴とする請
求項3記載の広帯域増幅装置。 - 【請求項5】接地電位に対する基準電位がゼロと異なり
、共通に発生する共通モード基準信号よりも大きく、共
通モード信号受信装置が前記基準電位を越えた共通モー
ド信号にデジタル的に応答することを特徴とする請求項
4記載の広帯域増幅装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3942757:9 | 1989-12-23 | ||
DE3942757A DE3942757A1 (de) | 1989-12-23 | 1989-12-23 | Summierverstaerker mit einem komplexen gewichtungsfaktor und schnittstelle mit einem solchen summierverstaerker |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04130591A true JPH04130591A (ja) | 1992-05-01 |
JPH0736196B2 JPH0736196B2 (ja) | 1995-04-19 |
Family
ID=6396293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2413794A Expired - Lifetime JPH0736196B2 (ja) | 1989-12-23 | 1990-12-25 | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US5293421A (ja) |
EP (1) | EP0436808B1 (ja) |
JP (1) | JPH0736196B2 (ja) |
AT (1) | ATE118631T1 (ja) |
DE (2) | DE3942757A1 (ja) |
ES (1) | ES2070976T3 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001237048A1 (en) * | 2000-02-17 | 2001-08-27 | Analog Devices, Inc. | Isolation system with analog communication across an isolation barrier |
US6915250B1 (en) * | 2001-07-03 | 2005-07-05 | Sprint Communications Company L.P. | Customer premises simulation for a service provider |
US6901358B1 (en) * | 2001-07-03 | 2005-05-31 | Sprint Communications Company L.P. | Communication media simulation for a service provider |
CN103107787A (zh) * | 2013-02-05 | 2013-05-15 | 天津大学 | 一种基于运算放大器的差频器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196612A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | スイッチトキャパシタフィルタのオフセット補償回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2160308B1 (ja) * | 1971-11-19 | 1977-01-28 | Labo Cent Telecommunicat | |
JPS54136253A (en) * | 1978-04-14 | 1979-10-23 | Nec Corp | Adaptive type electronic hybrid circuit |
DE3108647C2 (de) * | 1980-04-04 | 1983-01-20 | Siemens AG, 1000 Berlin und 8000 München | Übertragerlose Gabelschaltung für die Teilnehmerschaltung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage |
US4359609A (en) * | 1980-06-20 | 1982-11-16 | Advanced Micro Devices, Inc. | Circuit with feedback for controlling the impedance thereof |
DE3142201C2 (de) * | 1981-01-23 | 1984-02-23 | Mitel Corp., Kanata, Ontario | Gabelschaltung für eine Fernmelde-, insbesondere Fernsprechanlage |
GB2114837A (en) * | 1981-12-16 | 1983-08-24 | Racal Recorders Ltd | Improvements in and relating to electrical amplifier arrangements |
JPS59103174A (ja) * | 1982-12-03 | 1984-06-14 | Pioneer Electronic Corp | 電圧加算回路 |
JPS59107699A (ja) * | 1982-12-13 | 1984-06-21 | Toshiba Corp | ステレオ再生装置 |
DD224703A1 (de) * | 1984-06-20 | 1985-07-10 | Berlin Treptow Veb K | Schaltungsanordnung zum summieren von signalspannungen |
DE3428106A1 (de) * | 1984-07-30 | 1986-02-06 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Teilnehmeranschlussschaltung |
US4866768A (en) * | 1985-06-26 | 1989-09-12 | Siemens Corporate Research & Support, Inc. | Station line interface circuit for a telecommunication network |
AT386307B (de) * | 1986-05-23 | 1988-08-10 | Siemens Ag Oesterreich | Fernsprechteilnehmerschaltung |
US4814721A (en) * | 1986-10-06 | 1989-03-21 | Westinghouse Electric Corp. | Signal converter |
DE3640127A1 (de) * | 1986-11-25 | 1988-06-01 | Standard Elektrik Lorenz Ag | Elektronische gabelschaltung |
US4993064A (en) * | 1987-06-15 | 1991-02-12 | Northern Telecom Limited | Subscriber line interface circuit and transformer therefor northern telecom limited |
US4862495A (en) * | 1988-04-22 | 1989-08-29 | Gec Plessey Telecommunications, Ltd. | Telecommunications subscriber line interface circuit and party identification facility |
-
1989
- 1989-12-23 DE DE3942757A patent/DE3942757A1/de not_active Withdrawn
-
1990
- 1990-11-17 AT AT90122047T patent/ATE118631T1/de not_active IP Right Cessation
- 1990-11-17 DE DE59008480T patent/DE59008480D1/de not_active Expired - Lifetime
- 1990-11-17 ES ES90122047T patent/ES2070976T3/es not_active Expired - Lifetime
- 1990-11-17 EP EP90122047A patent/EP0436808B1/de not_active Expired - Lifetime
- 1990-12-20 US US07/632,963 patent/US5293421A/en not_active Expired - Lifetime
- 1990-12-25 JP JP2413794A patent/JPH0736196B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196612A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | スイッチトキャパシタフィルタのオフセット補償回路 |
Also Published As
Publication number | Publication date |
---|---|
ATE118631T1 (de) | 1995-03-15 |
JPH0736196B2 (ja) | 1995-04-19 |
DE59008480D1 (de) | 1995-03-23 |
EP0436808A3 (en) | 1991-08-14 |
DE3942757A1 (de) | 1991-06-27 |
ES2070976T3 (es) | 1995-06-16 |
EP0436808A2 (de) | 1991-07-17 |
US5293421A (en) | 1994-03-08 |
EP0436808B1 (de) | 1995-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5479504A (en) | Low voltage balanced hybrid circuit with operational amplifiers | |
JP3410901B2 (ja) | 増幅回路 | |
US4088961A (en) | Operational amplifier driver circuit | |
JP2006217626A (ja) | 差動終端及び減衰回路網 | |
JPH0710082B2 (ja) | 電話回路 | |
JPH04130591A (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
US4012590A (en) | Circuit arrangement for two-wire full duplex data transmission | |
US4034166A (en) | Transmission networks for telephone system | |
JPS5816782B2 (ja) | 電話器用送受信回路 | |
JPS59135961A (ja) | 電話機用送話信号抑制回路 | |
US4445006A (en) | Four-wire conversion circuit for a telephone subscriber line | |
JP2687656B2 (ja) | 加入者線回路 | |
JPS59183522A (ja) | 電気信号処理装置 | |
JPS6126740B2 (ja) | ||
JP3452833B2 (ja) | コンパレータ回路 | |
JP2564000B2 (ja) | 給電回路 | |
JP2976487B2 (ja) | 半導体装置の温度特性補正装置 | |
JPS5942899B2 (ja) | 制御信号発生回路 | |
JPH09266417A (ja) | グランドアイソレーション回路 | |
JPH01246909A (ja) | ノッチフィルタによる減衰の補償回路 | |
JP2845181B2 (ja) | 加入者回路 | |
JPH0614499Y2 (ja) | 電子ボリユ−ムバツフア回路 | |
JP2904147B2 (ja) | 加入者回路 | |
JP3442227B2 (ja) | 平衡型音声送受信回路 | |
SE521549C2 (sv) | Sändare/mottagare för dubbelriktad kommunikation |