JP2904147B2 - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JP2904147B2 JP2904147B2 JP24303396A JP24303396A JP2904147B2 JP 2904147 B2 JP2904147 B2 JP 2904147B2 JP 24303396 A JP24303396 A JP 24303396A JP 24303396 A JP24303396 A JP 24303396A JP 2904147 B2 JP2904147 B2 JP 2904147B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- reference voltage
- adder
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は加入者回路に関し、
特にその直流給電抵抗を実現させるための制御回路に関
する。
特にその直流給電抵抗を実現させるための制御回路に関
する。
【０００２】
【従来の技術】図３は従来例の加入者回路の直流インピ
ーダンス合成、及び交流インピーダンス合成回路部の回
路図である。図を参照すると、正相入力端子＋、及び逆
相入力端子−とこの２つの入力端子間の電圧を増幅し、
基準電圧Ｖref1を中心にして正転出力と反転出力が互い
に同振幅で逆極性の電圧を発生する差動入力差動出力型
平衡増幅器１を設けている。この平衡増幅器１は抵抗値
Ｒの抵抗Ｒ1 ，Ｒ3 を介して逆相入力端子−と正転出力
端子とに帰還をかけ、同じく抵抗値Ｒの抵抗Ｒ2，Ｒ4
を介して正相入力端子＋と反転出力端子とに帰還をかけ
て単位反転増幅器とし、これら正転出力端子，反転出力
端子と、２線式線路の端子Ｔｉ，Ｔｒとの間に抵抗値Ｒ
F の抵抗Ｒ5 ，Ｒ6 をそれぞれ接続している。
ーダンス合成、及び交流インピーダンス合成回路部の回
路図である。図を参照すると、正相入力端子＋、及び逆
相入力端子−とこの２つの入力端子間の電圧を増幅し、
基準電圧Ｖref1を中心にして正転出力と反転出力が互い
に同振幅で逆極性の電圧を発生する差動入力差動出力型
平衡増幅器１を設けている。この平衡増幅器１は抵抗値
Ｒの抵抗Ｒ1 ，Ｒ3 を介して逆相入力端子−と正転出力
端子とに帰還をかけ、同じく抵抗値Ｒの抵抗Ｒ2，Ｒ4
を介して正相入力端子＋と反転出力端子とに帰還をかけ
て単位反転増幅器とし、これら正転出力端子，反転出力
端子と、２線式線路の端子Ｔｉ，Ｔｒとの間に抵抗値Ｒ
F の抵抗Ｒ5 ，Ｒ6 をそれぞれ接続している。
【０００３】直流インピーダンス合成回路部において
は、平衡増幅器１の反転出力端子の電圧が単一の５Ｖ電
源の範囲内に収まるよう出力される減衰機能付きレベル
シフト回路４に入力され、レベルシフト回路４の出力と
基準電圧Ｖref2が加算器１１に入力される。この加算器
１１の出力はプログラマブルに可変できる減衰器５に入
力され、基準電圧Ｖref2を基準として一定の値Ｋ2 で減
衰される。この可変減衰器５の出力は減算器１４で基準
電圧Ｖref2が減算され、低域通過フィルタ８に入力され
る。この低域通過フィルタ８の出力電圧は、加算器１３
の一方の入力端子に入力され、加算器１３の出力は変換
係数Ｇm の電圧電流変換回路２で電流に変換され平衡増
幅器１の逆相入力端子に入力される。
は、平衡増幅器１の反転出力端子の電圧が単一の５Ｖ電
源の範囲内に収まるよう出力される減衰機能付きレベル
シフト回路４に入力され、レベルシフト回路４の出力と
基準電圧Ｖref2が加算器１１に入力される。この加算器
１１の出力はプログラマブルに可変できる減衰器５に入
力され、基準電圧Ｖref2を基準として一定の値Ｋ2 で減
衰される。この可変減衰器５の出力は減算器１４で基準
電圧Ｖref2が減算され、低域通過フィルタ８に入力され
る。この低域通過フィルタ８の出力電圧は、加算器１３
の一方の入力端子に入力され、加算器１３の出力は変換
係数Ｇm の電圧電流変換回路２で電流に変換され平衡増
幅器１の逆相入力端子に入力される。
【０００４】一方、交流インピーダンス合成回路部で
は、２線式線路の端子Ｔｉ，Ｔｒの電圧を検出しバラン
ス・アンバランス変換回路６に入力される。このバラン
ス・アンバランス変換回路６は、端子Ｔｉ，Ｔｒの電圧
の差電圧を一定の値で減衰させ接地（ＧＮＤ）電位を基
準に出力する回路である。バランス・アンバランス変換
回路６の出力電圧は高域通過フィルタ９に入力される。
高域通過フィルタ９の出力電圧は加算器１２で基準電圧
Ｖref3が加算され、加算器１２の出力はＡＣインピーダ
ンス制御回路７に入力される。このインピーダンス制御
回路７では各回路ごとに対応した終端インピーダンスを
プログラマブルに合成することが出来る。ＡＣインピー
ダンス制御回路７の出力電圧は、加算器１３の他方の入
力端子に入力される。
は、２線式線路の端子Ｔｉ，Ｔｒの電圧を検出しバラン
ス・アンバランス変換回路６に入力される。このバラン
ス・アンバランス変換回路６は、端子Ｔｉ，Ｔｒの電圧
の差電圧を一定の値で減衰させ接地（ＧＮＤ）電位を基
準に出力する回路である。バランス・アンバランス変換
回路６の出力電圧は高域通過フィルタ９に入力される。
高域通過フィルタ９の出力電圧は加算器１２で基準電圧
Ｖref3が加算され、加算器１２の出力はＡＣインピーダ
ンス制御回路７に入力される。このインピーダンス制御
回路７では各回路ごとに対応した終端インピーダンスを
プログラマブルに合成することが出来る。ＡＣインピー
ダンス制御回路７の出力電圧は、加算器１３の他方の入
力端子に入力される。
【０００５】次に、基準電圧Ｖref3のキャンセル方法に
ついて説明する。電圧電流変換回路３は、同様の回路２
と等しい変換係数を持つ電圧電流変換回路であり、この
電圧電流変換回路３に電圧Ｖref3と等しい電圧が入力さ
れ、変換された出力電流は平衡増幅器１の正相入力端子
に入力される。電圧電流変換回路２，３は各々平衡増幅
器１の逆相入力端子、正相入力端子に接続されているた
め、基準電圧Ｖref3は平衡増幅器１でキャンセルされ、
平衡増幅器１の出力には電圧Ｖref3の影響がなくなる。
ついて説明する。電圧電流変換回路３は、同様の回路２
と等しい変換係数を持つ電圧電流変換回路であり、この
電圧電流変換回路３に電圧Ｖref3と等しい電圧が入力さ
れ、変換された出力電流は平衡増幅器１の正相入力端子
に入力される。電圧電流変換回路２，３は各々平衡増幅
器１の逆相入力端子、正相入力端子に接続されているた
め、基準電圧Ｖref3は平衡増幅器１でキャンセルされ、
平衡増幅器１の出力には電圧Ｖref3の影響がなくなる。
【０００６】ここで端子Ｔｉ，Ｔｒから見た等価抵抗
（給電抵抗）ＲDCを計算する。線路抵抗ＲL に流れる電
流をＩL とする。また平衡増幅器１の出力は同振幅で逆
位相の電圧を出力するため負の電源電圧をＶBBとする
と、反転出力端子と接地（ＧＮＤ）間電圧・正転出力端
子とＶBB間電圧は等しくなりこの電圧をＶD とする。ま
た端子Ｔｉ，Ｔｒも同振幅で逆位相に振れるため端子Ｔ
ｉ−ＧＮＤ間電圧・端子Ｔｒ−ＶBB間電圧は等しくな
り、この電圧をＶ1 とすると次式が得られる。 Ｖ2 ＝Ｖ1 −ＩL ＲF ・・・（１） Ｖ1 ＝（ＶBB−ＩL ＲL ）／２・・・（２） また減衰機能付きレベルシフト回路４の減衰量をＫ1 と
すると、本回路は入力電圧を反転させて出力させる機能
も備えているので、出力電圧をＶD とすると、ＶD ＝
（−Ｋ1 Ｖ1 ）となる。このＶD は加算器１１でＶref2
が加算されるので可変減衰器５の出力電圧Ｖa は、（−
Ｋ1 Ｖ1 ＋Ｖref2）となる。この加算器１３の出力は可
変減衰器５に入力され、基準電圧Ｖref2を基準に減衰す
る。この減衰量をＫ2 とすると、その出力電圧Ｖ
ATT は、（−Ｋ1 Ｋ2 Ｖ1 ＋Ｖref2）となる。
（給電抵抗）ＲDCを計算する。線路抵抗ＲL に流れる電
流をＩL とする。また平衡増幅器１の出力は同振幅で逆
位相の電圧を出力するため負の電源電圧をＶBBとする
と、反転出力端子と接地（ＧＮＤ）間電圧・正転出力端
子とＶBB間電圧は等しくなりこの電圧をＶD とする。ま
た端子Ｔｉ，Ｔｒも同振幅で逆位相に振れるため端子Ｔ
ｉ−ＧＮＤ間電圧・端子Ｔｒ−ＶBB間電圧は等しくな
り、この電圧をＶ1 とすると次式が得られる。 Ｖ2 ＝Ｖ1 −ＩL ＲF ・・・（１） Ｖ1 ＝（ＶBB−ＩL ＲL ）／２・・・（２） また減衰機能付きレベルシフト回路４の減衰量をＫ1 と
すると、本回路は入力電圧を反転させて出力させる機能
も備えているので、出力電圧をＶD とすると、ＶD ＝
（−Ｋ1 Ｖ1 ）となる。このＶD は加算器１１でＶref2
が加算されるので可変減衰器５の出力電圧Ｖa は、（−
Ｋ1 Ｖ1 ＋Ｖref2）となる。この加算器１３の出力は可
変減衰器５に入力され、基準電圧Ｖref2を基準に減衰す
る。この減衰量をＫ2 とすると、その出力電圧Ｖ
ATT は、（−Ｋ1 Ｋ2 Ｖ1 ＋Ｖref2）となる。
【０００７】このＶATT は減算器１４に入力されＶref2
が減算され、減算器１４での出力電圧ＶSUB は、（−Ｋ
1 Ｋ2 Ｖ1 ）となり、Ｖref2の影響はなくなる。そして
低域通過フィルタ８を通し、電圧ＶSUB はＤＣ成分のみ
となる。このＶSUB は電圧電流変換率Ｇm の電圧電流変
換回路２に入力され、平衡増幅器１に帰還される。そし
て電圧電流変換回路２で変換された電流は平衡増幅器１
の帰還抵抗Ｒでもう一度電圧に変換される。電圧電流変
換率Ｇm をＫ3 ／Ｒとすると平衡増幅器１には−Ｋ1 Ｋ
2 Ｋ3 Ｖ1 の電圧が加算されたことになる。
が減算され、減算器１４での出力電圧ＶSUB は、（−Ｋ
1 Ｋ2 Ｖ1 ）となり、Ｖref2の影響はなくなる。そして
低域通過フィルタ８を通し、電圧ＶSUB はＤＣ成分のみ
となる。このＶSUB は電圧電流変換率Ｇm の電圧電流変
換回路２に入力され、平衡増幅器１に帰還される。そし
て電圧電流変換回路２で変換された電流は平衡増幅器１
の帰還抵抗Ｒでもう一度電圧に変換される。電圧電流変
換率Ｇm をＫ3 ／Ｒとすると平衡増幅器１には−Ｋ1 Ｋ
2 Ｋ3 Ｖ1 の電圧が加算されたことになる。
【０００８】また交流インピーダンス合成部では、端子
Ｔｉ，Ｔｒ間電圧をバランス・アンバランス変換回路６
でＧＮＤ電位を基準とした電圧に変換され、高域通過フ
ィルタ（ＨＰＦ）９に入力される。このＨＰＦ９の出力
は交流成分のみの信号となり、この信号は単一の５Ｖ系
で処理できるようバイアス電圧Ｖref3が加算器１２で加
算される。しかし、このＶref3は先述のように平衡増幅
器１でキャンセルされるため給電抵抗には影響がなくな
る。従って、 ＶBB−２Ｖ2 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 ・・・（３） が成り立つ。（１）・（２）・（３）式より線路抵抗Ｒ
L とそこに流れる電流ＩL の関係は次の（４）式のよう
になる。
Ｔｉ，Ｔｒ間電圧をバランス・アンバランス変換回路６
でＧＮＤ電位を基準とした電圧に変換され、高域通過フ
ィルタ（ＨＰＦ）９に入力される。このＨＰＦ９の出力
は交流成分のみの信号となり、この信号は単一の５Ｖ系
で処理できるようバイアス電圧Ｖref3が加算器１２で加
算される。しかし、このＶref3は先述のように平衡増幅
器１でキャンセルされるため給電抵抗には影響がなくな
る。従って、 ＶBB−２Ｖ2 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 ・・・（３） が成り立つ。（１）・（２）・（３）式より線路抵抗Ｒ
L とそこに流れる電流ＩL の関係は次の（４）式のよう
になる。
【０００９】
【００１０】端子Ｔｉ，Ｔｒから見た等価抵抗（給電抵
抗）をＲDCとした場合ＲL とＩL の関係は ＩL ＝ＶBB／（ＲL ＋２ＲDC）・・・（５） となる。これら（４）式と（５）式を比較すると ＲDC＝（Ｋ1 Ｋ2 Ｋ3 ＋Ｋ2 ）／Ｋ1 Ｋ2 Ｋ3 ・・・（６） となり、Ｋ1 ・Ｋ2 ・Ｋ3 を可変することにより自由に
給電抵抗を選択できる。また可変減衰器５はＣ−ＭＯＳ
型のトランジスタで実現できるため、Ｋ1 、Ｋ3を固定
しておきＫ2 を可変させることにすれば給電抵抗をソフ
ト制御することができる。またＡＣインピーダンス制御
回路７もＣ−ＭＯＳ型のトランジスタで実現できるため
安価でソフト制御し易くなる。
抗）をＲDCとした場合ＲL とＩL の関係は ＩL ＝ＶBB／（ＲL ＋２ＲDC）・・・（５） となる。これら（４）式と（５）式を比較すると ＲDC＝（Ｋ1 Ｋ2 Ｋ3 ＋Ｋ2 ）／Ｋ1 Ｋ2 Ｋ3 ・・・（６） となり、Ｋ1 ・Ｋ2 ・Ｋ3 を可変することにより自由に
給電抵抗を選択できる。また可変減衰器５はＣ−ＭＯＳ
型のトランジスタで実現できるため、Ｋ1 、Ｋ3を固定
しておきＫ2 を可変させることにすれば給電抵抗をソフ
ト制御することができる。またＡＣインピーダンス制御
回路７もＣ−ＭＯＳ型のトランジスタで実現できるため
安価でソフト制御し易くなる。
【００１１】
【発明が解決しようとする課題】この従来の加入者回路
では、直流インピーダンス制御部・交流インピーダンス
制御部の一部をＣ−ＭＯＳ型のトランジスタで実現させ
るため、高耐圧系から単一の５Ｖ系へのレベルシフト回
路及びバイアス電圧の加算、また単一の５Ｖ系から高耐
圧系へのレベルシフト及びバイアス電圧の減算が必要と
なり、素子数が増加するという問題があった。
では、直流インピーダンス制御部・交流インピーダンス
制御部の一部をＣ−ＭＯＳ型のトランジスタで実現させ
るため、高耐圧系から単一の５Ｖ系へのレベルシフト回
路及びバイアス電圧の加算、また単一の５Ｖ系から高耐
圧系へのレベルシフト及びバイアス電圧の減算が必要と
なり、素子数が増加するという問題があった。
【００１２】本発明の目的は、このような問題を解決
し、回路構成を簡単化し、その素子数を削減した加入者
回路を提供することにある。
し、回路構成を簡単化し、その素子数を削減した加入者
回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明の構成は、正相入
力端子と逆相入力端子とから入力された端子間電圧を増
幅して第１の基準電圧を中心として正転出力と反転出力
とが互いに同振幅で逆極性の電圧を出力する平衡増幅器
を有し、これら平衡増幅器の２出力を２線式線路に出力
する加入者回路において、前記反転出力を第２の基準電
圧分レベルシフトして可変給電制御し、前記２線式線路
の端子電圧を第３の基準電圧分レベルシフトしてそのＡ
Ｃインピーダンスを可変制御した出力を前記正相入力端
子にＡＣ帰還入力し、前記可変給電制御した出力を前記
第３の基準電圧より前記第２の基準電圧を減算した電圧
分レベルシフトして前記逆相入力端子にＤＣ帰還入力す
るようにしたことを特徴とする。
力端子と逆相入力端子とから入力された端子間電圧を増
幅して第１の基準電圧を中心として正転出力と反転出力
とが互いに同振幅で逆極性の電圧を出力する平衡増幅器
を有し、これら平衡増幅器の２出力を２線式線路に出力
する加入者回路において、前記反転出力を第２の基準電
圧分レベルシフトして可変給電制御し、前記２線式線路
の端子電圧を第３の基準電圧分レベルシフトしてそのＡ
Ｃインピーダンスを可変制御した出力を前記正相入力端
子にＡＣ帰還入力し、前記可変給電制御した出力を前記
第３の基準電圧より前記第２の基準電圧を減算した電圧
分レベルシフトして前記逆相入力端子にＤＣ帰還入力す
るようにしたことを特徴とする。
【００１４】また本発明において、平衡増幅器の反転出
力端子の出力をレベル調整して所定正電圧範囲に持ち上
げるレベルシフト回路と、このレベルシフト回路の出力
電圧を第２の基準電圧と加算する第１の加算器と、この
第１の加算器の出力を第２の基準電圧を基準にして所定
係数で減衰させる可変減衰器と、この第２の基準電圧と
第３の基準電圧との差電圧を加算する第２の加算器と、
この第２の加算器の出力の低域成分を出力する低域フィ
ルタと、前記低域フィルタの出力電圧を電流に変換し前
記平衡増幅器の一方の入力端子に接続する第１の電圧電
流変換回路と、２線式線路の線路間差電圧を所定係数で
減衰させ接地電位を基準として出力するバランス・アン
バランス変換回路と、このバランス・アンバランス変換
回路の出力の高域成分を出力する高域フィルタと、この
高域フィルタの出力電圧に前記第３の基準電圧を加算す
る第３の加算器と、この第３の加算器の出力電圧を所定
終端インピーダンスに合成するインピーダンス制御回路
と、このインピーダンス制御回路の出力電圧を電流に変
換し前記平衡増幅器の他方の入力端子に接続する第２の
電圧電流変換回路とを有し、前記２線式線路の両線路と
前記平衡増幅器の正相入力端子および逆相入力端子間、
前記前記平衡増幅器の正相，逆相入力端子と対応する正
転，反転出力端子間にそれぞれ同一抵抗値の第１〜第４
の抵抗を接続し、前記２線式線路の両線路と前記平衡増
幅器の正転出力端子および反転出力端子間に第５，第６
の抵抗を接続することができ、さらに第２の基準電圧と
第３の基準電圧とを等しくして第２の加算器を削除する
こともできる。
力端子の出力をレベル調整して所定正電圧範囲に持ち上
げるレベルシフト回路と、このレベルシフト回路の出力
電圧を第２の基準電圧と加算する第１の加算器と、この
第１の加算器の出力を第２の基準電圧を基準にして所定
係数で減衰させる可変減衰器と、この第２の基準電圧と
第３の基準電圧との差電圧を加算する第２の加算器と、
この第２の加算器の出力の低域成分を出力する低域フィ
ルタと、前記低域フィルタの出力電圧を電流に変換し前
記平衡増幅器の一方の入力端子に接続する第１の電圧電
流変換回路と、２線式線路の線路間差電圧を所定係数で
減衰させ接地電位を基準として出力するバランス・アン
バランス変換回路と、このバランス・アンバランス変換
回路の出力の高域成分を出力する高域フィルタと、この
高域フィルタの出力電圧に前記第３の基準電圧を加算す
る第３の加算器と、この第３の加算器の出力電圧を所定
終端インピーダンスに合成するインピーダンス制御回路
と、このインピーダンス制御回路の出力電圧を電流に変
換し前記平衡増幅器の他方の入力端子に接続する第２の
電圧電流変換回路とを有し、前記２線式線路の両線路と
前記平衡増幅器の正相入力端子および逆相入力端子間、
前記前記平衡増幅器の正相，逆相入力端子と対応する正
転，反転出力端子間にそれぞれ同一抵抗値の第１〜第４
の抵抗を接続し、前記２線式線路の両線路と前記平衡増
幅器の正転出力端子および反転出力端子間に第５，第６
の抵抗を接続することができ、さらに第２の基準電圧と
第３の基準電圧とを等しくして第２の加算器を削除する
こともできる。
【００１５】
【発明の実施の形態】本発明について図面を参照して説
明する。図１は本発明の一実施の形態に係る加入者回路
の回路図である。従来例と等しい構成の平衡増幅器１の
反転出力端子に減衰機能付きレベルシフト回路４を接続
する。この減衰機能付きレベルシフト回路４の出力は加
算器１１に入力されて基準電圧Ｖref2とが加算される。
この加算器１１の出力は可変減衰器５に入力される。可
変減衰器５の出力は加算器１３に入力され、基準電圧Ｖ
ref3と基準電圧Ｖref2の差電圧と加算される。加算器１
３の出力は低域通過フィルタ８に入力され、その出力電
圧はＤＣ成分のみとなり、電圧電流変換回路２で電流に
変換され平衡増幅器１の逆相入力端子−に入力される。
明する。図１は本発明の一実施の形態に係る加入者回路
の回路図である。従来例と等しい構成の平衡増幅器１の
反転出力端子に減衰機能付きレベルシフト回路４を接続
する。この減衰機能付きレベルシフト回路４の出力は加
算器１１に入力されて基準電圧Ｖref2とが加算される。
この加算器１１の出力は可変減衰器５に入力される。可
変減衰器５の出力は加算器１３に入力され、基準電圧Ｖ
ref3と基準電圧Ｖref2の差電圧と加算される。加算器１
３の出力は低域通過フィルタ８に入力され、その出力電
圧はＤＣ成分のみとなり、電圧電流変換回路２で電流に
変換され平衡増幅器１の逆相入力端子−に入力される。
【００１６】一方、端子Ｔｉ，Ｔｒ間電圧はバランス・
アンバランス変換回路６に入力される。このバランス・
アンバランス変換回路６は、入力電圧の差電圧をある一
定の減衰量Ｋ4 で減衰しＧＮＤ電位を基準として出力す
る。この変換回路６の出力電圧は高域通過フィルタ（Ｈ
ＰＦ）９に入力されＤＣ成分は遮断される。この高域通
過フィルタ９の出力電圧は加算器１２で基準電圧Ｖref3
と加算される。加算器１２の出力はＡＣインピーダンス
制御回路７に入力される。ＡＣインピーダンス制御回路
７は、各国ごとに決められている終端インピーダンスを
プログラマブル合成できる機能を持っている。ＡＣイン
ピーダンス制御回路７の出力は電圧電流変換回路３に入
力され平衡増幅器１の正相入力端子に帰還される。
アンバランス変換回路６に入力される。このバランス・
アンバランス変換回路６は、入力電圧の差電圧をある一
定の減衰量Ｋ4 で減衰しＧＮＤ電位を基準として出力す
る。この変換回路６の出力電圧は高域通過フィルタ（Ｈ
ＰＦ）９に入力されＤＣ成分は遮断される。この高域通
過フィルタ９の出力電圧は加算器１２で基準電圧Ｖref3
と加算される。加算器１２の出力はＡＣインピーダンス
制御回路７に入力される。ＡＣインピーダンス制御回路
７は、各国ごとに決められている終端インピーダンスを
プログラマブル合成できる機能を持っている。ＡＣイン
ピーダンス制御回路７の出力は電圧電流変換回路３に入
力され平衡増幅器１の正相入力端子に帰還される。
【００１７】従来例と同様に端子Ｔｉ，Ｔｒから見た等
価抵抗（給電抵抗）ＲDCを計算する。可変減衰器５まで
の信号の流れは従来例と同様のため省略する。可変減衰
器５の出力ＶATT は、（−Ｋ1 Ｋ2 Ｖ1 ＋Ｖref2 ）と
なり、ＶATT は加算器１３に入力される。この変換回路
２の電圧電流変換率Ｇm をＫ3 ／Ｒとすると平衡増幅器
１には、（Ｋ1 Ｋ2 Ｋ3 Ｖ1 ／Ｒ−Ｋ3 Ｖref3／Ｒ）の
電流が加算され、平衡増幅器１でもう一度電圧変換され
る。
価抵抗（給電抵抗）ＲDCを計算する。可変減衰器５まで
の信号の流れは従来例と同様のため省略する。可変減衰
器５の出力ＶATT は、（−Ｋ1 Ｋ2 Ｖ1 ＋Ｖref2 ）と
なり、ＶATT は加算器１３に入力される。この変換回路
２の電圧電流変換率Ｇm をＫ3 ／Ｒとすると平衡増幅器
１には、（Ｋ1 Ｋ2 Ｋ3 Ｖ1 ／Ｒ−Ｋ3 Ｖref3／Ｒ）の
電流が加算され、平衡増幅器１でもう一度電圧変換され
る。
【００１８】また、ＡＣインピーダンス制御部におい
て、高域通過フィルタ９でＤＣ成分を遮断し、ＡＣ成分
のみの信号を単一の５Ｖ系で処理できるように加算器１
２でＶref3を加算しＡＣインピーダンス制御回路７で各
国に対応した終端インピーダンスを合成する。そして電
圧電流変換回路３にＶref3を基準としたＡＣ信号が入力
される。電圧電流変換回路３の電圧電流変換率Ｇm をＫ
3 ／Ｒとすると平衡増幅器１に信号のＤＣ成分は、（Ｋ
3 Ｖref3／Ｒ）の電流が加算され、平衡増幅器１でもう
一度電圧変換される。従って、次式が得られる。 ＶBB−２Ｖ2 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 −Ｋ3 Ｖref3＋Ｋ3 Ｖref3 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 ・・・（７） この式は、従来例の（３）式と等しくなる。同様にし
て、線路抵抗ＲL とそこに流れる電流ＩL の関係の式
（４）が得られ、端子Ｔｉ，Ｔｒから見た等価抵抗（給
電抵抗）をＲDCとした場合ＲL とＩL の関係は（５）式
となり、これらを比較すると、前述の（６）式となり従
来例と全く同様の結果を得ることができる。
て、高域通過フィルタ９でＤＣ成分を遮断し、ＡＣ成分
のみの信号を単一の５Ｖ系で処理できるように加算器１
２でＶref3を加算しＡＣインピーダンス制御回路７で各
国に対応した終端インピーダンスを合成する。そして電
圧電流変換回路３にＶref3を基準としたＡＣ信号が入力
される。電圧電流変換回路３の電圧電流変換率Ｇm をＫ
3 ／Ｒとすると平衡増幅器１に信号のＤＣ成分は、（Ｋ
3 Ｖref3／Ｒ）の電流が加算され、平衡増幅器１でもう
一度電圧変換される。従って、次式が得られる。 ＶBB−２Ｖ2 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 −Ｋ3 Ｖref3＋Ｋ3 Ｖref3 ＝ＶBB−２Ｖ1 ＋Ｋ1 Ｋ2 Ｋ3 Ｖ1 ・・・（７） この式は、従来例の（３）式と等しくなる。同様にし
て、線路抵抗ＲL とそこに流れる電流ＩL の関係の式
（４）が得られ、端子Ｔｉ，Ｔｒから見た等価抵抗（給
電抵抗）をＲDCとした場合ＲL とＩL の関係は（５）式
となり、これらを比較すると、前述の（６）式となり従
来例と全く同様の結果を得ることができる。
【００１９】従って、本実施形態により従来必要とされ
ていた減算器１４が不要となりその素子数を削減するこ
とができる。
ていた減算器１４が不要となりその素子数を削減するこ
とができる。
【００２０】図２は本発明の第２の実施形態の回路図で
ある。本実施形態は第１の実施形態においてＶref2＝Ｖ
ref3＝Ｖref とした場合であり、この場合、第１の実施
の形態における加算器１３に加算される電圧が０Ｖとな
り、加算器１３が必要なくなる。この場合には、更に素
子数を削減することができる。
ある。本実施形態は第１の実施形態においてＶref2＝Ｖ
ref3＝Ｖref とした場合であり、この場合、第１の実施
の形態における加算器１３に加算される電圧が０Ｖとな
り、加算器１３が必要なくなる。この場合には、更に素
子数を削減することができる。
【００２１】
【発明の効果】以上説明したように本発明の加入者回路
によれば、単電源系にレベルシフトする際必要といてい
たバイアス電圧の加算器・減算器を削減できる構成とし
たので、大幅な素子数の削減ができるという効果を有す
る。
によれば、単電源系にレベルシフトする際必要といてい
たバイアス電圧の加算器・減算器を削減できる構成とし
たので、大幅な素子数の削減ができるという効果を有す
る。
【図１】本発明の加入者回路の第１の実施の形態を説明
するブロック図である。
するブロック図である。
【図２】本発明の第２の実施の形態を説明するブロック
図である。
図である。
【図３】従来例の加入者回路を説明するブロック図であ
る。
る。
１ 平衡増幅器 ２，３ 電圧電流変換回路 ４ 減衰機能付きレベルシフト回路 ５ 可変減衰器 ６ バランス・アンバランス変換回路 ７ ＡＣインピーダンス制御回路 ８ 低域通過フィルタ ９ 高域通過フィルタ １１〜１３ 加算器 １４ 減算器 Ｒ１〜Ｒ６ 抵抗器 Ｔｉ，Ｔｒ 線路接続端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−69795（ＪＰ，Ａ) 特開 昭62−69796（ＪＰ，Ａ) 特開 昭63−269861（ＪＰ，Ａ) 特開 平５−68120（ＪＰ，Ａ) 特開 平５−244317（ＪＰ，Ａ) 特開 平５−244646（ＪＰ，Ａ) 特開 平９−93623（ＪＰ，Ａ) 特開 平９−93624（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04Q 3/42 - 3/42 107 H04M 19/00 - 19/08
Claims (3)
- 【請求項１】 正相入力端子と逆相入力端子とから入力
された端子間電圧を増幅して第１の基準電圧を中心とし
て正転出力と反転出力とが互いに同振幅で逆極性の電圧
を出力する平衡増幅器を有し、これら平衡増幅器の２出
力を２線式線路に出力する加入者回路において、前記反
転出力を第２の基準電圧分レベルシフトして可変給電制
御し、前記２線式線路の端子電圧を第３の基準電圧分レ
ベルシフトしてそのＡＣインピーダンスを可変制御した
出力を前記正相入力端子にＡＣ帰還入力し、前記可変給
電制御した出力を前記第３の基準電圧より前記第２の基
準電圧を減算した電圧分レベルシフトして前記逆相入力
端子にＤＣ帰還入力するようにしたことを特徴とする加
入者回路。 - 【請求項２】 平衡増幅器の反転出力端子の出力をレベ
ル調整して所定正電圧範囲に持ち上げるレベルシフト回
路と、このレベルシフト回路の出力電圧を第２の基準電
圧と加算する第１の加算器と、この第１の加算器の出力
を第２の基準電圧を基準にして所定係数で減衰させる可
変減衰器と、この第２の基準電圧と第３の基準電圧との
差電圧を加算する第２の加算器と、この第２の加算器の
出力の低域成分を出力する低域フィルタと、前記低域フ
ィルタの出力電圧を電流に変換し前記平衡増幅器の一方
の入力端子に接続する第１の電圧電流変換回路と、２線
式線路の線路間差電圧を所定係数で減衰させ接地電位を
基準として出力するバランス・アンバランス変換回路
と、このバランス・アンバランス変換回路の出力の高域
成分を出力する高域フィルタと、この高域フィルタの出
力電圧に前記第３の基準電圧を加算する第３の加算器
と、この第３の加算器の出力電圧を所定終端インピーダ
ンスに合成するインピーダンス制御回路と、このインピ
ーダンス制御回路の出力電圧を電流に変換し前記平衡増
幅器の他方の入力端子に接続する第２の電圧電流変換回
路とを有し、前記２線式線路の両線路と前記平衡増幅器
の正相入力端子および逆相入力端子間、前記前記平衡増
幅器の正相，逆相入力端子と対応する正転，反転出力端
子間にそれぞれ同一抵抗値の第１〜第４の抵抗を接続
し、前記２線式線路の両線路と前記平衡増幅器の正転出
力端子および反転出力端子間に第５，第６の抵抗を接続
した請求項１記載の加入者回路。 - 【請求項３】 第２の基準電圧と第３の基準電圧とを等
しくして第２の加算器を削除した請求項２記載の加入者
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24303396A JP2904147B2 (ja) | 1996-09-13 | 1996-09-13 | 加入者回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24303396A JP2904147B2 (ja) | 1996-09-13 | 1996-09-13 | 加入者回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093999A JPH1093999A (ja) | 1998-04-10 |
| JP2904147B2 true JP2904147B2 (ja) | 1999-06-14 |
Family
ID=17097866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24303396A Expired - Lifetime JP2904147B2 (ja) | 1996-09-13 | 1996-09-13 | 加入者回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904147B2 (ja) |
-
1996
- 1996-09-13 JP JP24303396A patent/JP2904147B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093999A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7671674B2 (en) | Amplifier circuit with automatic gain correction | |
| JP2520770B2 (ja) | ハイブリッド回路 | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| JP2760325B2 (ja) | 加入者回路 | |
| JP2904147B2 (ja) | 加入者回路 | |
| US6275581B1 (en) | Extended feedback circuit employing capacitive coupling and sampled data filters | |
| US6963238B2 (en) | Level shift circuit | |
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| JPH0634490B2 (ja) | 電話機用送話信号抑制回路 | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| US6583658B1 (en) | Balanced circuit arrangement | |
| JP3176322B2 (ja) | 高減衰率を有する増幅回路 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| GB2193063A (en) | Line circuits | |
| JPH0746785B2 (ja) | Ｐｃｍ符号復号器 | |
| JPH0993623A (ja) | 加入者回路 | |
| JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JPS6126740B2 (ja) | ||
| JP3031518B2 (ja) | 側音回路 | |
| JPS63198407A (ja) | オフセツト調整回路 | |
| JP2999078B2 (ja) | 加入者回路および加入者線給電方法 | |
| JP2005123759A (ja) | デジタル／アナログ変換器用出力可変回路 | |
| JP2574706B2 (ja) | 送信機 | |
| JPH04291519A (ja) | Ａｄ変換器の前置増幅器の利得可変回路 | |
| JPH07263988A (ja) | トーンコントロール回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |