JP2845181B2 - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JP2845181B2 JP2845181B2 JP7269114A JP26911495A JP2845181B2 JP 2845181 B2 JP2845181 B2 JP 2845181B2 JP 7269114 A JP7269114 A JP 7269114A JP 26911495 A JP26911495 A JP 26911495A JP 2845181 B2 JP2845181 B2 JP 2845181B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- reference voltage
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Interface Circuits In Exchanges (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、加入者回路に関
し、特に受話器がおかれている状態での加入者回路のフ
ック電圧制御回路に関する。
し、特に受話器がおかれている状態での加入者回路のフ
ック電圧制御回路に関する。
【０００２】
【従来の技術】図４は、従来の加入者回路におけるオン
フック状態（加入者が受話器をおいている状態）の構成
を示すシステムブロック図である。
フック状態（加入者が受話器をおいている状態）の構成
を示すシステムブロック図である。
【０００３】図４を参照して、正、負の入力端子＋、−
と、この入力端子間の電圧を増幅して基準電圧（第１の
基準電圧）ＶREF1を中心にして互いに同振幅で逆極性の
電圧を発生する２つの出力Ｏ、Ｏ￣（但し記号「￣」は
反転を示す）とを有する差動入力差動出力型の平衡増幅
器Ａ1の正転および反転出力端子Ｏ、Ｏ￣（反転）と、T
ip、Ringの各端子との間に抵抗値ＲFを有する抵抗Ｒ5、
Ｒ6をそれぞれ接続し、Tip端子から抵抗値Ｒを有する抵
抗Ｒ1、Ｒ3を介して平衡増幅器Ａ1の負入力（反転入
力）端子−と正転出力端子Ｏとに帰還をかけ、同様にRi
ng端子から抵抗値Ｒを有する抵抗Ｒ2、Ｒ4を介して平衡
増幅器Ａ1の正転入力端子＋と反転出力端子Ｏ￣とに帰
還をかけて単位反転増幅器を構成している。
と、この入力端子間の電圧を増幅して基準電圧（第１の
基準電圧）ＶREF1を中心にして互いに同振幅で逆極性の
電圧を発生する２つの出力Ｏ、Ｏ￣（但し記号「￣」は
反転を示す）とを有する差動入力差動出力型の平衡増幅
器Ａ1の正転および反転出力端子Ｏ、Ｏ￣（反転）と、T
ip、Ringの各端子との間に抵抗値ＲFを有する抵抗Ｒ5、
Ｒ6をそれぞれ接続し、Tip端子から抵抗値Ｒを有する抵
抗Ｒ1、Ｒ3を介して平衡増幅器Ａ1の負入力（反転入
力）端子−と正転出力端子Ｏとに帰還をかけ、同様にRi
ng端子から抵抗値Ｒを有する抵抗Ｒ2、Ｒ4を介して平衡
増幅器Ａ1の正転入力端子＋と反転出力端子Ｏ￣とに帰
還をかけて単位反転増幅器を構成している。
【０００４】平衡増幅器Ａ1の反転出力端子Ｏ￣と、ト
ランスファー型の電子スイッチＳＷ1の共通端子との間
に抵抗Ｒ14、Ｒ15を直列に接続する。
ランスファー型の電子スイッチＳＷ1の共通端子との間
に抵抗Ｒ14、Ｒ15を直列に接続する。
【０００５】この電子スイッチＳＷ1のメーク側端子
（Ａ側）には、基準電圧（第３の基準電圧）ＶREF3を接
続する。また、電子スイッチＳＷ1のブレーク側（Ｂ
側）は接地電位に接続する。
（Ａ側）には、基準電圧（第３の基準電圧）ＶREF3を接
続する。また、電子スイッチＳＷ1のブレーク側（Ｂ
側）は接地電位に接続する。
【０００６】そして、抵抗Ｒ14、Ｒ15の共通接続点を、
低域ろ波器L.P.F.（Low Pass Filter）の入力に接続
し、低域ろ波器L.P.F.の出力は電圧電流変換回路Ａ2の
入力に接続される。
低域ろ波器L.P.F.（Low Pass Filter）の入力に接続
し、低域ろ波器L.P.F.の出力は電圧電流変換回路Ａ2の
入力に接続される。
【０００７】低域ろ波器L.P.F.の出力電圧は、電圧電流
変換回路Ａ2によって電流に変換され、平衡増幅器Ａ1の
反転入力端子−に入力する。
変換回路Ａ2によって電流に変換され、平衡増幅器Ａ1の
反転入力端子−に入力する。
【０００８】ここで、この電圧電流変換回路Ａ2は抵抗
値Ｒの抵抗Ｒ13で電圧が電流に変換され、入力電圧に対
する出力電流の変換係数をＧmとすると、 Ｇm＝１／Ｒ …(1) となる。なお、平衡増幅器Ａ1の平衡出力のための同相
帰還の基準検出電圧（ＶREF1に相当）を平衡増幅器Ａ1
に印加される負の電源電圧ＶBBの１／２にとるものとす
る。
値Ｒの抵抗Ｒ13で電圧が電流に変換され、入力電圧に対
する出力電流の変換係数をＧmとすると、 Ｇm＝１／Ｒ …(1) となる。なお、平衡増幅器Ａ1の平衡出力のための同相
帰還の基準検出電圧（ＶREF1に相当）を平衡増幅器Ａ1
に印加される負の電源電圧ＶBBの１／２にとるものとす
る。
【０００９】そして、定電流源Ｉ1の出力は、ブレーク
タイプのスイッチＳＷ2を介して平衡増幅器Ａ1の正転入
力端子＋に接続する。
タイプのスイッチＳＷ2を介して平衡増幅器Ａ1の正転入
力端子＋に接続する。
【００１０】ここで、オンフック状態では、電子スイッ
チＳＷ1はＡ側に接続され、ブレークタイプのスイッチ
ＳＷ2は閉じていて、電流源Ｉ1が平衡増幅器Ａ1の正転
入力端子＋に接続されているものとする。
チＳＷ1はＡ側に接続され、ブレークタイプのスイッチ
ＳＷ2は閉じていて、電流源Ｉ1が平衡増幅器Ａ1の正転
入力端子＋に接続されているものとする。
【００１１】また、オフフック状態（加入者が受話器を
上げている状態）は、電子スイッチＳＷ1はＢ側に接続
され、ブレークタイプのスイッチＳＷ2は開状態とされ
電流源Ｉ1が切り離されているものとする。
上げている状態）は、電子スイッチＳＷ1はＢ側に接続
され、ブレークタイプのスイッチＳＷ2は開状態とされ
電流源Ｉ1が切り離されているものとする。
【００１２】次に、オフフック時のTip、Ring端子電圧
を計算する。
を計算する。
【００１３】Tip端子とRing端子との間には負荷が接続
されず、抵抗Ｒ1〜Ｒ4の抵抗値Ｒは数百ＫΩと比較的大
きいので、抵抗Ｒ5、Ｒ6には電流がほとんど流れない。
従って、Tip端電圧と平衡増幅器Ａ1の反転出力端子Ｏ￣
とは同電位となる。
されず、抵抗Ｒ1〜Ｒ4の抵抗値Ｒは数百ＫΩと比較的大
きいので、抵抗Ｒ5、Ｒ6には電流がほとんど流れない。
従って、Tip端電圧と平衡増幅器Ａ1の反転出力端子Ｏ￣
とは同電位となる。
【００１４】また同様にRing端子と平衡増幅器Ａ1の正
転出力端子Ｏとは同電位になる。
転出力端子Ｏとは同電位になる。
【００１５】そして、平衡増幅器Ａ1は同相帰還の基準
電位として、基準電圧ＶREF1を負の電源電圧の１／２に
とっているため、ＧＮＤ（接地）−反転出力端子Ｏ￣間
の電圧と負の電源電圧ＶBB−正転出力端子Ｏ間の電圧と
は等しい。
電位として、基準電圧ＶREF1を負の電源電圧の１／２に
とっているため、ＧＮＤ（接地）−反転出力端子Ｏ￣間
の電圧と負の電源電圧ＶBB−正転出力端子Ｏ間の電圧と
は等しい。
【００１６】従って、GND−Tip端子間電圧と、負の電源
電圧ＶBB−Ring間電圧とは等しく、これをＶ0とおく。
電圧ＶBB−Ring間電圧とは等しく、これをＶ0とおく。
【００１７】平衡増幅器Ａ1の出力端子に注目して式を
たてると、次式(2)が成り立つ。
たてると、次式(2)が成り立つ。
【００１８】
【数１】
【００１９】上式(2)において｛｝内の項が得られるの
は、電圧電流変換回路Ａ2で上式(1)で示された出力電流
が抵抗値Ｒの抵抗Ｒ1、Ｒ3により再度、電圧電流変換回
路Ａ 2の入力電圧と同じ電圧値に変換されるからであ
る。
は、電圧電流変換回路Ａ2で上式(1)で示された出力電流
が抵抗値Ｒの抵抗Ｒ1、Ｒ3により再度、電圧電流変換回
路Ａ 2の入力電圧と同じ電圧値に変換されるからであ
る。
【００２０】上式(2)をＩ1Ｒについて解くと次式(3)が
導かれる。
導かれる。
【００２１】
【数２】
【００２２】ここでオンフック時のTip、及びRing電圧
Ｖ0をＶREF3で制御できるように、 Ｖ0＝ＶREF3 …(4) とすると、上式(3)は Ｉ1Ｒ＝ＶREF3 …(5) となり、抵抗Ｒ14とＲ15の比に係わりがなくなる。
Ｖ0をＶREF3で制御できるように、 Ｖ0＝ＶREF3 …(4) とすると、上式(3)は Ｉ1Ｒ＝ＶREF3 …(5) となり、抵抗Ｒ14とＲ15の比に係わりがなくなる。
【００２３】すなわち、オフフック時の給電抵抗を決定
する抵抗Ｒ14とＲ15の比を変えても、常に一定のオンフ
ック時Tip、及びRing電圧が得られる。
する抵抗Ｒ14とＲ15の比を変えても、常に一定のオンフ
ック時Tip、及びRing電圧が得られる。
【００２４】そして、この電圧制御は基準電圧（第３の
基準電圧）ＶREF3と定電流Ｉ1により行い、これらの関
係は上式(5)を満足するように制御すれば、オンフック
時のTip、Ring端子電圧は上式(4)のようになる。
基準電圧）ＶREF3と定電流Ｉ1により行い、これらの関
係は上式(5)を満足するように制御すれば、オンフック
時のTip、Ring端子電圧は上式(4)のようになる。
【００２５】このようにオンフック時に、Tip、Ring端
子電圧を制御することにより、平衡増幅器Ａ1の出力が
振り切れることを防止している。このことは、オンフッ
ク状態での各種信号を正常に送受するための手段として
必須条件である。
子電圧を制御することにより、平衡増幅器Ａ1の出力が
振り切れることを防止している。このことは、オンフッ
ク状態での各種信号を正常に送受するための手段として
必須条件である。
【００２６】
【発明が解決しようとする課題】上記従来の加入者回路
では、オンフック時のTip、Ring端電圧を制御するため
の制御信号が基準電圧ＶREF3と定電流Ｉ1の２つが必要
とされ、回路構成が複雑とされ、ひいてはコストアップ
になる（低コスト化を阻止する要因となる）という問題
点があった。
では、オンフック時のTip、Ring端電圧を制御するため
の制御信号が基準電圧ＶREF3と定電流Ｉ1の２つが必要
とされ、回路構成が複雑とされ、ひいてはコストアップ
になる（低コスト化を阻止する要因となる）という問題
点があった。
【００２７】また、一方の制御信号である定電流Ｉ1は
低域ろ波回路L.P.F.を介さないため、これに重畳したノ
イズ成分が直接Tip、Ring端に出力されることになり、
結果としてノイズ特性が悪いという問題点もあった。
低域ろ波回路L.P.F.を介さないため、これに重畳したノ
イズ成分が直接Tip、Ring端に出力されることになり、
結果としてノイズ特性が悪いという問題点もあった。
【００２８】さらに、この２つの制御信号間のばらつき
の影響により、Tip、Ring端電圧のばらつきをさらに大
きくするという問題点もあった。
の影響により、Tip、Ring端電圧のばらつきをさらに大
きくするという問題点もあった。
【００２９】従って、本発明は、上記従来技術の問題点
を解消し、加入者回路におけるオンフック時のTip、Rin
g端子電圧を制御する回路において、ローノイズ（低雑
音）化と、低耐圧部での制御を可能とする加入者回路を
提供することを目的とする。
を解消し、加入者回路におけるオンフック時のTip、Rin
g端子電圧を制御する回路において、ローノイズ（低雑
音）化と、低耐圧部での制御を可能とする加入者回路を
提供することを目的とする。
【００３０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、正転入力端子と反転入力端子の２つの入
力端子間の電圧を増幅し、第１の基準電圧を中心にして
正転出力と反転出力が互いに同振幅で逆極性の電圧を発
生する平衡増幅器と、２線式線路の一方と前記平衡増幅
器の反転入力端子間、前記２線式線路の他方と前記平衡
増幅器の正転入力端子間、及び前記平衡増幅器の反転入
力端子と正転出力端子間、前記平衡増幅器の正転入力端
子と反転出力端子間にそれぞれ接続された同一の抵抗値
を有する第１〜第４の抵抗と、前記２線式線路の前記一
方と前記平衡増幅器の反転出力端子との間、および前記
２線式線路の前記他方と前記平衡増幅器の正転出力端子
との間に接続された第５、第６の抵抗と、前記平衡増幅
器の反転出力端子の電圧と、オンフック時の２線式線路
の電圧を制御する第２の基準電圧とを電圧加算する加算
器と、入力端が前記加算器の出力に接続されオフフック
時の給電抵抗を設定する可変減衰器と、入力端が前記可
変減衰器の出力に接続された低域ろ波回路と、前記低域
ろ波回路の出力電圧を電流に変換し、その電流出力が前
記平衡増幅器の入力に接続された電圧電流変換回路と、
を備えたことを特徴とする加入者回路を提供する。
め、本発明は、正転入力端子と反転入力端子の２つの入
力端子間の電圧を増幅し、第１の基準電圧を中心にして
正転出力と反転出力が互いに同振幅で逆極性の電圧を発
生する平衡増幅器と、２線式線路の一方と前記平衡増幅
器の反転入力端子間、前記２線式線路の他方と前記平衡
増幅器の正転入力端子間、及び前記平衡増幅器の反転入
力端子と正転出力端子間、前記平衡増幅器の正転入力端
子と反転出力端子間にそれぞれ接続された同一の抵抗値
を有する第１〜第４の抵抗と、前記２線式線路の前記一
方と前記平衡増幅器の反転出力端子との間、および前記
２線式線路の前記他方と前記平衡増幅器の正転出力端子
との間に接続された第５、第６の抵抗と、前記平衡増幅
器の反転出力端子の電圧と、オンフック時の２線式線路
の電圧を制御する第２の基準電圧とを電圧加算する加算
器と、入力端が前記加算器の出力に接続されオフフック
時の給電抵抗を設定する可変減衰器と、入力端が前記可
変減衰器の出力に接続された低域ろ波回路と、前記低域
ろ波回路の出力電圧を電流に変換し、その電流出力が前
記平衡増幅器の入力に接続された電圧電流変換回路と、
を備えたことを特徴とする加入者回路を提供する。
【００３１】また、本発明の加入者回路は、前記平衡増
幅器の反転出力端子と前記加算器との間に減衰機能付き
レベルシフトの手段を備え、前記第２の基準電圧源は前
記第２の基準電圧源の電圧値に前記減衰機能付きレベル
シフト手段と同じ減衰量を掛けた値とし、前記加算器に
第３の基準電圧が加算され、前記可変減衰器は前記第３
の基準電圧を基準として動作し、さらに前記可変減衰器
と前記ろ波器との間に前記第３の基準電圧を減算する減
算器を備えたことを特徴としている。
幅器の反転出力端子と前記加算器との間に減衰機能付き
レベルシフトの手段を備え、前記第２の基準電圧源は前
記第２の基準電圧源の電圧値に前記減衰機能付きレベル
シフト手段と同じ減衰量を掛けた値とし、前記加算器に
第３の基準電圧が加算され、前記可変減衰器は前記第３
の基準電圧を基準として動作し、さらに前記可変減衰器
と前記ろ波器との間に前記第３の基準電圧を減算する減
算器を備えたことを特徴としている。
【００３２】本発明においては、差動出力端が２線式線
路のTip及びRing端子に所定の抵抗を介して接続される
平衡型増幅器Ａ1の一の出力端電圧とオンフック電圧制
御用の基準電圧ＶREF2とを加算器Ａddにて加算し、該加
算器の出力を給電抵抗制御用の可変型減衰器ＡTTに入力
し、該可変型減衰器の出力を低域ろ波回路L.P.F.を介し
て電圧電流変換回路Ａ2に入力し、該電圧電流変換回路
の出力を前記平衡型増幅器Ａ1に入力して直流帰還ルー
プを形成したことにより、オンフック電圧制御用の基準
電圧ＶREF2に重畳されたノイズ成分は低域ろ波回路L.P.
F.で除去され、Tip、Ring端子におけるノイズの発生を
防ぐものである。また、本発明によれば、制御部を簡単
な回路で低耐圧部にレベルシフトする構成とした場合、
低コストの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成す
ることができる。
路のTip及びRing端子に所定の抵抗を介して接続される
平衡型増幅器Ａ1の一の出力端電圧とオンフック電圧制
御用の基準電圧ＶREF2とを加算器Ａddにて加算し、該加
算器の出力を給電抵抗制御用の可変型減衰器ＡTTに入力
し、該可変型減衰器の出力を低域ろ波回路L.P.F.を介し
て電圧電流変換回路Ａ2に入力し、該電圧電流変換回路
の出力を前記平衡型増幅器Ａ1に入力して直流帰還ルー
プを形成したことにより、オンフック電圧制御用の基準
電圧ＶREF2に重畳されたノイズ成分は低域ろ波回路L.P.
F.で除去され、Tip、Ring端子におけるノイズの発生を
防ぐものである。また、本発明によれば、制御部を簡単
な回路で低耐圧部にレベルシフトする構成とした場合、
低コストの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成す
ることができる。
【００３３】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００３４】
【実施形態１】図１は、本発明の一実施形態に係る加入
者回路の構成を示す図である。
者回路の構成を示す図である。
【００３５】図１を参照して、本実施形態は、正転およ
び反転入力端子＋、−と、この２つの入力端子間の電圧
を増幅し、電源電圧の半分の電圧である基準電圧（第１
の基準電圧）ＶREF1を中心にして正転出力Ｏと反転出力
Ｏ￣が互いに同振幅で逆極性の電圧を発生する差動入力
差動出力型の平衡増幅器Ａ1の正転および反転出力Ｏ、
Ｏ￣と、２線式線路の端子Tip、Ringとの間に抵抗値ＲF
の抵抗Ｒ5、Ｒ6をそれぞれ接続し、Tip端子から抵抗値
Ｒの抵抗Ｒ1、Ｒ3を介して平衡増幅器Ａ1の反転入力端
子−と正転出力端子Ｏとに帰還をかけ、同様にRing端子
から抵抗値Ｒの抵抗Ｒ2、Ｒ4を介して演算増幅器Ａ1の
正転入力端子＋と反転出力端子Ｏ￣とに帰還をかけて単
位反転増幅器を構成している。
び反転入力端子＋、−と、この２つの入力端子間の電圧
を増幅し、電源電圧の半分の電圧である基準電圧（第１
の基準電圧）ＶREF1を中心にして正転出力Ｏと反転出力
Ｏ￣が互いに同振幅で逆極性の電圧を発生する差動入力
差動出力型の平衡増幅器Ａ1の正転および反転出力Ｏ、
Ｏ￣と、２線式線路の端子Tip、Ringとの間に抵抗値ＲF
の抵抗Ｒ5、Ｒ6をそれぞれ接続し、Tip端子から抵抗値
Ｒの抵抗Ｒ1、Ｒ3を介して平衡増幅器Ａ1の反転入力端
子−と正転出力端子Ｏとに帰還をかけ、同様にRing端子
から抵抗値Ｒの抵抗Ｒ2、Ｒ4を介して演算増幅器Ａ1の
正転入力端子＋と反転出力端子Ｏ￣とに帰還をかけて単
位反転増幅器を構成している。
【００３６】加算器Ａddは、平衡増幅器Ａ1の反転出力
端子Ｏ￣の電圧と第２の基準電圧ＶREF2とを電圧加算
し、加算器Ａddの出力は可変減衰器ＡTTの入力に接続さ
れる。
端子Ｏ￣の電圧と第２の基準電圧ＶREF2とを電圧加算
し、加算器Ａddの出力は可変減衰器ＡTTの入力に接続さ
れる。
【００３７】可変減衰器ＡTTの出力は低域ろ波回路L.P.
F.に入力され、低域ろ波回路L.P.F.の出力電圧が電圧電
流変換回路Ａ2によって電流に変換される。
F.に入力され、低域ろ波回路L.P.F.の出力電圧が電圧電
流変換回路Ａ2によって電流に変換される。
【００３８】電圧電流変換回路Ａ2は抵抗値Ｒの抵抗Ｒ
13で電圧を電流に変換し、この時の変換係数（Ｇm）は
Ｋ3／Ｒとされ電流出力Ｉは、 Ｉ＝Ｋ3Ｖ／Ｒ …(6) で与えられる。
13で電圧を電流に変換し、この時の変換係数（Ｇm）は
Ｋ3／Ｒとされ電流出力Ｉは、 Ｉ＝Ｋ3Ｖ／Ｒ …(6) で与えられる。
【００３９】電圧電流変換回路Ａ2の出力は平衡増幅器
Ａ1の反転入力端子に接続される。
Ａ1の反転入力端子に接続される。
【００４０】図１に示す本実施形態において、オンフッ
ク時のTip、Ring端子電圧を計算する。この計算におい
て前記従来例と基本的には同じであるので、同一部分は
その計算過程を省略する。
ク時のTip、Ring端子電圧を計算する。この計算におい
て前記従来例と基本的には同じであるので、同一部分は
その計算過程を省略する。
【００４１】平衡増幅器Ａ1は正転出力Ｏと反転出力Ｏ
￣間電圧の１／２を検出して同相帰還がかけられている
ので、ＧＮＤ（接地）−Tip端子間電圧と負の電源電圧
ＶBB−Ring間電圧とは等しく、これをＶ0とおく。
￣間電圧の１／２を検出して同相帰還がかけられている
ので、ＧＮＤ（接地）−Tip端子間電圧と負の電源電圧
ＶBB−Ring間電圧とは等しく、これをＶ0とおく。
【００４２】そして、可変減衰器ＡTTの減衰量をＫ2と
し、平衡増幅器Ａ1の出力端子に注目して式を解くと、 Ｖ0＝Ｖ0−Ｋ2Ｋ3（Ｖ0＋ＶREF2） …(7) となる。
し、平衡増幅器Ａ1の出力端子に注目して式を解くと、 Ｖ0＝Ｖ0−Ｋ2Ｋ3（Ｖ0＋ＶREF2） …(7) となる。
【００４３】上式(7)をＶ0について解くと、 Ｖ0＝−ＶREF2 …(8) となり、Ｋ2、Ｋ3と関係がなくなる。
【００４４】このことは、Ｋ2、Ｋ3を制御してオフフッ
ク時の給電抵抗を変化させても、ＶREF2さえ固定であれ
ば、常に一定のオンフック時電圧が得られることを示し
ている。
ク時の給電抵抗を変化させても、ＶREF2さえ固定であれ
ば、常に一定のオンフック時電圧が得られることを示し
ている。
【００４５】
【実施形態２】図２は、本発明の第２の実施形態に係る
加入者回路の構成を示す図である。図２において、図１
と同一の機能を有する構成要素には同一符号を付与し、
またその説明を省略する。以下では前記第１の実施形態
との相違点を中心に本実施形態を説明する。
加入者回路の構成を示す図である。図２において、図１
と同一の機能を有する構成要素には同一符号を付与し、
またその説明を省略する。以下では前記第１の実施形態
との相違点を中心に本実施形態を説明する。
【００４６】図２を参照して、本実施形態は、平衡増幅
器Ａ1の反転出力端子Ｏ￣の電圧を検出して、例えば単
一の５Ｖ電源の範囲内に収める減衰機能付きレベルシフ
ト回路ＬＳは、ＧＮＤ電位を基準に電圧を反転し、かつ
Ｋ1で減衰させるものである。
器Ａ1の反転出力端子Ｏ￣の電圧を検出して、例えば単
一の５Ｖ電源の範囲内に収める減衰機能付きレベルシフ
ト回路ＬＳは、ＧＮＤ電位を基準に電圧を反転し、かつ
Ｋ1で減衰させるものである。
【００４７】このレベルシフト回路ＬＳの出力と、オン
フック時のTip、Ring端電圧を決定する基準電圧Ｋ1Ｖ
REF2と、交流信号で回路が飽和することを防止するため
の第３の基準電圧ＶREF3とが加算器Ａddに入力され、加
算器Ａddの出力は可変減衰器ＡTTに入力されて、第３の
基準電源ＶREF3を基準として一定の値Ｋ2で減衰され
る。
フック時のTip、Ring端電圧を決定する基準電圧Ｋ1Ｖ
REF2と、交流信号で回路が飽和することを防止するため
の第３の基準電圧ＶREF3とが加算器Ａddに入力され、加
算器Ａddの出力は可変減衰器ＡTTに入力されて、第３の
基準電源ＶREF3を基準として一定の値Ｋ2で減衰され
る。
【００４８】可変減衰器ＡTTの出力と、第３の基準電圧
ＶREF3と同じ値の基準電圧ＶREF3が減衰器Ｓubに入力さ
れる。
ＶREF3と同じ値の基準電圧ＶREF3が減衰器Ｓubに入力さ
れる。
【００４９】減算器Ｓubの出力は、低域ろ波回路L.P.F.
の出力電圧が電圧電流変換回路Ａ2によって電流に変換
される。
の出力電圧が電圧電流変換回路Ａ2によって電流に変換
される。
【００５０】電圧電流変換回路Ａ2は抵抗値Ｒの抵抗値
Ｒ13で電圧を電流に変換する。この時の変換係数
（Ｇm）は、図１に示した前記第１の実施形態と同様
に、Ｋ3／Ｒで、上式(6)の関係となる。
Ｒ13で電圧を電流に変換する。この時の変換係数
（Ｇm）は、図１に示した前記第１の実施形態と同様
に、Ｋ3／Ｒで、上式(6)の関係となる。
【００５１】電圧電流変換回路Ａ2の出力は平衡増幅器
Ａ1の反転入力端子に接続される。
Ａ1の反転入力端子に接続される。
【００５２】図２に示した本実施形態は、オンフック時
のTip、Ring端電圧制御を低電圧の回路で実現するため
のものである。このため、平衡増幅器Ａ1の反転出力電
圧を検出して＋５Ｖの範囲にレベルシフトしている。
のTip、Ring端電圧制御を低電圧の回路で実現するため
のものである。このため、平衡増幅器Ａ1の反転出力電
圧を検出して＋５Ｖの範囲にレベルシフトしている。
【００５３】そして、加算された基準電圧Ｋ1ＶREF2に
て、オンフック時のTip、Ring端電圧を制御している。
同時に第３の基準電圧ＶREF3を加算することにより、加
算器Ａddや可変減衰器ＡTTのアンプに対し入力交流信号
が動作範囲内に保たれることを保証している。
て、オンフック時のTip、Ring端電圧を制御している。
同時に第３の基準電圧ＶREF3を加算することにより、加
算器Ａddや可変減衰器ＡTTのアンプに対し入力交流信号
が動作範囲内に保たれることを保証している。
【００５４】減衰器Ｓubは、加算された第３の基準電圧
ＶREF3分の影響をなくすため、同じ基準電圧ＶREF3を減
算して、元の信号レベルに戻す働きをしている。従っ
て、図１の前記第１の実施形態における上式(7)に相当
する計算式は、次式(9)のようになる。
ＶREF3分の影響をなくすため、同じ基準電圧ＶREF3を減
算して、元の信号レベルに戻す働きをしている。従っ
て、図１の前記第１の実施形態における上式(7)に相当
する計算式は、次式(9)のようになる。
【００５５】
【数３】
【００５６】ここで、可変減衰器ＡTTの減衰量Ｋ2が、
加算された基準電圧ＶREF3にかからないのは、可変減衰
器ＡTTがＶREF3を基準として動作しているからである。
そして、上式(9)により、 Ｖ0＝−ＶREF2 …(10) となり、前記第１の実施形態の結果式(8)と同一にな
る。
加算された基準電圧ＶREF3にかからないのは、可変減衰
器ＡTTがＶREF3を基準として動作しているからである。
そして、上式(9)により、 Ｖ0＝−ＶREF2 …(10) となり、前記第１の実施形態の結果式(8)と同一にな
る。
【００５７】上式(10)からわかるように、Ｖ0はＫ2とは
無関係となり、給電抵抗を制御するＫ2を可変させて
も、Ｖ0は一定となる。
無関係となり、給電抵抗を制御するＫ2を可変させて
も、Ｖ0は一定となる。
【００５８】本実施形態においても、電圧ＶREF2を制御
するだけで、オンフック時のTip、Ring端子電圧が制御
できる。
するだけで、オンフック時のTip、Ring端子電圧が制御
できる。
【００５９】ここで、可変減衰器ＡTTは、本加入者回路
における等価給電抵抗を決定するものである。
における等価給電抵抗を決定するものである。
【００６０】図３は、本発明の第３の実施形態として、
前記第２の実施形態の回路構成をより具体的に示すブロ
ック図を示している。図３において、図２と同一の要素
には同一符号を付与し、その説明を省略する。
前記第２の実施形態の回路構成をより具体的に示すブロ
ック図を示している。図３において、図２と同一の要素
には同一符号を付与し、その説明を省略する。
【００６１】図３を参照して、図２における減衰機能付
きレベルシフト回路ＬＳと加算器Ａddは、一端が平衡増
幅器Ａ1の反転出力端子Ｏ￣に接続された抵抗Ｒ7と、正
転入力端子が基準電圧ＶREF4に接続された演算増幅器Ｏ
Ｐ1と、一端が抵抗Ｒ7の他端と演算増幅器ＯＰ1の反転
入力端子とに共通接続され、他端が演算増幅器ＯＰ1の
出力端子に接続された抵抗Ｒ8と、から構成されてい
る。
きレベルシフト回路ＬＳと加算器Ａddは、一端が平衡増
幅器Ａ1の反転出力端子Ｏ￣に接続された抵抗Ｒ7と、正
転入力端子が基準電圧ＶREF4に接続された演算増幅器Ｏ
Ｐ1と、一端が抵抗Ｒ7の他端と演算増幅器ＯＰ1の反転
入力端子とに共通接続され、他端が演算増幅器ＯＰ1の
出力端子に接続された抵抗Ｒ8と、から構成されてい
る。
【００６２】また、図２における減算器Ｓubは、一端が
可変減衰器ＡTTの出力に接続された抵抗Ｒ9と、一端が
基準電圧ＶREF2に接続された抵抗Ｒ11と、一端が接地電
位ＧＮＤに接続された抵抗Ｒ10と、正転入力が抵抗Ｒ9
の他端と抵抗Ｒ10の他端とに共通接続された演算増幅器
ＯＰ2と、演算増幅器ＯＰ2の出力と反転入力端子間に接
続された抵抗Ｒ12と、から構成されている。
可変減衰器ＡTTの出力に接続された抵抗Ｒ9と、一端が
基準電圧ＶREF2に接続された抵抗Ｒ11と、一端が接地電
位ＧＮＤに接続された抵抗Ｒ10と、正転入力が抵抗Ｒ9
の他端と抵抗Ｒ10の他端とに共通接続された演算増幅器
ＯＰ2と、演算増幅器ＯＰ2の出力と反転入力端子間に接
続された抵抗Ｒ12と、から構成されている。
【００６３】また、抵抗Ｒ11の他端は演算増幅器ＯＰ2
の反転入力と抵抗Ｒ12の一端とに共通接続されている。
の反転入力と抵抗Ｒ12の一端とに共通接続されている。
【００６４】図３を参照して、図２における、第２の基
準電圧ＶREF2と第３の基準電圧ＶREF3の加算制御を、演
算増幅器ＯＰ1の正転入力端子に接続されている、第４
の基準電圧ＶREF4の１カ所で処理している。
準電圧ＶREF2と第３の基準電圧ＶREF3の加算制御を、演
算増幅器ＯＰ1の正転入力端子に接続されている、第４
の基準電圧ＶREF4の１カ所で処理している。
【００６５】ここで、前記第２の実施形態と同様に計算
する。
する。
【００６６】まず、減衰機能付きレベルシフト回路と加
算器を構成する演算増幅器ＯＰ1について計算する。こ
れに要求される特性としては、図２からわかるように、
Ｋ1Ｖ0＋Ｋ1ＶREF2＋ＶREF3の出力電圧を得ることであ
る。
算器を構成する演算増幅器ＯＰ1について計算する。こ
れに要求される特性としては、図２からわかるように、
Ｋ1Ｖ0＋Ｋ1ＶREF2＋ＶREF3の出力電圧を得ることであ
る。
【００６７】ここで、演算増幅器ＯＰ1の出力電圧をＶ
OP1とすると、次式(11)のようになるように、抵抗Ｒ7と
Ｒ8と第４の基準電圧ＶREF4を設定すればよい。
OP1とすると、次式(11)のようになるように、抵抗Ｒ7と
Ｒ8と第４の基準電圧ＶREF4を設定すればよい。
【００６８】
【数４】
【００６９】すなわち、次式(12)、(13)となるように各
々を設定すれば、図２と等価になる。
々を設定すれば、図２と等価になる。
【００７０】
【数５】
【００７１】次に、減算器を構成する演算増幅器ＯＰ2
について計算する。ここに要求される特性としては、可
変減衰器ＡTTの出力電圧ＶATTと基準電圧ＶREF3との引
き算であり、数式ではＶATT−ＶREF2の演算となる。
について計算する。ここに要求される特性としては、可
変減衰器ＡTTの出力電圧ＶATTと基準電圧ＶREF3との引
き算であり、数式ではＶATT−ＶREF2の演算となる。
【００７２】演算増幅器ＯＰ2と抵抗Ｒ9〜Ｒ12とで差動
増幅器を構成すれば減算器処理が可能となる。すなわ
ち、 Ｒ9＝Ｒ10＝Ｒ11＝Ｒ12 …(14) の条件で上述したような接続では、演算増幅器ＯＰ2の
出力電圧ＶOP2は、 ＶOP2＝ＶATT−ＶREF2 …(15) となり、所望の特性が実現できる。
増幅器を構成すれば減算器処理が可能となる。すなわ
ち、 Ｒ9＝Ｒ10＝Ｒ11＝Ｒ12 …(14) の条件で上述したような接続では、演算増幅器ＯＰ2の
出力電圧ＶOP2は、 ＶOP2＝ＶATT−ＶREF2 …(15) となり、所望の特性が実現できる。
【００７３】上述したように各定数を設定することによ
り、図３に示す本実施形態は、図２と等価になり、図３
におけるオンフック時のTip、Ring端子電圧Ｖ0は、図２
と同様に、 Ｖ0＝−ＶREF2 …(16) となり、第２の基準電圧ＶREF2を変えることで所望のオ
ンフック時のTip、Ring端子電圧を得ることができる。
り、図３に示す本実施形態は、図２と等価になり、図３
におけるオンフック時のTip、Ring端子電圧Ｖ0は、図２
と同様に、 Ｖ0＝−ＶREF2 …(16) となり、第２の基準電圧ＶREF2を変えることで所望のオ
ンフック時のTip、Ring端子電圧を得ることができる。
【００７４】
【発明の効果】以上説明したように、本発明によれば、
加入者回路オンフック状態のTip、Ring端子電圧制御
を、全て低域ろ波回路の前段にて一括して処理すること
でノイズ特性を大幅に改善できるという効果を有する。
加入者回路オンフック状態のTip、Ring端子電圧制御
を、全て低域ろ波回路の前段にて一括して処理すること
でノイズ特性を大幅に改善できるという効果を有する。
【００７５】また、本発明によれば、制御部を簡単な回
路で低耐圧部にレベルシフトする構成にしたので、ロー
コストの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成でき
るという利点も有する。また、Ｃ−ＭＯＳで構成できる
ということはＣＰＵ等でのソフト処理が可能となるとい
う効果も有する。
路で低耐圧部にレベルシフトする構成にしたので、ロー
コストの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成でき
るという利点も有する。また、Ｃ−ＭＯＳで構成できる
ということはＣＰＵ等でのソフト処理が可能となるとい
う効果も有する。
【００７６】さらに、本発明によれば、このレベルシフ
ト回路に与えるバイアス電圧とオンフック電圧制御信号
を同一の基準電圧で制御できる構成としたので回路の簡
単化が達成され、ひいては低コスト化を実現可能とする
という効果も有する。また、このバイアス電圧の効果に
より、単電源動作でも交流信号がクランプせず、オンフ
ック状態での各種信号の伝送時にでも正常動作できると
いう効果も有する。
ト回路に与えるバイアス電圧とオンフック電圧制御信号
を同一の基準電圧で制御できる構成としたので回路の簡
単化が達成され、ひいては低コスト化を実現可能とする
という効果も有する。また、このバイアス電圧の効果に
より、単電源動作でも交流信号がクランプせず、オンフ
ック状態での各種信号の伝送時にでも正常動作できると
いう効果も有する。
【図１】本発明の一実施形態の構成を示す図である。
【図２】本発明の他の実施形態の構成を示す図である。
【図３】図２に示した、本発明の他の実施形態の具体的
な回路構成を示す図である。
な回路構成を示す図である。
【図４】従来のオンフック状態の加入者回路の構成を示
す図である。
す図である。
Ｒ1〜Ｒ15 抵抗 Ａ1 平衡増幅器 Ａ2 電圧電流変換回路 ＬＳ 減衰機能付きレベルシフト回路 ＡTT 可変減衰器 Ａdd 加算器 Ａub 減算器 ＶREF1〜ＶREF4 基準電圧源 L.P.F. 低域ろ波器 ＯＰ1、ＯＰ2 演算増幅器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04Q 3/42 - 3/42 107 H04M 19/00 - 19/08
Claims (6)
- 【請求項１】正転入力端子と反転入力端子の２つの入力
端子間の電圧を増幅し、第１の基準電圧を中心にして正
転出力と反転出力が互いに同振幅で逆極性の電圧を発生
する平衡増幅器と、 ２線式線路の一方と前記平衡増幅器の反転入力端子間、
前記２線式線路の他方と前記平衡増幅器の正転入力端子
間、及び前記平衡増幅器の反転入力端子と正転出力端子
間、前記平衡増幅器の正転入力端子と反転出力端子間に
それぞれ接続された同一の抵抗値を有する第１〜第４の
抵抗と、 前記２線式線路の前記一方と前記平衡増幅器の反転出力
端子との間、および前記２線式線路の前記他方と前記平
衡増幅器の正転出力端子との間に接続された第５、第６
の抵抗と、 前記平衡増幅器の反転出力端子の電圧と、オンフック時
の２線式線路の電圧を制御する第２の基準電圧とを電圧
加算する加算器と、 入力端が前記加算器の出力に接続されオフフック時の給
電抵抗を設定する可変減衰器と、 入力端が前記可変減衰器の出力に接続された低域ろ波回
路と、 前記低域ろ波回路の出力電圧を電流に変換し、その電流
出力が前記平衡増幅器の入力に接続された電圧電流変換
回路と、 を備えたことを特徴とする加入者回路。 - 【請求項２】前記平衡増幅器の反転出力端子と前記加算
器との間に減衰機能付きレベルシフトの手段を備え、 前記第２の基準電圧源は前記第２の基準電圧源の電圧値
に前記減衰機能付きレベルシフト手段と同じ減衰量を掛
けた値とし、 前記加算器に第３の基準電圧が加算され、 前記可変減衰器は前記第３の基準電圧を基準として動作
し、 さらに前記可変減衰器と前記低域ろ波回路との間に前記
第３の基準電圧を減算する減算器を備えたことを特徴と
する請求項１記載の加入者回路。 - 【請求項３】前記減衰機能付きレベルシフト手段と前記
加算器とが、 一端が前記平衡増幅器の反転出力に接続された第７の抵
抗と、 反転入力端子が前記第７の抵抗の他端に接続された第１
の演算増幅器と、 一端が前記第１の演算増幅器の反転入力端子と前記第７
の抵抗の他端とに共通接続され、他端が前記第１の演算
増幅器の出力端子に接続された第８の抵抗と、 を備え、 前記第１の演算増幅器の正転入力端子に第４の基準電圧
が接続されたことを特徴とする請求項２記載の加入者回
路。 - 【請求項４】前記減算器が、 一端が前記可変減衰器の出力端子に接続された第９の抵
抗と、 正転入力端子が前記第９の抵抗の他端に接続された第２
の演算増幅器と、 一端が接地され、他端が前記第２の演算増幅器の正転入
力端子と前記第９の抵抗の他端とに共通接続された第１
０の抵抗と、 一端が前記第２の基準電圧に接続され、他端が前記第２
の演算増幅器の反転入力端子に接続された第１１の抵抗
と、 一端が前記第２の演算増幅器の反転入力端子と前記第１
１の抵抗の他端とに共通接続された第１２の抵抗と、 を備えたことを特徴とする請求項２記載の加入者回路。 - 【請求項５】差動出力端が２線式線路のTip及びRing端
子に所定の抵抗を介して接続される平衡型増幅器の反転
出力端電圧とオンフック時の２線式線路の電圧を制御す
る第２の基準電圧とを加算器にて電圧加算し、該加算器
の出力を、オフフック時の給電抵抗を設定する可変減衰
器に入力し、該可変型減衰器の出力を低域ろ波回路を介
して電圧電流変換手段に入力し、該電圧電流変換手段の
出力を前記平衡型増幅器に入力して直流帰還ループを形
成してなることを特徴とする加入者回路。 - 【請求項６】前記平衡増幅器の反転出力端子と前記加算
器との間に減衰機能付きレベルシフトの手段を備え、 前記オンフック電圧制御用の基準電圧値に前記減衰機能
付きレベルシフト手段と同一の減衰量を乗じた値を、前
記加算器にオンフック電圧制御用の基準電圧として入力
し、 さらに前記加算器には第３の入力として別の基準電圧が
入力加算され、 前記可変型減衰器は前記第３の基準電圧を基準として動
作し、 前記可変減衰器と前記低域ろ波回路との間に前記第３の
基準電圧を減算する減算器を、備えたことを特徴とする
請求項５記載の加入者回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269114A JP2845181B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
| US08/714,386 US5818927A (en) | 1995-09-22 | 1996-09-16 | Circuit for controlling an on-hook voltage by the use of a balanced amplifier without supplying a constant current to the balanced amplifier |
| EP96114958A EP0765069B1 (en) | 1995-09-22 | 1996-09-18 | Circuit for controlling an on-hook voltage by the use of a balanced amplifier without supplying a constant current to the balanced amplifier |
| DE69634945T DE69634945T2 (de) | 1995-09-22 | 1996-09-18 | On-hook-Spannungssteuerungsschaltung mittels eines symmetrischen Verstärkers ohne Konstantstromspeisung desselben |
| CN96122550A CN1080510C (zh) | 1995-09-22 | 1996-09-21 | 通过使用无须加恒流的平衡放大器控制挂机电压的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269114A JP2845181B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993623A JPH0993623A (ja) | 1997-04-04 |
| JP2845181B2 true JP2845181B2 (ja) | 1999-01-13 |
Family
ID=17467875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7269114A Expired - Fee Related JP2845181B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5818927A (ja) |
| EP (1) | EP0765069B1 (ja) |
| JP (1) | JP2845181B2 (ja) |
| CN (1) | CN1080510C (ja) |
| DE (1) | DE69634945T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275582B1 (en) * | 1999-12-17 | 2001-08-14 | Telcordia Technologies, Inc. | Differential line bridge for scaleable near-end speech cancellation for tip and ring tone signal detectors |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688129A (en) * | 1969-08-26 | 1972-08-29 | Sony Corp | Signal control circuit |
| NL7402575A (nl) * | 1974-02-26 | 1975-08-28 | Philips Nv | Elektronisch telefoontoestel. |
| US4254305A (en) * | 1979-02-07 | 1981-03-03 | International Telephone And Telegraph Corporation | Current limited subscriber line feed circuit |
| US4600811A (en) * | 1982-12-28 | 1986-07-15 | Nec Corporation | Subscriber line interface circuit |
| CA1231480A (en) * | 1985-03-15 | 1988-01-12 | John A. Barsellotti | Constant current line circuit |
| EP0215677B1 (en) * | 1985-09-20 | 1992-07-22 | Nec Corporation | Subscriber line interface circuit having means for combining dc and ac feedback signals |
| JPH06105988B2 (ja) * | 1985-09-20 | 1994-12-21 | 日本電気株式会社 | 加入者回路 |
| CA1239718A (en) * | 1985-10-11 | 1988-07-26 | Trillium Telephone Systems Inc. | Key telephone system |
| JPH063958B2 (ja) * | 1987-04-28 | 1994-01-12 | 日本電気株式会社 | 回線給電回路 |
| SE465547B (sv) * | 1990-02-01 | 1991-09-23 | Ericsson Telefon Ab L M | Saett och krets foer likstroemsmatning till en telefonlinje |
| US5103387A (en) * | 1991-01-31 | 1992-04-07 | Northern Telecom Limited | High voltage converter |
| JPH0568120A (ja) * | 1991-09-05 | 1993-03-19 | Fujitsu Ltd | 給電回路 |
| JPH05244646A (ja) * | 1992-02-26 | 1993-09-21 | Nec Corp | 加入者回路 |
| JP2639304B2 (ja) * | 1993-06-15 | 1997-08-13 | 日本電気株式会社 | 加入者回路 |
-
1995
- 1995-09-22 JP JP7269114A patent/JP2845181B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-16 US US08/714,386 patent/US5818927A/en not_active Expired - Fee Related
- 1996-09-18 DE DE69634945T patent/DE69634945T2/de not_active Expired - Fee Related
- 1996-09-18 EP EP96114958A patent/EP0765069B1/en not_active Expired - Lifetime
- 1996-09-21 CN CN96122550A patent/CN1080510C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5818927A (en) | 1998-10-06 |
| DE69634945D1 (de) | 2005-08-25 |
| EP0765069A3 (en) | 2003-07-30 |
| JPH0993623A (ja) | 1997-04-04 |
| DE69634945T2 (de) | 2006-05-24 |
| EP0765069B1 (en) | 2005-07-20 |
| EP0765069A2 (en) | 1997-03-26 |
| CN1151648A (zh) | 1997-06-11 |
| CN1080510C (zh) | 2002-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870002736A (ko) | 가입자 선로 인터페이스 회로 | |
| JP2760325B2 (ja) | 加入者回路 | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| US4088961A (en) | Operational amplifier driver circuit | |
| JPH08503341A (ja) | 電気通信用ライン・インタフェース回路 | |
| JP2845181B2 (ja) | 加入者回路 | |
| JP3630369B2 (ja) | アナログエコーフィルタ | |
| US5515434A (en) | Impedance setting circuit for a SLIC | |
| KR910004058B1 (ko) | 확성 전화기 | |
| US4723280A (en) | Constant current line circuit | |
| US5271059A (en) | Method and configuration for forming a line termination of a telephone line | |
| JPS59135961A (ja) | 電話機用送話信号抑制回路 | |
| JP2904147B2 (ja) | 加入者回路 | |
| JP3063633B2 (ja) | 加入者回路 | |
| GB2193063A (en) | Line circuits | |
| JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JPS6126740B2 (ja) | ||
| FI104933B (fi) | Tilaajajohtoliitäntäpiiri | |
| JPS5933912A (ja) | 電流電圧変換回路 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JPH0456450A (ja) | 増幅回路 | |
| CA2193154C (en) | Circuit and method for reducing common mode interference in telephone instruments | |
| JP3031518B2 (ja) | 側音回路 | |
| JPH02192324A (ja) | 加入者線終端回路 | |
| JP2911232B2 (ja) | 伝送出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |