JP3063633B2 - 加入者回路 - Google Patents

加入者回路

Info

Publication number
JP3063633B2
JP3063633B2 JP8233593A JP23359396A JP3063633B2 JP 3063633 B2 JP3063633 B2 JP 3063633B2 JP 8233593 A JP8233593 A JP 8233593A JP 23359396 A JP23359396 A JP 23359396A JP 3063633 B2 JP3063633 B2 JP 3063633B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8233593A
Other languages
English (en)
Other versions
JPH1065838A (ja
Inventor
隆一 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8233593A priority Critical patent/JP3063633B2/ja
Priority to US08/910,246 priority patent/US5943419A/en
Priority to CN97116767A priority patent/CN1118180C/zh
Publication of JPH1065838A publication Critical patent/JPH1065838A/ja
Application granted granted Critical
Publication of JP3063633B2 publication Critical patent/JP3063633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/738Interface circuits for coupling substations to external telephone lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Amplifiers (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Meter Arrangements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、加入者回路に関
し、特に通話電流の極性切替回路を内蔵した加入者回路
に関する。
【0002】
【従来の技術】従来、この種の加入者回路は、加入者線
への通話電流供給を1つの目的として用いられており、
公衆電話の課金信号の送出等のために、通話電流極性切
替回路が必要とされている。一般の加入者回路用ICに
は、通話電流の極性切替回路を外付けにしたものと、内
蔵したものの2種類がある。通常、極性を切替える前の
給電をノーマル給電、極性を切替えた後の給電をリバー
ス給電という。
【0003】図5は、従来の通話電流極性切替回路を外
付けにした加入者回路の直流給電部の一例を示すブロッ
ク図であり、図6は、図5のブロック図を具体的な回路
構成として示した図である。
【0004】図5、及び図6を参照して、従来の通話電
流極性切替回路を外付けにした加入者回路の直流給電部
の構成を説明する。以下各図面において同一の要素には
同一の参照符号が付されている。
【0005】正、負の入力端子(+)、(−)と、この
入力端子間の電圧を増幅して第4の基準電圧VREF4
を中心にして互いに同振幅で逆極性の電圧を発生する2
つの出力O、O ̄とを有する入出力差動形の平衡増幅器
4の正転および反転出力端子O、O ̄とTip、Rin
gの各端子との間に抵抗値RFを有する抵抗8e、8f
をそれぞれ接続し、Tip端子から抵抗値Rを有する抵
抗8a、8bを介して平衡増幅器4の負入力端子(−)
と正転出力端子Oとに帰還をかけ、同様に、Ring端
子から抵抗値Rを有する抵抗8c、8dを介して平衡増
幅器4の正転入力端子(+)と反転出力端子O ̄とに帰
還をかけて単位反転増幅器を構成している。
【0006】平衡増幅器4の反転出力端子O ̄は、第1
の増幅器5a1の入力端子と接続され、第1の増幅器5
a1の出力信号は、第1のオフセット電圧VOFF1が
加算された後、電圧弁別回路5a2の第1の正転入力端
子に接続される。電圧弁別回路5a2の第2の正転入力
端子には第2の基準電圧VREF2が入力される。
【0007】この電圧弁別回路5a2は、第1と第2の
2つの正転入力端子を持ち、この2つの入力のうち高い
電圧の方が有効となる。そして、この有効となる入力電
圧と同じ電圧を低インピーダンスで出力する、いわゆる
バッファ増幅器の働きも有する。
【0008】電圧弁別回路5a2の出力端子は、減算器
10の第1の入力端子に接続される。第3の増幅器6a
の入力端子には第1の基準電圧VREF1が接続され、
出力端子は減算器10の第2の入力端子に接続される。
【0009】減算器10の出力端子は第1の低域ろ波器
5b1の入力に接続される。
【0010】第1の低域ろ波器5b1の出力は、第2の
増幅器5b2の入力端子に接続され、第2の増幅器5b
2の出力端子は、第1の加算器5b3の第1の入力端子
に接続される。この第1の加算器5b3の第2の入力端
子には第2のオフセット電圧VOFF2が入力される。
【0011】第1の加算器5b3の出力は、第1の電圧
電流変換回路5b4の入力に接続され、第1の電圧電流
変換回路の出力は平衡増幅器4の反転入力端子(−)に
接続される。
【0012】第2の電圧電流変換回路6b4には第3の
基準電圧VREF3が入力され、この第2の電圧電流変
換回路6b4の出力は平衡増幅器4の正転入力端子
(+)に接続される。
【0013】Tip端子には第1のリレー11aの一端
が、またRing端子には第2のリレー11bの一端が
外付けされており、第1のリレー11aの他端と第2の
リレー11bの他端の間に線路抵抗3が接続される。ま
た、第1のリレー11aの3端子目はRing端子に、
第2のリレー11bの3端子目はTip端子に接続され
る。
【0014】次に、図5、図6を参照して、回路の動作
を説明する。
【0015】まず、ノーマル給電時について説明する。
【0016】ノーマル給電時は、第1、第2のリレー1
1a、11bが、図面上Nと記された方に接続される。
平衡増幅器4の反転出力電圧をV1とすると、この電圧
V1は第1の増幅器5a1でK1倍にされ、さらに第1
の増幅器5a1の出力でVOFF1というオフセット電
圧が加えられる。従って、第1の増幅器5a1の出力電
圧V2は、次式(1)となる。
【0017】V2=K1・V1+VOFF1 …(1)
【0018】次の電圧弁別回路5a2の入力端子で、第
1の増幅器5a1の出力電圧V2と第2の基準電圧VR
EF2との比較をする。
【0019】まず、V2>VREF2の状態を考える
と、電圧弁別回路5a2の出力にはV2なる電圧が出力
され、減算器10の第1の入力端子にV2なる電圧が入
力される。
【0020】第3の増幅器6aには第1の基準電圧VR
EF1が入力され、(K4・VREF1)なる出力電圧
を減算器10の第2の入力端子に出力する。
【0021】減算器10では、電圧弁別回路5a2の出
力電圧V2と第3の増幅器の出力電圧(K4・VREF
1)との減算を行う。
【0022】従って、減算器10の出力電圧V3は、次
式(2)となる。
【0023】
【0024】通常VOFF1=K4・VREF1となる
ようにK4とVREF1の値を定め、この減算器10で
オフセット電圧VOFF1のキャンセルを行う。
【0025】これより、減算器10の出力電圧V3は、
次式(3)で表される。
【0026】V3=K1・V1 …(3)
【0027】減算器10の出力電圧V3は、第1の低域
ろ波器5b1に通過することで交流成分が除去される。
【0028】第1の低域ろ波器の出力電圧V3は、第2
の増幅器5b2でK2倍され第1の加算器5b3に出力
される。
【0029】第1の加算器5b3では、第2の増幅器5
b2の出力電圧と第2のオフセット電圧VOFF2を加
算し、次式(4)なる電圧を第1の電圧電流変換回路5
b4に出力する。
【0030】 V4=K1・K2・V1+VOFF2 …(4)
【0031】第1の電圧電流変換回路5b4は、(K3
/R)なる電圧電流変換係数をもつため、第1の電圧電
流変換回路5b4の出力電流IDC1は、次式(5)と
なる。
【0032】
【0033】この電流IDC1が平衡増幅器4の反転入
力端子(−)に帰還される。
【0034】第2の電圧電流変換回路6b4において
は、第3の基準電圧VREF3が、(K3/R)の電流
電圧変換係数で電流変換され、第2の電圧電流変換回路
6b4の出力電流IDC2は、次式(6)となる。
【0035】IDC2=K3・VREF3/R …(6)
【0036】この電流IDC2が平衡増幅器4の正転入
力端子(+)に流入する。
【0037】以後、平衡増幅器4の出力電圧あるいは第
2の基準電圧VREF2をある係数倍の電流に変換して
平衡増幅器4の入力に流入する電流を「直流帰還電流」
と呼び、直流帰還電流に重畳されたオフセット電流をキ
ャンセルするために平衡増幅器4の入力に流入する電流
を「オフセットキャンセル電流」と呼ぶことにする。
【0038】ここから、線路抵抗3に流れる通話電流I
Lを求める。ここで、Tip端子の電圧をVTipとす
る。
【0039】平衡増幅器4の反転入力端子に直流帰還電
流IDC1が帰還され、正転入力端子にオフセットキャ
ンセル電流IDC2が流入されることで、次式(7)と
なる。
【0040】
【0041】ここで、式(7)に式(5)、(6)を代
入すると、次式(8)が求まる。
【0042】
【数1】
【0043】第3の基準電圧VREF3は、第2のオフ
セット電圧VOFF2をキャンセルするための電圧であ
るので、VREF3=VOFF2とする。従って、次式
(9)で表される。
【0044】
【数2】
【0045】これをV1について解くと、次式(10)
となる。
【0046】 V1=2・VTip/(2−K1・K2・K3)…(10)
【0047】また、通話電流ILは、次式(11)と表
される。
【0048】IL=(V1−VTip)/RF …(11)
【0049】式(11)に式(10)を代入すると、次
式(12)となる。
【0050】
【数3】
【0051】ここで、次式(13)と置く。
【0052】
【0053】すると、次式(14)となり、定抵抗給電
ができることがわかる。
【0054】IL=−VTip/RDC …(14)
【0055】第1、第2の増幅器5a1、5b2の利得
K1、K2と、第1の電圧電流変換回路5b4の利得K
3を可変することで、給電抵抗RDCを任意に設定でき
る。
【0056】ここで、平衡増幅器4の性質から、平衡増
幅器4の反転入力端子に流れ込む電流が、正転入力端子
に流れ込む電流よりも大きい時には、Tip端子からR
ing端子の方向に、また逆のときはRing端子から
Tip端子の方向に電流が流れる仕組みとなっている。
この図5、図6に示す従来の給電回路では、必ずIDC
1>IDC2となるため、通話電流ILはTip端子か
らRing端子の方向にしか流すことができない。
【0057】従って、通話電流の極性を切替えてリバー
ス給電するためには、外付けの転極リレー11をNから
Rの方向に切り替えることで対応する。
【0058】次に、V2<VREF2の状態を考える。
上記の定抵抗給電の場合と同様に考えると、減算器10
の出力電圧V3は、次式(15)となる。
【0059】 V3=VREF2−K4・VREF1 …(15)
【0060】この電圧V3は、第2の増幅器5b2でK
2倍され、第1の加算器5b3で第2のオフセット電圧
VOFF2が加算される。
【0061】従って、第1の加算器5b3の出力電圧V
4は、次式(16)となる。
【0062】
【0063】この電圧V4が、第1の電圧電流変換回路
5b4で電流変換され、次式(17)となり、この直流
帰還電流IDC1が平衡増幅器4の反転入力端子に流入
する。
【0064】
【数4】
【0065】また、平衡増幅器4の正転入力端子には、
次式(18)のオフセットキャンセル電流IDC2が流
入する。
【0066】IDC2=K3・VREF3/R …(18)
【0067】V2<VREF2のときは、平衡増幅器4
の反転出力端子Oから平衡増幅器4の反転入力端子
(−)への帰還が切れた状態となっているため、IDC
1は実際には帰還電流ではない。このように、帰還が切
れた場合の通話電流ILは、次式(19)で求められ
る。
【0068】
【0069】式(19)に式(17)、(18)を代入
すると、次式(20)となる。
【0070】
【数5】
【0071】ここで、前述した定抵抗給電時で説明した
ように、VREF3=VOFF2であるため、次式(2
1)のようになり、定電流給電が実現できる。
【0072】
【数6】
【0073】また、K2、K3、K4、VREF2とV
REF1を適当に決めることで、任意に定電流値が設定
できる。
【0074】この場合も定抵抗給電の場合と同様に、I
DC1>IDC2となるため、通話電流は必ずTip端
子からRing端子に流れる。
【0075】よって、リバース給電をするために、外付
けの転極リレー11を制御して通話電流の極性の切替え
を行っている。
【0076】図7は、特開昭61−113354号公報
に記載された、従来の通話電流極性切替回路を内蔵した
加入者回路の一例を示すブロック図である。
【0077】図7を参照して、従来の通話電流極性切替
回路を内蔵したタイプの加入者回路の直流給電部の説明
をする。
【0078】図7において、2a、2bは加入者線、1
00a、100bはそれぞれ同一構成の給電回路で、そ
れぞれ制御端子107a、107bを有し、加入者線2
a、2bに対し互いに逆極性に接続されている。以下、
それぞれ「ノーマル給電回路100a」、「リバース給
電回路100b」という。
【0079】ノーマル給電回路100a(リバース給電
回路100b)は、加入者線2a、2bの加入者線電圧
を検出して電流に変換する高入力インピーダンスの電圧
電流変換回路101a(101b)と、共通端子104
a(104b)を有し、電圧電流変換回路101a(1
01b)の出力を入力するカレントミラー回路103a
(103b)と、該カレントミラー回路103a(10
3b)の出力を入力して加入者線2b(2a)から通話
電流を吸い込み加入者線2a(2b)に通話電流を吐出
する電流供給回路102a(102b)と、を備え、さ
らにカレントミラー回路103a(103b)と並列に
スイッチ105a(105b)およびコンデンサ106
a(106b)が直列に接続されて構成されている。
【0080】次に、回路動作を説明する。
【0081】ノーマル給電時には、ノーマル給電回路1
00aが外部から制御端子107aの信号によりオンに
なり、リバース給電回路100bが制御端子107bの
信号によってオフとなり、通話電流は電流供給回路10
2aから加入者線2aを通って線路抵抗3に流れ、加入
者線2bから同回路102aに流入する。このとき、リ
バース給電回路100bは、加入者線2a、2bに対し
て、高インピーダンスとなるため、上記の動作に影響を
及ぼさない。
【0082】一方、リバース給電時には、制御端子10
7a、107bの信号が反転し、電流供給回路102b
から加入者線2b、線路抵抗3を経由し、加入者線2a
に戻り同回路102bに流れ込む。
【0083】
【発明が解決しようとする課題】上記した従来技術の問
題点を以下に説明する。
【0084】(1)第1の問題点として、図5に示した
給電回路では、転極リレー等、機械的素子を用いて通話
電流の極性を切り替えており、装置の小型化や電子化の
障害となっている、ということである。
【0085】その理由は、上記従来の回路は、通話電流
極性切替え回路を内蔵していない、ことによる。
【0086】(2)第2の問題点は、図7に示した、通
話電流の極性反転回路を内蔵したタイプの従来回路では
回路が大規模になり、コストの増大を抑止することが困
難である、ということである。
【0087】その理由は、ノーマル給電用とリバース給
電用の同一構成の2つの給電回路を設け、通話電流切替
時にそれら2つの給電回路を切り替えて使用しているた
め、給電回路部の面積が2倍必要となるからである。
【0088】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、通話電流極性切替
回路を内蔵し、かつ回路規模が小さく低コストで実現で
きる直流給電回路を提供することにある。
【0089】
【課題を解決するための手段】前記目的を達成するた
め、本発明の加入者回路は、第1の入力端子と第2の入
力端子の間に線路抵抗が接続され、第1の出力端子に第
1の切替スイッチの一端が接続され、第2の出力端子に
前記第1の切替スイッチの他端が接続された入出力差動
形の平衡増幅器と、入力に前記第1の切替スイッチの固
定端が接続され、出力に第2の切替スイッチの固定端が
接続された直流帰還回路の入力段と、入力に第1の基準
電圧が接続され、出力に第3の切替スイッチの固定端が
接続されたオフセットキャンセル回路の入力段と、入力
が前記第2の切替スイッチの一端と前記第3の切替スイ
ッチの一端に共通接続され、出力が該平衡増幅器の第3
の入力端子に接続された直流帰還回路の出力段と、入力
が前記第2の切替スイッチの他端と前記第3の切替スイ
ッチの他端に共通接続され、出力が該平衡増幅器の第4
の入力端子に接続されたオフセットキャンセル回路の出
力段と、を有することを特徴とする。より詳細には
記第1の入力端子と反転入力端子との間に第1の抵抗が
接続されるとともに正転出力端子と前記反転入力端子と
の間に第2の抵抗が接続され、前記第2の入力端子と正
転入力端子との間に第3の抵抗が接続されるとともに反
転出力端子と前記正転入力端子との間に第4の抵抗が接
続され、前記反転出力端子及び正転出力端子と、前記第
1及び第2の入力端子との間に、それぞれ第5及び第6
の抵抗が接続されてなる平衡増幅器と、前記平衡増幅器
の前記正転出力端子及び反転出力端子に第1、及び第2
の切替入力端が接続されてなる第1の切替スイッチと、
前記第1の切替スイッチの固定出力端に入力端が接続さ
れた直流帰還回路の入力段と、前記直流帰還回路の入力
段の出力端に固定入力端が接続されてなる第2の切替ス
イッチと、入力端から第1の基準電圧が入力されるオフ
セットキャンセル回路の入力段と、前記オフセットキャ
ンセル回路の入力段の出力端に固定入力端が接続された
第3の切替スイッチと、前記第2の切替スイッチの第1
の切替出力端と前記第3の切替スイッチの第1の切替出
力端に共通に入力端が接続された直流帰還回路の出力段
と、前記第2の切替スイッチの第2の切替出力端と前記
第3の切替スイッチの第2の切替出力端に共通に入力端
が接続されたオフセットキャンセル回路の出力段と、を
備え、前記直流帰還回路 の出力段の出力端と前記オフセ
ットキャンセル回路の出力段の出力端が前記平衡増幅器
の反転入力端子及び正転入力端子に接続されている。
【0090】すなわち、本発明は、1つの給電回路で通
話電流極性切替えを行うようにした加入者回路により達
成される。
【0091】より具体的には、本発明は、同一の回路構
成とされた直流帰還回路の出力段回路(図1の5b参
照)とオフセットキャンセル回路の出力段回路(図1の
6b参照)と、を有する。
【0092】本発明においては、直流帰還回路の出力段
回路と、オフセットキャンセル回路の出力段回路とを同
一構成とし、これら2つの回路に入力される信号をスイ
ッチで切り替えることにより、ノーマル給電時に直流帰
還回路の出力段として働いていた回路をリバース給電時
にはオフセットキャンセル用回路の出力段として働か
せ、逆にノーマル給電時にオフセットキャンセル回路の
出力段として働いていた回路をリバース給電時には直流
帰還回路の出力段として働かせ、リバース給電用に新た
に回路を設けることなく、通話電流切替えを可能として
いる。
【0093】また、本発明においては、直流帰還回路の
出力段回路と、オフセットキャンセル回路の出力段回路
と、を同一構成にすることで、従来2箇所で行っていた
オフセットキャンセルを1箇所で行うことができ、減算
器が不要としている。
【0094】また、+5V系で動作可能な回路はすべて
CMOSで構成することができ、この場合さらに回路規
模を縮小できる。
【0095】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、第1の入力端子と第2の入力端子の間に線路抵抗
(図1の3)が接続され、第1の出力端子に第1の切替
スイッチ(単に「スイッチ」ともいう)(図1の5a)
の一端(N)が接続され、第2の出力端子に第1のスイ
ッチ(図1の5a)の他端(R)が接続された入出力差
動形の平衡増幅器(図1の4)と、入力に第1の切替ス
イッチの固定端が接続され、出力に第2の切替スイッチ
(図1の7b)の固定端が接続された直流帰還回路の入
力段(図1の5a)と、入力に第1の基準電圧(図1の
Vref1)が接続され、出力に第3の切替スイッチ
(図1の7c)の固定端が接続されたオフセットキャン
セル回路の入力段(図1の6a)と、入力が第2の切替
スイッチ(図1の7b)の一端(N)と第3の切替スイ
ッチ(図1の7c)の一端(R)に共通接続され、出力
が平衡増幅器(図1の4)の第3の入力端子に接続され
た直流帰還回路の出力段と、入力が第2の切替スイッチ
(図1の7b)の他端(R)と第3のスイッチ(図1の
7c)の他端(N)に共通接続され、出力が平衡増幅器
の第4の入力端子に接続されたオフセットキャンセル回
路の出力段(図1の6b)と、を有する。
【0096】本発明は、その好ましい実施の形態におい
て、直流帰還回路の出力段(図1の5b)と、オフセッ
トキャンセル回路の出力段(図1の6b)とを同一構成
とし、これら2つの回路に入力される信号をスイッチで
切り替えることにより、ノーマル給電時に直流帰還回路
の出力段として作用していた回路を、リバース給電時に
はオフセットキャンセル用回路の出力段として作用さ
せ、逆にノーマル給電時にオフセットキャンセル回路の
出力段として作用していた回路をリバース給電時には直
流帰還回路の出力段として作用させ、リバース給電用に
新たに回路を設けることなく、通話電流切替えを可能と
している。
【0097】本発明は、その好ましい実施の形態におい
て、直流帰還回路の入力段(図1の5a)は、入力電圧
を定数倍する第1の増幅器(図2の5a1)と、第1の
増幅器の出力に第1のオフセット電圧(図2のVOFF
1)を加算する手段と、1の増幅器の出力電圧と第1の
オフセット電圧の和の電圧(図2のV2)と第2の基準
電圧(Vref2)とを比較し、電圧の高い方の入力電
圧と同じ電圧を低インピーダンスで出力する電圧弁別回
路(図2の5a2)と、を有する。直流帰還回路の出力
段(図1の5b)は、第1の低域ろ波器(図2の5b
1)と、第1の低域ろ波器の出力電圧を定数倍して出力
する第2の増幅器(図2の5b2)と、第2の増幅器の
出力電圧と第2のオフセット電圧(VOFF2)を加算
する第1の加算器(図2の5b3と、第1の加算器の出
力電圧を電流変換する第1の電圧電流変換回路(図2の
5b4)と、を有する。
【0098】また、本発明は、その好ましい実施の形態
において、オフセットキャンセル回路の入力段(図1の
6a)は、第1の基準電圧(Vref1)を定数倍(K
1)して出力する第3の増幅器(図1の6a)を有す
る。また、オフセットキャンセル回路の出力段(図1の
6b)は、第2の低域ろ波器(図2の6b1)と、第2
の低域ろ波器の出力電圧を定数倍して出力する第4の増
幅器(図2のb2)と、第4の増幅器の出力電圧と第3
の基準電圧を加算する第2の加算器(図2の6b3)
と、第2の加算器の出力電圧を電流変換する第2の電圧
電流変換回路(図2の6b4)と、を有する。
【0099】
【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図であり、図2は、図1の詳細回路を示す図であ
る。
【0100】図1を参照すると、本実施例において、入
出力差動形の平衡増幅器4の第1の入力端子は、二線式
線路2のTip端子に接続され、平衡増幅器4の第2の
入力端子は、二線式線路2のRing端子に接続され
る。
【0101】二線式線路2のTip端子とRing端子
の間には線路抵抗3が接続される。
【0102】平衡増幅器4の第1の出力端子は、第1の
スイッチ7aの一端に接続され、平衡増幅器4の第2の
出力端子は、第1のスイッチ7aの他端に接続される。
【0103】第1のスイッチ7aは3端子目は、直流帰
還回路5の入力段5aの入力に接続される。直流帰還回
路5の入力段5aの出力は、第2のスイッチ7bの一端
に接続される。
【0104】第1の基準電圧VREF1は、オフセット
キャンセル回路6の入力段6aの入力に接続され、オフ
セットキャンセル回路6の入力段6aの出力は、第3の
スイッチ7cの一端に接続される。
【0105】第2のスイッチ7bの他端は、直流帰還回
路5の出力段5bの入力および第3のスイッチ7cの他
端に接続される。第2のスイッチ7bの3端子目は、オ
フセットキャンセル回路6の出力段6bの入力および第
3のスイッチの3端子目に接続される。
【0106】直流帰還回路5の出力段5bの出力は平衡
増幅器4の第3の入力端子に接続され、オフセットキャ
ンセル回路6の出力段6bの出力は平衡増幅器4の第4
の入力端子に接続される。
【0107】次に、平衡増幅器4の構成の一例について
詳細に説明する。
【0108】図2を参照すると、平衡増幅器4は、正、
負の入力端子(+)、(−)と、この入力端子間の電圧
を増幅して第4の基準電圧VREF4を中心にして互い
に同振幅で逆極性の電圧を発生する2つの出力O、O ̄
とを有する入出力差動形の平衡増幅器4の正転および反
転出力端子O、O ̄とTip、Ringの各端子との間
に抵抗値RFを有する抵抗8e、8fをそれぞれ接続
し、Tip端子から抵抗値Rを有する抵抗8a、8bを
介して平衡増幅器4の負入力端子(−)と正転出力端子
Oとに帰還をかけ、同様にRing端子から抵抗値Rを
有する抵抗8c、8dを介して平衡増幅器4の正転入力
端子(+)と反転出力端子O ̄とに帰還をかけて単位反
転増幅器を構成している。
【0109】次に、直流帰還回路5の構成の一例につい
て詳細に説明する。
【0110】この直流帰還回路5は、入力段5aと出力
段5bの2段構成とされている。
【0111】まず、入力段5aであるが、図2を参照す
ると、K1倍の利得を持つ第1の増幅器と電圧弁別回路
5a2から構成される。
【0112】K1倍の利得を持つ第1の増幅器5a1の
入力端子には、上述した第1のスイッチ7aの3端子目
が接続され、第1の増幅器5a1の出力は第1のオフセ
ット電圧VOFF1が加算される。
【0113】従って、第1の増幅器5a1の入力端子の
電圧をV1とすれば、第1の増幅器5a1の出力電圧V
2は、次式(22)となる。
【0114】V2=K1・V1+VOFF1 …(22)
【0115】次段の電圧弁別回路5a2は、第1と第2
の2つの正転入力端子を持ち、この2つの入力のうち高
い電圧の方が有効となる。そして、その有効となる入力
電圧と同じ電圧を低インピーダンスで出力する、いわゆ
るバッファ増幅器の働きも有する。
【0116】電圧弁別回路5a2の第1の正転入力端子
には第1の増幅器5a1の出力端子が接続され、第2の
正転入力端子には第2の基準電圧VREF2が接続され
ている。また、電圧弁別回路5a2の出力端子は上述し
た第2のスイッチ7bの一端に接続され、2つの正転入
力端子電圧V2とVREF2のうち電圧の高い方を出力
する。
【0117】次に、直流帰還回路5の出力段5bについ
て詳細に説明する。
【0118】図2を参照すると、直流帰還回路5の出力
段5bは、第1の低域ろ波器5b1、K2倍の利得を持
つ第2の増幅器5b2、第1の加算器5b3、および
(K3/R)の電圧電流変換係数をもつ第1の電圧電流
変換回路5b4の4つのブロックから構成される。
【0119】第1の低域ろ波器5b1の入力には、上述
した第2、第3のスイッチ7b、7cの他端が接続さ
れ、第1の低域ろ波器5b1の出力は第2の増幅器5b
2の入力に接続される。第2の増幅器5b2の出力は第
1の加算器5b3に接続され、この第1の加算器5b3
で第2のオフセット電圧VOFF2が加算される。第1
の加算器5b3の出力は第1の電圧電流変換回路5b4
の入力に接続される。第1の電圧電流変換回路5b4の
出力は平衡増幅器4の反転入力端子(−)に接続され
る。従って、第1の加算器5b3の出力電圧は、この第
1の電圧電流変換回路5b4で(K3/R)の電圧電流
変換係数をもって電流に変換され、平衡増幅器4の反転
入力端子(−)に流入する。
【0120】次に、オフセットキャンセル回路6の構成
の一例について詳細に説明する。
【0121】このオフセットキャンセル回路6は、入力
段6aと出力段6bの2段構成となっている。
【0122】まず、入力段6aであるが、図2を参照す
ると、K4倍の利得を持つ第3の増幅器6aから構成さ
れており、入力端子には第1の基準電圧VREF1が接
続され、出力端子には上述した第3のスイッチ7cの一
端が接続される。
【0123】この第3の増幅器6aの出力端子には、K
4倍のVREF1が出力される。
【0124】次に、オフセットキャンセル回路6の出力
段6bについて詳細に説明する。
【0125】図2を参照すると、オフセットキャンセル
回路6の出力段6bは、第2の低域ろ波器6b1、K2
倍の利得を持つ第4の増幅器6b2、第2の加算器6b
3、および(K3/R)の電圧電流変換係数をもつ第2
の電圧電流変換回路6b4の4つのブロックから構成さ
れる。
【0126】第2の低域ろ波器6b1の入力には、上述
した第2、第3のスイッチ7b、7cの3端子目が接続
され、第2の低域ろ波器6b1の出力は第4の増幅器6
b2の入力に接続される。第4の増幅器6b2の出力は
第2の加算器6b3に接続され、この第2の加算器6b
3で第3の基準電圧VREF3が加算される。第2の加
算器6b3の出力は、第2の電圧電流変換回路6b4の
入力に接続される。第2の電圧電流変換回路6b4の出
力は、平衡増幅器4の正転入力端子(+)に接続され
る。従って、第2の加算器6b3の出力電圧は、この第
2の電圧電流変換回路6b4でK3/Rの電圧電流変換
係数をもって電流に変換され、平衡増幅器4の正転入力
端子(+)に流入する。
【0127】以上説明したように、直流帰還回路5の出
力段5bとオフセットキャンセル回路6の出力段6bと
は、同一の回路構成を持つ。
【0128】このように、直流帰還回路5の出力段5b
とオフセットキャンセル回路6の出力段6bを同一構成
にすることで、ノーマル給電時には、5bの回路を直流
帰還回路5の出力段、6bの回路をオフセットキャンセ
ル回路6の出力段として働かせ、リバース給電時には逆
に、5bをオフセットキャンセル回路6の出力段、6b
を直流給電回路5の出力段として働かせることができ
る。
【0129】次に、図1及び図2に示した回路の動作に
ついて説明する。
【0130】まず、ノーマル給電時の動作について説明
する。
【0131】ノーマル給電時には、外部の制御信号(図
示せず)によって、スイッチ7はすべて図のN側に閉じ
る。すなわち、第1のスイッチ7aの一端と3端子目が
閉じ、他端はオープン、第2のスイッチ7bの一端と他
端が閉じ、3端子目はオープン、第3のスイッチ7cの
一端と3端子目が閉じ、他端がオープンとなるようにス
イッチが制御される。
【0132】平衡増幅器4の反転出力電圧をV1Nとす
ると、この電圧V1Nは第1の増幅器5a1でK1倍さ
れ、さらに第1の増幅器5a1の出力でVOFF1とい
う第1のオフセット電圧が加算される。従って、第1の
増幅器5a1の出力電圧V2は次式(23)となる。
【0133】V2=K1・V1N+VOFF1 …(23)
【0134】次の電圧弁別回路5a2の入力端子で、第
1の増幅器5a1の出力電圧V2と第2の基準電圧VR
EF2との比較をする。
【0135】まず、V2>VREF2の状態を考える
と、電圧弁別回路5a2の出力にはV2なる電圧が出力
され、第2のスイッチ7bを経由して第1の低域ろ波器
に入力される。
【0136】第3の増幅器6aには第1の基準電圧VR
EF1が入力され、(K4・VREF1)なる出力電圧
を第3のスイッチ7cを経由して第2の低域ろ波器に入
力する。
【0137】図6に示した従来の加入者回路のシステム
では、減算器10で電圧弁別回路5a2の出力と第3の
増幅器6aの出力との減算を行ってオフセット電圧をキ
ャンセルしていたが、本実施例では、この位置ではオフ
セットキャンセルを行わず、平衡増幅器4の入力端子間
でオフセットキャンセルを行う。このため、従来技術で
必要とされていた減算アンプを省略することができる。
【0138】電圧弁別回路5a2の出力電圧V2は、第
1の低域ろ波器5b1を通過することでAC成分が除去
され、K2倍の利得を持つ第2の増幅器5b2に入力さ
れる。第2の増幅器5b2の出力電圧は、K2・V2と
なり、次の第1の加算器5b3で第2のオフセット電圧
VOFF2と加算される。ここで、第1の加算器の出力
電圧をV4とすると、次式(24)となる。
【0139】
【0140】この電圧V4は、K3/Rの電圧電流変換
係数を持つ第1の電圧電流変換回路5b4に入力され、
IDC1Nという電流になって、平衡増幅器4の反転入
力端子(−)に帰還される。ここで、第1の電圧電流変
換回路5b4の出力電流IDC1Nは、次式(25)で
表される。
【0141】
【数7】
【0142】第3の増幅器6aの出力電圧(K4・VR
EF1)は、第2の低域ろ波器6b1を通過することで
AC成分が除去され、K2倍の利得を持つ第4の増幅器
6b2に入力される。第4の増幅器6b2の出力電圧は
K2・(K4・VREF1)となり、次の第2の加速器
6b3で第3の基準電圧VREF3と加算される。ここ
で、第2の加算器の出力電圧をV5とすると、次式(2
6)となる。
【0143】 V5=K2・(K4・VREF1)+VREF3…(26)
【0144】この電圧V5は、K3/Rの電圧電流変換
係数を持つ第2の電圧電流変換回路6b4に入力され、
IDC2Nという電流になって平衡増幅器4の正転入力
端子(+)に流入する。ここで、第2の電圧電流変換回
路6b4の出力電流IDC2Nは、次式(27)とな
る。
【0145】
【数8】
【0146】ここから、線路抵抗3に流れる通話電流I
Lを求める。ここで、Tip端子の電圧をVTipとす
る。
【0147】平衡増幅器4の反転入力端子(−)にID
C1Nが帰還され、正転入力端子(+)にIDC2Nが
流入することで、次式(28)となる。
【0148】
【数9】
【0149】ここで、式(28)に式(26)、及び
(27)を代入すると、次式(29)となる。
【0150】
【数10】
【0151】ここで、K4・VREF1=VOFF1、
また、VREF3=VOFF2となるように設定して、
オフセット電圧VOFF1、VOFF2をキャンセルす
る。これより、次式(30)となる。
【0152】
【0153】これをV1Nについて解くと、次式(3
1)が得られる。
【0154】 V1N=2・VTip/(2−K1・K2・K3)…(31)
【0155】また、通話電流ILは、次式(32)と表
される。
【0156】IL=(V1N−VTip)/RF …(32)
【0157】式(31)を代入すると、次式(33)と
なる。
【0158】
【0159】ここで、次式(34)と置く。
【0160】
【0161】すると、次式(35)となり、従来システ
ムと同様に定抵抗給電が実現できることがわかる。
【0162】IL=−VTip/RDC …(35)
【0163】第1、第2の増幅器5a1、5b2の利得
K1、K2および第1の電圧電流変換回路5b4の利得
K3を可変することで給電抵抗RDCを任意に設定する
ことができる。
【0164】また、V2<VREF2の場合の通話電流
ILも、同様に求められる。
【0165】直流帰還電流IDC1Nは、次式(36)
となる。
【0166】
【0167】オフセットキャンセル電流IDC2Nは、
次式(37)となる。
【0168】
【0169】ここで、V2<VREF2のときの通話電
流ILは、次式(38)で表される。
【0170】
【0171】式(38)に、式(36)、(37)を代
入すると、通話電流ILは、次式(39)となり、定電
流給電が実現できる。
【0172】
【数11】
【0173】次に、リバース給電について説明する。
【0174】リバース給電は、ノーマル給電時の直流帰
還電流とオフセットキャンセル電流の平衡増幅器4への
流入点を入れ替えることで実現できる。すなわち、直流
帰還電流を平衡増幅器4の正転入力端子(+)に流入
し、オフセットキャンセル電流を平衡増幅器4の反転入
力端子(−)に流入すればよい。
【0175】本実施例では、外部信号(図示せず)によ
り、スイッチ7をすべてR側に閉じることで、リバース
給電が実現できる。すなわち、スイッチ7をR側に閉じ
ることで、平衡増幅器4の正転出力端子電圧V1Rは、
直流帰還回路5の入力段5a、オフセットキャンセル回
路6の出力段6bを経由し、直流帰還電流として平衡増
幅器4の正転入力端子(+)に帰還される。また、第1
のオフセット電圧VOFF1のキャンセル用の第1の基
準電圧VREF1は、オフセットキャンセル回路6の入
力段6a、直流給電回路5の出力段5bを経由し、平衡
増幅器4の反転入力端子(−)にオフセットキャンセル
電流として流入する。
【0176】ここで、直流期間回路5の獅子段5Bとオ
フセットキャンセル回路6bを同一構成としているた
め、ノーマル給電時と比べ、平衡増幅器4への電流流入
点が入れ代わるだけで他は同一である。
【0177】まず、V2>VREF2の場合の通話電流
ILを求める。動作はほとんどノーマル給電と同じであ
るため、説明は簡潔に行う。
【0178】平衡増幅器4の正転出力端子電圧V1R
は、第1の増幅器5a1、電圧弁別回路5a2、第2の
低域ろ波器6b1、第4の増幅器6b2、第2の加算器
6b3で各処理を施された後、第2の電圧弁別回路6b
4で直流帰還電流IDC2Rに変換され、平衡増幅器4
の正転入力端子(+)に帰還する。これより、直流帰還
電流IDC1Rは、次式(40)となる。
【0179】
【数12】
【0180】また、第1の基準電圧VREF1は、第3
の増幅器6a、第1の低域ろ波器5b1、第2の増幅器
5b2、第1の加算器5b3で各処理を施された後、第
1の電圧弁別回路5b4でオフセットキャンセル電流I
DC2Rに変換され、平衡増幅器4の反転入力端子
(−)に流入する。これより、オフセットキャンセル電
流IDC2Rは、次式(41)となる。
【0181】
【数13】
【0182】ここで、Ring端子の電圧をVRing
として、通話電流ILを求める。ノーマル給電時と同様
に考えると、次式(42)となる。
【0183】
【数14】
【0184】式(42)に式(40)、(41)を代入
して整理すると、次式(43)となる。
【0185】
【0186】通話電流ILは、次式(44)で表され
る。
【0187】 IL=(V1R−VRing)/RF …(44)
【0188】式(44)に式(43)を代入すると次式
(45)となる。
【0189】
【数15】
【0190】ここで、 と置けば、 IL=−VRing/RDC …(47) となり、リバース給電時も定抵抗給電が実現できる。
【0191】ここで、式(47)と式(35)を比較す
ると、VTipとVRingが入れ替わった格好になっ
ているが、リバース給電時は必ずIDC1R>IDC2
Rとなるため、通話電流ILは、Ring端子からTi
p端子の向きに流れる。従って、電位関係を考えると、
ノーマル給電時のTip端子電圧がリバース給電時のR
ing端子電圧に、またノーマル給電時のRing端子
電圧がリバース給電時のTip端子電圧に相当する。よ
って式(47)と式(35)は等価であることがわか
る。
【0192】次に、V2<VREF2の場合の通話電流
ILを求める。前述のノーマル給電時と同様に考える
と、直流帰還電流IDC1Rは、次式(48)となる。
【0193】
【0194】オフセットキャンセル電流IDC2Rは、
次式(49)となる。
【0195】
【0196】ここで、V2<VREF2のときの通話電
流ILは、次式(50)で表される。
【0197】
【0198】式(50)に式(48)、(49)を代入
し整理すると、通話電流ILは、次式(51)となり、
リバース給電時も定電流給電が実現できる。
【0199】
【数16】
【0200】次に、本発明の実施例について、図3を参
照して詳細に説明する。
【0201】図3は、図1に示した本発明の一実施例の
回路構成を更に詳細に示した図である。
【0202】ここでは、上記実施例ですでに説明した部
分の説明は省略する。
【0203】まず、第1の増幅器5a1であるが、平衡
増幅器4の反転出力端子O ̄は、抵抗8gの一端に接続
され、抵抗8gの他端は抵抗8hの一端とスイッチ7a
1の一端に接続される。
【0204】スイッチ7a1の他端は増幅器5a1′の
反転入力端子及びスイッチ7a2の一端に接続される。
【0205】平衡増幅器4の正転出力端子Oは抵抗8i
の一端に接続され、抵抗8iの他端はスイッチ7a2の
他端及び抵抗8jの一端に接続される。
【0206】増幅器5a1′の出力端子は、スイッチ7
a3の一端及びスイッチ7a4の一端に接続される。
【0207】スイッチ7a3の他端は抵抗8hの他端及
びスイッチ7a5の一端に接続され、スイッチ7a4の
他端は抵抗8jの他端とスイッチ7a6の一端に接続さ
れる。
【0208】スイッチ7a5と7a6の他端は共通接続
され、更に電圧弁別回路5a2の第1の正転入力端子に
接続される。
【0209】増幅器5a1′の正転入力端子には、オフ
セット電圧VOFF1′が入力される。上記実施の形態
では、第1のオフセット電圧VOFF1は、第1の増幅
器5a1の出力で加算するように説明したが、本実施例
では、増幅器5a1′の正転入力端子にVOFF1′を
入力する。但し、次式(52)のような関係が成り立つ
ものとする。
【0210】 VOFF1=(1+K1)・VOFF1′ …(52)
【0211】上記のように構成し、抵抗8g:8h=8
i:8j=K1という関係を持たせることで、第1の増
幅器5a1はK1倍の利得をもつ反転増幅器として動作
する。
【0212】従って、ノーマル給電時にはスイッチ7a
1、7a3、7a5が閉じ、平衡増幅器4の反転出力電
圧V1Nを入力とし、出力電圧として次式(53)を電
圧弁別回路5a2の第1の正転入力端子に出力する。
【0213】 V2=−K1・V1N+VOFF1 …(53)
【0214】リバース給電時にはスイッチ7a2、7a
4、7a6が閉じ、平衡増幅器4の反転出力電圧V1R
を入力とし、出力電圧として次式(54)を電圧弁別回
路5a2の第1の正転入力端子に出力する。
【0215】 V2=−K1・V1R+VOFF1 …(54)
【0216】但し、式(53)、(54)のK1の前の
負号はV1Nが反転されることを表す。
【0217】この第1の増幅器5a1で、−48V系で
動作する平衡増幅器4の出力電圧を+5V系にレベルシ
フトする。従って、第1の増幅器5a1は減衰器として
動作する。例えばK1は1/6程度に設定する。第1の
増幅器5a1でレベルシフトすることで、図3の点線で
囲んだ部分の回路が+5V系で動作可能となる。
【0218】従って、CMOSで回路を構成することが
可能となり、回路規模をかなり縮小できる。
【0219】次に、K4倍の利得を有する第3の増幅器
6aであるが、本実施例ではK4=1として電圧フォロ
ア回路として構成している。
【0220】同じく、K2倍の利得を有する第2、第4
の増幅器5b2、6b2も、K2=1として電圧フォロ
ア回路として構成している。
【0221】第1、第2の加算器5b3、6b3は、第
1、第2の電圧電流変換回路5b4、6b4の入力端子
がその役割を果たす。
【0222】具体的には以下のような構成となってい
る。直流帰還回路5の出力段5bとオフセットキャンセ
ル回路6bは同一構成なので説明は一度に行う。括弧内
がオフセットキャンセル回路6bの構成を表す。
【0223】第2(4)の増幅器5b2(6b2)の出
力端子は抵抗8k(8m)の一端に接続され、抵抗8k
(8m)の他端は第1(2)の電圧電流変換回路5b4
(6b4)の反転入力端子及び抵抗8i(8n)の一端
及びトランジスタQ1(Q2)のエミッタ端子に接続さ
れる。抵抗8l(8n)の他端には第2のオフセット電
圧VOFF2(第3の基準電圧VREF3)が接続され
る。
【0224】電圧電流変換回路5b4(6b4)の正転
入力端子は接地されている。
【0225】電圧電流変換回路5b4(6b4)の出力
端子はトランジスタQ1(Q2)のベース端子に接続さ
れ、トランジスタQ1(Q2)のコレクタ端子は、平衡
増幅器4の反転入力端子(−)(正転入力端子(+))
に接続される。
【0226】第2の増幅器5b2の出力電圧は抵抗8k
で電流変換され、また第2のオフセット電圧VOFF2
は抵抗8lで電流変換され、第1の電圧電流変換回路5
b4の反転入力端子で電流加算されて、電流IDC1
N、あるいはIDC2Rとして平衡増幅器4の反転入力
端子に流入する。
【0227】同様に第4の増幅器6b2の出力電圧は抵
抗8mで電流変換され、また第3の基準電圧VREF3
は抵抗8nで電流変換され、第2の電圧電流変換回路6
b4の反転入力端子で電流加算されて、電流IDC2
N、あるいはIDC1Nとして平衡増幅器4の正転入力
端子に流入する。
【0228】ここで、抵抗8k及び8mの抵抗値を、
(R/K3)に設定することで利得K3を実現できる
(Rは平衡増幅器4の帰還抵抗8b、8dの値)。
【0229】次に、具体的に、数値を代入して動作を説
明する。数値例として、K1=1/6、K2=K4=
1、K3=4、VOFF1=0.9V、VREF1=
0.9V、VREF2=1.9V、VOFF2=VRE
F3、抵抗8l=抵抗8n、RF=50Ω、という条件
を使用する。
【0230】まず、ノーマル給電時の定抵抗給電時(V
2>VREF2)の通話電流ILを考える。実際は、電
源電圧と線路抵抗が具体的でないとTip端子電圧は求
まらないが、仮にVTip=−4Vとすると、このとき
の通話電流ILは(33)式より次式(55)となる。
【0231】
【数17】
【0232】ここで、K1の代入値に負号がついている
が、これは反転の意味を表す。また、直流給電抵抗RD
Cは、式(34)より次式(56)となり、200オー
ム給電となっていることが確認できる。
【0233】
【数18】
【0234】ここで、図3の点線で囲まれた部分がCM
OSで構成できることを説明する。VTip=−4Vと
すると、平衡増幅器4の反転出力端子電圧V1Nは式
(31)より、V1N=−3Vとなる。
【0235】これより、第1の増幅器5a1の出力電圧
V2は式(54)より、次式(57)となる。
【0236】
【0237】また、第1の増幅器5a1の正転入力端子
電圧VOFF1′は、式(52)より次式(58)で表
される。
【0238】
【0239】このことから、平衡増幅器4の出力電圧を
K1(ここでは1/6)倍することで、第1の増幅器5
a1の入出力電圧V2が0Vから5Vの間に入ることが
わかる。
【0240】また、V2、VREF1が0Vから5Vの
値をとり、電圧弁別回路5a2、第3の増幅器6aは利
得1倍のフォロアとして動作することから、電圧弁別回
路5a2、第3の増幅器6a、スイッチ7も+5V系で
動作可能となる。
【0241】以上のことから、図3の点線で囲んだ第1
の増幅器5a1、電圧弁別回路5a2、第3の増幅器6
a、スイッチ7はすべて+5V系で動作可能なため、C
MOSで構成することが可能となる。
【0242】次に、ノーマル給電時の定電流給電時(V
2<VREF2)を考える。このときの通話電流IL
は、式(39)より、次式(59)で表される。
【0243】
【数19】
【0244】同様にリバース給電時について考える。
【0245】リバース給電時の定抵抗給電時(V2>V
REF2)の通話電流ILは、仮にVRing=−4V
とすると、式(45)より次式(60)と表される。
【0246】
【数20】
【0247】給電抵抗RDCはノーマル給電時と同じな
ので省略する。
【0248】また、リバース給電時の定電流給電時(V
2>VREF2)の通話電流ILは、式(51)より、
次式(61)となる。
【0249】
【数21】
【0250】以上のことから、本実施例を用いてノーマ
ル給電、リバース給電ともに定抵抗、定電流給電が可能
となることがわかる。
【0251】次に、本発明の第2の実施例について、図
面を参照して詳細に説明する。図4は、本発明の第2の
実施例を示す図である。ここでは重複を避けるため、第
1の実施例との相違点のみについて説明する。
【0252】図4を参照すると、第1、第2の電圧電流
変換回路5b4、6b4には、電流吸い込み形の電圧電
流変換回路が使用されている。従来技術で説明したのと
は逆に、平衡増幅器4の性質上、平衡増幅器4の反転入
力端子から流れ出る電流が正転入力端子から流れ出る電
流よりも小さいときには、Tip端子からRing端子
の方向に、また逆のときは、Ring端子からTip端
子の方向に通話電流ILが流れる。本実施例では、ノー
マル、リバースにかかわらず、直流給電電流IDC1は
必ずオフセットキャンセル電流IDC2よりも大きくな
るから、第2の実施例のように電流吸い込み形の電圧電
流変換回路を使用した場合は、電圧電流変換回路の出力
を、第1の実施例とは逆となるように平衡増幅器4に接
続することで、吸い込み電流形の電圧電流変換回路を使
用したシステムも構成できる。
【0253】定抵抗給電時、定電流給電時の通話電流I
Lは、第1の実施例と同一となるため省略する。
【0254】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0255】第1の効果は、通話電流切替用の外付けの
転極リレーが不要になり、装置の小型化、電子化が可能
ということである。
【0256】その理由は、通話電流切替回路を内蔵した
からである。
【0257】第2の効果は、従来の通話電流の切替を外
付けリレーで行っていたときと同程度の回路規模で通話
電流切替用回路を内蔵できるということである。
【0258】その理由は、直流帰還回路の出力段回路
と、オフセットキャンセル回路の出力段回路を同一構成
としたことで、ノーマル給電時に直流帰還回路の出力段
として働いていた回路をリバース給電時には、オフセッ
トキャンセル用回路の出力段として働かせ、逆にノーマ
ル給電時にオフセットキャンセル回路の出力段として働
いていた回路をリバース給電時には直流帰還回路の出力
段として働かせることができるため、リバース給電用に
新たに回路を設ける必要がないこと、また、直流帰還回
路の出力段回路とオフセットキャンセル回路の出力段回
路を同一構成にすることで、従来2箇所で行っていたオ
フセットキャンセルを1箇所で行うことができるように
なるため、減算器が不要となったこと、そのうえ+5V
系で動作可能な回路はすべてCMOSで構成すること
で、更に回路規模を縮小できたためである。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】図1の詳細回路を示す図である。
【図3】図2の詳細回路を更に詳しく書き下した図であ
る。
【図4】本発明の第2の実施例を示す回路図である。
【図5】従来の通話電流切替回路を外付けにした給電回
路の一実施例を示すブロック図である。
【図6】図5の詳細な回路を示す図である。
【図7】従来の通話電流切替回路を内蔵した給電回路の
一実施例を示すブロック図である。
【符号の説明】
1 内部で極性切替可能な直流給電回路 2 二線式線路 3 線路抵抗 4 平衡増幅器 5 直流帰還回路 6 オフセットキャンセル回路 7 スイッチ 8 抵抗 9 内部で極性切替不可能な直流給電回路 10 減算器 11 転極リレー 100 給電回路 101 電圧電流変換回路 102 電流供給回路 103 カレントミラー回路 104 共通端子 105 スイッチ 106 コンデンサ 107 制御端子

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】第1の入力端子と第2の入力端子の間に線
    路抵抗が接続されており前記第1の入力端子と反転入力端子との間に第1の抵抗
    が接続されるとともに正転出力端子と前記反転入力端子
    との間に第2の抵抗が接続され前記第2の入力端子と正転入力端子との間に第3の抵抗
    が接続されるとともに反転出力端子と前記正転入力端子
    との間に第4の抵抗が接続され前記反転出力端子及び正転出力端子と、前記第1及び第
    2の入力端子との間に、それぞれ第5及び第6の抵抗が
    接続されてなる 平衡増幅器と、 前記平衡増幅器の前記正転出力端子及び反転出力端子に
    第1、及び第2の切替入力端が接続されてなる 第1の切
    替スイッチと、 前記第1の切替スイッチの固定出力端に入力が接続さ
    直流帰還回路の入力段と、前記直流帰還回路の入力段の出力端に固定入力端が接続
    されてなる 第2の切替スイッチと、 入力端から第1の基準電圧が入力されるオフセットキャ
    ンセル回路の入力段と、前記オフセットキャンセル回路の入力段の出力端に固定
    入力端が接続された 第3の切替スイッチ、 前記第2の切替スイッチの第1の切替出力前記第3
    の切替スイッチの第1の切替出力共通に入力端が
    続された直流帰還回路の出力段と、 前記第2の切替スイッチの第2の切替出力前記第3
    の切替スイッチの第2の切替出力端に共通に入力端が接
    続されたオフセットキャンセル回路の出力段と、を備
    前記直流帰還回路の出力段の出力端と前記オフセットキ
    ャンセル回路の出力段の出力端が前記平衡増幅器の反転
    入力端子及び正転入力端子に接続されている 、ことを特
    徴とする加入者回路。
  2. 【請求項2】前記直流帰還回路の入力段が、 入力電圧を定数倍する第1の増幅器と、 第1の増幅器の出力に第1のオフセット電圧を加算する
    手段と、 第1の増幅器の出力電圧と第1のオフセット電圧の和の
    電圧と第2の基準電圧とを比較し、電圧の高い方の入力
    電圧と同じ電圧を出力する電圧弁別回路と、 を有することを特徴とする請求項1記載の加入者回路。
  3. 【請求項3】前記オフセットキャンセル回路の入力段
    が、前記第1の基準電圧を定数倍して出力する第3の増
    幅器を有することを特徴とする請求項1記載の加入者回
    路。
  4. 【請求項4】前記直流帰還回路の出力段が、 第1の低域ろ波器と、 第1の低域ろ波器の出力電圧を定数倍して出力する第2
    の増幅器と、 第2の増幅器の出力電圧と第2のオフセット電圧を加圧
    する第1の加算器と、 第1の加算器の出力電圧を電流変換する第1の電圧電流
    変換回路と、 を有することを特徴とする請求項1記載の加入者回路。
  5. 【請求項5】前記オフセットキャンセル回路の出力段
    が、 第2の低域ろ波器と、第2の低域ろ波器の出力電圧を定
    数倍して出力する第4の増幅器と、第4の増幅器の出力
    電圧と第3の基準電圧を加算する第2の加算器と、 第2の加算器の出力電圧を電流変換する第2の電圧電流
    変換回路と、 を有することを特徴とする請求項1記載の加入者回路。
JP8233593A 1996-08-15 1996-08-15 加入者回路 Expired - Fee Related JP3063633B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8233593A JP3063633B2 (ja) 1996-08-15 1996-08-15 加入者回路
US08/910,246 US5943419A (en) 1996-08-15 1997-08-13 Subscriber circuit with built-in polarity switching circuit
CN97116767A CN1118180C (zh) 1996-08-15 1997-08-15 具有内置极性切换电路的用户电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8233593A JP3063633B2 (ja) 1996-08-15 1996-08-15 加入者回路

Publications (2)

Publication Number Publication Date
JPH1065838A JPH1065838A (ja) 1998-03-06
JP3063633B2 true JP3063633B2 (ja) 2000-07-12

Family

ID=16957497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8233593A Expired - Fee Related JP3063633B2 (ja) 1996-08-15 1996-08-15 加入者回路

Country Status (3)

Country Link
US (1) US5943419A (ja)
JP (1) JP3063633B2 (ja)
CN (1) CN1118180C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046383B4 (de) * 2005-09-28 2007-10-25 Siemens Ag Verfahren und Einrichtung zur Überprüfung der Funktion zur Invertierung der Polarität auf einer mehrere Adern umfassenden Teilnehmeranschlussleitung
CN102118149B (zh) * 2009-12-31 2013-10-09 华为技术有限公司 信号切换的方法和装置
CN103885470B (zh) * 2012-12-19 2017-05-31 中国科学院大连化学物理研究所 一种高压自动泄压系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430621A (en) * 1981-05-21 1984-02-07 National Semiconductor Corporation CMOS Polarity switch
JPS61113354A (ja) * 1984-11-07 1986-05-31 Nec Corp 公衆電話機用加入者回路
EP0215677B1 (en) * 1985-09-20 1992-07-22 Nec Corporation Subscriber line interface circuit having means for combining dc and ac feedback signals
DE69016648T2 (de) * 1990-05-11 1995-07-06 Alcatel Nv Fernmeldeleitungsschaltung.
US5511118A (en) * 1991-01-31 1996-04-23 Northern Telecom Limited Method of providing d.c. feed to a telephone line
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
JPH06164258A (ja) * 1992-11-20 1994-06-10 Fuji Xerox Co Ltd オフセットキャンセル回路付増幅回路

Also Published As

Publication number Publication date
US5943419A (en) 1999-08-24
CN1118180C (zh) 2003-08-13
JPH1065838A (ja) 1998-03-06
CN1174469A (zh) 1998-02-25

Similar Documents

Publication Publication Date Title
JP2645022B2 (ja) 加入者回路
JP3410901B2 (ja) 増幅回路
EP0415080B1 (en) Device for converting unbalanced analog electric signals into fully-differential signals
JP3063633B2 (ja) 加入者回路
JP2952714B2 (ja) 電気通信線用ライン・インタフェース回路
JP2760325B2 (ja) 加入者回路
JPH08307523A (ja) 加入者回線インタフェース回路、およびその内部に複数個のリンガを同時に駆動できるリング信号を生じる方法
US6778663B1 (en) Method and apparatus for sensing current
JPH05145627A (ja) リングトリツプ検出回路
JPS59135961A (ja) 電話機用送話信号抑制回路
US6950514B2 (en) Voltage reference filter for subscriber line interface circuit
GB2193063A (en) Line circuits
EP0056810A1 (en) Loop sensing circuit for use with a subscriber loop interface circuit
JP2845181B2 (ja) 加入者回路
JPH11214963A (ja) チョッパ型コンパレータ
JP2956874B2 (ja) 外付電話を備えたファクシミリ装置
JPH03267898A (ja) 加入者線回路
US6343113B1 (en) High impedance absolute telephone line voltage measurement circuit
AU623955B2 (en) Impedance synthesis multiple loop
JP3046601B2 (ja) 同相雑音除去回路
JP2659357B2 (ja) ハンドフリー型電話機
CA2193154C (en) Circuit and method for reducing common mode interference in telephone instruments
JP2000341095A (ja) コンパレータ回路
JP3097626B2 (ja) 加入者線監視回路
JPH0396055A (ja) 2線4線回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000404

LAPS Cancellation because of no payment of annual fees