JP3097626B2 - 加入者線監視回路 - Google Patents
加入者線監視回路Info
- Publication number
- JP3097626B2 JP3097626B2 JP09301907A JP30190797A JP3097626B2 JP 3097626 B2 JP3097626 B2 JP 3097626B2 JP 09301907 A JP09301907 A JP 09301907A JP 30190797 A JP30190797 A JP 30190797A JP 3097626 B2 JP3097626 B2 JP 3097626B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- subscriber line
- output
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電話の加入者線回
路に関し、特に交換機に設置されて電話機とのインター
フェースに有用なＩＣ化に効果的な加入者線監視回路に
関する。
路に関し、特に交換機に設置されて電話機とのインター
フェースに有用なＩＣ化に効果的な加入者線監視回路に
関する。
【０００２】
【従来の技術】従来、電話機から電話局の交換機まで配
置される電話加入者線とのインターフェースには、電話
終了を示すオンフック状態と、通話を開始するオフフッ
ク状態を常時監視している加入者線監視回路が備えられ
ている。図４は、従来の加入者監視回路の一例である。
置される電話加入者線とのインターフェースには、電話
終了を示すオンフック状態と、通話を開始するオフフッ
ク状態を常時監視している加入者線監視回路が備えられ
ている。図４は、従来の加入者監視回路の一例である。
【０００３】図４において、ＯＰ１・ＯＰ２は加入者回
路中、音声の送受信を行なうと共に、電話加入者線によ
り電話機に電源供給する給電機能を受け持つアンプであ
り、そのアンプＯＰ１、ＯＰ２の出力と、２線式加入者
線端の端子（Ｔｉｐ・Ｒｉｎｇ）の間に抵抗値Ｒｆの抵
抗Ｒ１・Ｒ２を接続している。
路中、音声の送受信を行なうと共に、電話加入者線によ
り電話機に電源供給する給電機能を受け持つアンプであ
り、そのアンプＯＰ１、ＯＰ２の出力と、２線式加入者
線端の端子（Ｔｉｐ・Ｒｉｎｇ）の間に抵抗値Ｒｆの抵
抗Ｒ１・Ｒ２を接続している。
【０００４】また、１は加入者線の状態を監視する加入
者線監視ブロックである。加入者線監視ブロック１は抵
抗Ｒ１及びＲ２の両端の差電圧を検出し、その差電圧を
電流に変換する電圧−電流変換器２及び３と、その電圧
−電流変換器２及び３の各々出力された電流を加算する
加算器４と減算する減算器５と、加算器４と減算器５の
出力電流を電圧変換し、電圧に変換された結果をある閾
値Ｖrefと比較する比較器６及び７とで構成される。
者線監視ブロックである。加入者線監視ブロック１は抵
抗Ｒ１及びＲ２の両端の差電圧を検出し、その差電圧を
電流に変換する電圧−電流変換器２及び３と、その電圧
−電流変換器２及び３の各々出力された電流を加算する
加算器４と減算する減算器５と、加算器４と減算器５の
出力電流を電圧変換し、電圧に変換された結果をある閾
値Ｖrefと比較する比較器６及び７とで構成される。
【０００５】次に動作について説明する。加入者線の状
態としては、以下に述べる４状態が考えられる。
態としては、以下に述べる４状態が考えられる。
【０００６】加入者が電話をかけていない状態（以後、
ＯＮ−ＨＯＯＫ状態と呼ぶ）と加入者が電話をかけてい
る状態（以後、ＯＦＦ−ＨＯＯＫ状態と呼ぶ）及び何ら
かの障害で加入者線が地面に接触している状態（以後、
地絡状態と呼ぶ）何らかの障害で加入者線が電源に接触
している状態（以後、電源混触状態と呼ぶ）とがある。
ＯＮ−ＨＯＯＫ状態と呼ぶ）と加入者が電話をかけてい
る状態（以後、ＯＦＦ−ＨＯＯＫ状態と呼ぶ）及び何ら
かの障害で加入者線が地面に接触している状態（以後、
地絡状態と呼ぶ）何らかの障害で加入者線が電源に接触
している状態（以後、電源混触状態と呼ぶ）とがある。
【０００７】加入者回路は、通常正負２電源を用い正電
源はＶＣＣ（＋５Ｖ）、負電源はＶＢＢ（−４８Ｖ）を
用いる。
源はＶＣＣ（＋５Ｖ）、負電源はＶＢＢ（−４８Ｖ）を
用いる。
【０００８】この場合、地絡状態とは加入者回路が接地
電位に接触している状態をいい、電源混触状態とは、こ
の場合ＶＢＢ電源に接触している状態を言う。
電位に接触している状態をいい、電源混触状態とは、こ
の場合ＶＢＢ電源に接触している状態を言う。
【０００９】最初にＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯ
ＯＫ状態の判別方法について述べる。抵抗Ｒ１に流れる
電流をＩｔ，抵抗Ｒ２に流れる電流をＩｒとすると、Ｏ
Ｎ−ＨＯＯＫ状態では、端末（Ｔｉｐ・Ｒｉｎｇ）の間
は開放状態となっているためＩｔ＝Ｉｒ＝０となる。従
ってＩｔ＋Ｉｒ＝０が成り立つ。ＯＦＦ−ＨＯＯＫ状態
では端末（Ｔｉｐ・Ｒｉｎｇ）の間は、２線式線路の線
路抵抗を介して短絡しているためＩｔ・Ｉｒ共に正の値
をとる。従って、Ｉｔ＋Ｉｒ＞０が成り立つ。
ＯＫ状態の判別方法について述べる。抵抗Ｒ１に流れる
電流をＩｔ，抵抗Ｒ２に流れる電流をＩｒとすると、Ｏ
Ｎ−ＨＯＯＫ状態では、端末（Ｔｉｐ・Ｒｉｎｇ）の間
は開放状態となっているためＩｔ＝Ｉｒ＝０となる。従
ってＩｔ＋Ｉｒ＝０が成り立つ。ＯＦＦ−ＨＯＯＫ状態
では端末（Ｔｉｐ・Ｒｉｎｇ）の間は、２線式線路の線
路抵抗を介して短絡しているためＩｔ・Ｉｒ共に正の値
をとる。従って、Ｉｔ＋Ｉｒ＞０が成り立つ。
【００１０】以上より、Ｉｔ＋Ｉｒがある第１の閾値電
圧以上の時、ＯＦＦ−ＨＯＯＫ状態とみなすようにすれ
ば、比較器６の出力ＳＣＮで、ＯＮ−ＨＯＯＫ状態／Ｏ
ＦＦ−ＨＯＯＫ状態を”ＬＯＷ”／”ＨＩＧＨ”として
判別できる。
圧以上の時、ＯＦＦ−ＨＯＯＫ状態とみなすようにすれ
ば、比較器６の出力ＳＣＮで、ＯＮ−ＨＯＯＫ状態／Ｏ
ＦＦ−ＨＯＯＫ状態を”ＬＯＷ”／”ＨＩＧＨ”として
判別できる。
【００１１】次に、地絡／電源混触状態の判別方法につ
いて述べる。地絡状態では、通常抵抗Ｒ２には過大電流
が流れ、抵抗Ｒ１にはほとんど電流は流れない。これは
Ｔｉｐ電位はほぼＧＮＤ電位レベルであり、Ｒｉｎｇ電
位はほぼＶＢＢ電位レベルであるからである。従って、
Ｉｔ−Ｉｒ＜０という負の値を持ち、Ｉｔ−Ｉｒがある
第２の閾値電圧以下の時、比較器７の出力ＳＵＳは”Ｌ
ＯＷ”となる。
いて述べる。地絡状態では、通常抵抗Ｒ２には過大電流
が流れ、抵抗Ｒ１にはほとんど電流は流れない。これは
Ｔｉｐ電位はほぼＧＮＤ電位レベルであり、Ｒｉｎｇ電
位はほぼＶＢＢ電位レベルであるからである。従って、
Ｉｔ−Ｉｒ＜０という負の値を持ち、Ｉｔ−Ｉｒがある
第２の閾値電圧以下の時、比較器７の出力ＳＵＳは”Ｌ
ＯＷ”となる。
【００１２】また、電源混触状態は地絡状態とは逆に抵
抗Ｒ１に過大電流が流れ、抵抗Ｒ２にはほとんど電流が
流れないためＩｔ−Ｉｒ＞０という正の値を持ち、比較
器７の出力ＳＵＳは”ＨＩＧＨ”となる。
抗Ｒ１に過大電流が流れ、抵抗Ｒ２にはほとんど電流が
流れないためＩｔ−Ｉｒ＞０という正の値を持ち、比較
器７の出力ＳＵＳは”ＨＩＧＨ”となる。
【００１３】地絡／電源混触状態以外の状態、つまりＯ
Ｎ−ＨＯＯＫ状態及びＯＦＦ−ＨＯＯＫ状態では常にＩ
ｔ−Ｉｒ＝０が成り立つ。これは、ＯＮ−ＨＯＯＫ状態
ではＩｔ＝０、及びＩｒ＝０であるため、当然Ｉｔ−Ｉ
ｒ＝０である。また、ＯＦＦ−ＨＯＯＫ状態では、Ｉｔ
＝Ｉｒが成り立ち、従ってＩｔ−Ｉｒ＝０となるためで
ある。
Ｎ−ＨＯＯＫ状態及びＯＦＦ−ＨＯＯＫ状態では常にＩ
ｔ−Ｉｒ＝０が成り立つ。これは、ＯＮ−ＨＯＯＫ状態
ではＩｔ＝０、及びＩｒ＝０であるため、当然Ｉｔ−Ｉ
ｒ＝０である。また、ＯＦＦ−ＨＯＯＫ状態では、Ｉｔ
＝Ｉｒが成り立ち、従ってＩｔ−Ｉｒ＝０となるためで
ある。
【００１４】以上より閾値電圧を２つ設け、Ｉｔ−Ｉｒ
がある正の閾値以上の時は電源混触状態とみなし、Ｉｔ
−Ｉｒがある負の閾値以下の時は地絡状態とみなすよう
にすれば、比較器７の出力ＳＵＳで地絡状態／電源混触
状態の判別はできる。
がある正の閾値以上の時は電源混触状態とみなし、Ｉｔ
−Ｉｒがある負の閾値以下の時は地絡状態とみなすよう
にすれば、比較器７の出力ＳＵＳで地絡状態／電源混触
状態の判別はできる。
【００１５】もう１つの従来例として、例えば特開昭５
９−２１１９２号公報が挙げられる。
９−２１１９２号公報が挙げられる。
【００１６】図５にその実施例の構成図を示す。図５に
おける、ＶＢは図４におけるＴｉｐ端子の電位に相当
し、ＶＡはＲｉｎｇ端子の電位に相当する。ここで、ル
ープ検出しきい値をＶTH1とすると、 ＶＢ−ＶＡ＜ＶTH1の時 ＯＦＦ−ＨＯＯＫ状態 ＶＢ−ＶＡ＞ＶTH1の時 ＯＮ−ＨＯＯＫ状態 と判別できる。これは加入者線に電流が流れた時、加入
者線から見たインピーダンスのために、加入者線に流れ
た電流に比例してＶＡ及び／又はＶＢが電圧ドロップを
起こす。つまりＶＢは負方向に電圧が変化し、ＶＡは正
方向に電圧が変化する。
おける、ＶＢは図４におけるＴｉｐ端子の電位に相当
し、ＶＡはＲｉｎｇ端子の電位に相当する。ここで、ル
ープ検出しきい値をＶTH1とすると、 ＶＢ−ＶＡ＜ＶTH1の時 ＯＦＦ−ＨＯＯＫ状態 ＶＢ−ＶＡ＞ＶTH1の時 ＯＮ−ＨＯＯＫ状態 と判別できる。これは加入者線に電流が流れた時、加入
者線から見たインピーダンスのために、加入者線に流れ
た電流に比例してＶＡ及び／又はＶＢが電圧ドロップを
起こす。つまりＶＢは負方向に電圧が変化し、ＶＡは正
方向に電圧が変化する。
【００１７】そのため上記に示した方法により、ＯＮ−
ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態を判別できる。し
かし、地絡状態ではＶＡは正方向に、電源混触状態では
ＶＢは負方向に変化するため、地絡／電源混触状態でも
ＯＦＦ／ＨＯＯＫ検出してしまう可能性がある。
ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態を判別できる。し
かし、地絡状態ではＶＡは正方向に、電源混触状態では
ＶＢは負方向に変化するため、地絡／電源混触状態でも
ＯＦＦ／ＨＯＯＫ検出してしまう可能性がある。
【００１８】図６に加入者監視部の構成により判別す
る。以下、図６を参照して動作を説明する。最初にＯＮ
−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態、地絡状態と混
触状態の判別方法について述べる。ループ検出しきい値
をＶTH1，地絡検出しきい値をＶTH2，ＶＢ線電流しきい
値をＶTH3，混触検出しきい値をＶTH4，ＶＡ線検出しき
い値をＶTH5とすると、地絡／電源混触状態では必ず片
側（ＶＡ又はＶＢ）のみが正、又は負方向に変化するこ
とを利用し、 ＶＢ＜ＶTH3 且つ ＶＡ＞ＶTH5 且つ ＶＢ−ＶＡ＜
ＶTH1 の時 ＯＦＦ−ＨＯＯＫ状態と判別することができる。
る。以下、図６を参照して動作を説明する。最初にＯＮ
−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態、地絡状態と混
触状態の判別方法について述べる。ループ検出しきい値
をＶTH1，地絡検出しきい値をＶTH2，ＶＢ線電流しきい
値をＶTH3，混触検出しきい値をＶTH4，ＶＡ線検出しき
い値をＶTH5とすると、地絡／電源混触状態では必ず片
側（ＶＡ又はＶＢ）のみが正、又は負方向に変化するこ
とを利用し、 ＶＢ＜ＶTH3 且つ ＶＡ＞ＶTH5 且つ ＶＢ−ＶＡ＜
ＶTH1 の時 ＯＦＦ−ＨＯＯＫ状態と判別することができる。
【００１９】１本の出力ＳＣＡＮに異なるしきい値で検
出されたループ検出信号と地絡検出出力が出力されるた
め、本回路を含む加入者回路を半導体回路で集積化する
際に、パッケージのピン数が増えないため、パッケージ
の低コスト化に役立ち、地絡状態を一種の情報として使
用する場合のしきい地設定の自由度が増す等の利点を有
することを示している。
出されたループ検出信号と地絡検出出力が出力されるた
め、本回路を含む加入者回路を半導体回路で集積化する
際に、パッケージのピン数が増えないため、パッケージ
の低コスト化に役立ち、地絡状態を一種の情報として使
用する場合のしきい地設定の自由度が増す等の利点を有
することを示している。
【００２０】次に、図６において、地絡／電源混触状態
の判別方法について述べる。
の判別方法について述べる。
【００２１】ＶＢ＋ＶＡ＞ＶTH2の時 地絡状態 ＶＢ＋ＶＡ＜ＶTH4の時 電源混触状態 とし、ＶＢ＋ＶＡ＞ＶTH2 又は ＶＢ＋ＶＡ＜ＶTH4の
時 地絡／電源混触状態と判別することができる。
時 地絡／電源混触状態と判別することができる。
【００２２】
【発明が解決しようとする課題】図４に示した従来例の
場合、Ｒｉｎｇ電圧がＶＢＢ付近であるためＩｔ＋Ｉｒ
の演算及びＩｔ＋Ｉｒの演算は耐圧の必要な素子で構成
しなければ実現できない。通常高耐圧素子は素子面積も
大きくなり且つ高価であり、そのためコストの上昇が避
けられないという欠点があった。
場合、Ｒｉｎｇ電圧がＶＢＢ付近であるためＩｔ＋Ｉｒ
の演算及びＩｔ＋Ｉｒの演算は耐圧の必要な素子で構成
しなければ実現できない。通常高耐圧素子は素子面積も
大きくなり且つ高価であり、そのためコストの上昇が避
けられないという欠点があった。
【００２３】また特開昭５９−２１１９２号公報に示さ
れた従来例も上記の理由によりＶＢ−ＶＡの演算及びＶ
Ｂ＋ＶＡの演算に加え、比較器・論理演算器までもが高
耐圧を必要とする素子で構成しなければならず、これも
又コストの上昇を避けられないという欠点があった。
れた従来例も上記の理由によりＶＢ−ＶＡの演算及びＶ
Ｂ＋ＶＡの演算に加え、比較器・論理演算器までもが高
耐圧を必要とする素子で構成しなければならず、これも
又コストの上昇を避けられないという欠点があった。
【００２４】
【課題を解決するための手段】本発明は、２線式加入者
線線路の一方の線路に流れる電流を検出する第１の抵抗
と、前記２線式加入者線線路の他方に流れる電流を検出
する第２の抵抗と、前記第１の抵抗の両端電圧を検出し
その差電圧を出力する第１の電圧検出手段と、前記第２
の抵抗の両端電圧を検出しその差電圧を出力する第２の
電圧検出手段と、前記第１の電圧検出手段の出力と前記
第２の電圧検出手段の出力とを時分割で切り換える第１
のスイッチと、ＯＦＦ−ＨＯＯＫ状態検出用の第１の閾
値電圧と地落／電源混触状態検出用の第２の閾値電圧と
を時分割で切り換える第２のスイッチと、前記第１のス
イッチの出力と前記第２のスイッチの出力とを比較する
比較手段とを具備し、前記第１の電圧検出手段と前記第
２の電圧検出手段のそれぞれの出力と、前記第１の閾値
電圧とを前記比較手段で比較した結果から論理回路によ
ってＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信
号を検出し、前記第１の電圧検出手段と前記第２の電圧
検出手段のそれぞれの出力と、前記第２の閾値電圧とを
前記比較手段で比較した結果から前記論理回路によって
地絡／電源混触状態検出信号を検出することを特徴とす
る。
線線路の一方の線路に流れる電流を検出する第１の抵抗
と、前記２線式加入者線線路の他方に流れる電流を検出
する第２の抵抗と、前記第１の抵抗の両端電圧を検出し
その差電圧を出力する第１の電圧検出手段と、前記第２
の抵抗の両端電圧を検出しその差電圧を出力する第２の
電圧検出手段と、前記第１の電圧検出手段の出力と前記
第２の電圧検出手段の出力とを時分割で切り換える第１
のスイッチと、ＯＦＦ−ＨＯＯＫ状態検出用の第１の閾
値電圧と地落／電源混触状態検出用の第２の閾値電圧と
を時分割で切り換える第２のスイッチと、前記第１のス
イッチの出力と前記第２のスイッチの出力とを比較する
比較手段とを具備し、前記第１の電圧検出手段と前記第
２の電圧検出手段のそれぞれの出力と、前記第１の閾値
電圧とを前記比較手段で比較した結果から論理回路によ
ってＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信
号を検出し、前記第１の電圧検出手段と前記第２の電圧
検出手段のそれぞれの出力と、前記第２の閾値電圧とを
前記比較手段で比較した結果から前記論理回路によって
地絡／電源混触状態検出信号を検出することを特徴とす
る。
【００２５】また、本発明は、２線式加入者線線路の各
線路の抵抗の各両端電圧の差電圧を検出して、所定の閾
値電圧と比較することにより前記２線式加入者線線路の
状態を検出する加入者線監視回路において、前記各両端
電圧の差電圧の一方の差電圧がハイレベルで他方がロー
レベルの場合に前記２線式加入者線線路のＯＮ−ＨＯＯ
Ｋ状態／ＯＦＦ−ＨＯＯＫ状態を検出し、前記各両端電
圧の差電圧の両差電圧がハイレベル又はローレベルの場
合に前記２線式加入者線線路の地絡／電源混触状態を検
出する場合に、前記所定の閾値電圧の切替と前記差電圧
の切替とを時分割動作するスイッチの切替によりそれぞ
れの入力端子に入力する１つの比較回路を備えたことを
特徴とする。
線路の抵抗の各両端電圧の差電圧を検出して、所定の閾
値電圧と比較することにより前記２線式加入者線線路の
状態を検出する加入者線監視回路において、前記各両端
電圧の差電圧の一方の差電圧がハイレベルで他方がロー
レベルの場合に前記２線式加入者線線路のＯＮ−ＨＯＯ
Ｋ状態／ＯＦＦ−ＨＯＯＫ状態を検出し、前記各両端電
圧の差電圧の両差電圧がハイレベル又はローレベルの場
合に前記２線式加入者線線路の地絡／電源混触状態を検
出する場合に、前記所定の閾値電圧の切替と前記差電圧
の切替とを時分割動作するスイッチの切替によりそれぞ
れの入力端子に入力する１つの比較回路を備えたことを
特徴とする。
【００２６】
【００２７】
【００２８】
［第１の実施形態］図１に本発明の第１の実施形態の構
成を示す。図４の従来例と同一要素には同一の参照符号
が附されている。
成を示す。図４の従来例と同一要素には同一の参照符号
が附されている。
【００２９】図１を参照して本発明の動作を説明をす
る。図１において、８は抵抗Ｒ１の両端の電圧を検出
し、その抵抗Ｒ１の一端の電圧と他方の電圧との差電圧
を出力する減算器である。
る。図１において、８は抵抗Ｒ１の両端の電圧を検出
し、その抵抗Ｒ１の一端の電圧と他方の電圧との差電圧
を出力する減算器である。
【００３０】また、９も減算器８と同様に抵抗Ｒ２の両
端の電圧を検出し、その差電圧を出力する減算器であ
る。減算器８，９は例えばオペアンプからなり、減算器
８，９の出力は、オペアンプ等からなる比較器１０，１
１に入力され、各々所定の閾値である基準電圧Ｖ１，Ｖ
２と比較され論理回路部ＬＣに入力される。
端の電圧を検出し、その差電圧を出力する減算器であ
る。減算器８，９は例えばオペアンプからなり、減算器
８，９の出力は、オペアンプ等からなる比較器１０，１
１に入力され、各々所定の閾値である基準電圧Ｖ１，Ｖ
２と比較され論理回路部ＬＣに入力される。
【００３１】論理回路部ＬＣでは、比較器１０，１１か
ら入力された論理を論理演算し、ＯＮ−ＨＯＯＫ状態／
ＯＦＦ−ＨＯＯＫ状態の状態判別結果はＳＣＮ端子に出
力し、また、地絡／電源混触状態の判別結果はＳＵＳ端
子に出力する。
ら入力された論理を論理演算し、ＯＮ−ＨＯＯＫ状態／
ＯＦＦ−ＨＯＯＫ状態の状態判別結果はＳＣＮ端子に出
力し、また、地絡／電源混触状態の判別結果はＳＵＳ端
子に出力する。
【００３２】次に、論理演算部１の動作を第２図を参照
して説明する。ＯＮ−ＨＯＯＫ状態ではＩｔ，Ｉｒ両者
共流れないため、減算器８・９の出力はＯＶが出力され
る。従って、比較器１０の出力がＬＯＷ、比較器１１の
出力もＬＯＷの時、ＯＮ−ＨＯＯＫ状態とみなせば、Ｏ
Ｎ−ＨＯＯＫ状態を判別することができる。
して説明する。ＯＮ−ＨＯＯＫ状態ではＩｔ，Ｉｒ両者
共流れないため、減算器８・９の出力はＯＶが出力され
る。従って、比較器１０の出力がＬＯＷ、比較器１１の
出力もＬＯＷの時、ＯＮ−ＨＯＯＫ状態とみなせば、Ｏ
Ｎ−ＨＯＯＫ状態を判別することができる。
【００３３】逆にＯＦＦ−ＨＯＯＫ状態では、Ｉｔ，Ｉ
ｒ共に流れるので、減算器８，９の両者の出力もＩｔ，
Ｉｒに比例した電圧が出力される。従って比較器１０の
出力がＨＩＧＨ、比較器１１の出力もＨＩＧＨの時にＯ
ＦＦ−ＨＯＯＫ状態とみなせば、ＯＦＦ−ＨＯＯＫ状態
を判別することができる。
ｒ共に流れるので、減算器８，９の両者の出力もＩｔ，
Ｉｒに比例した電圧が出力される。従って比較器１０の
出力がＨＩＧＨ、比較器１１の出力もＨＩＧＨの時にＯ
ＦＦ−ＨＯＯＫ状態とみなせば、ＯＦＦ−ＨＯＯＫ状態
を判別することができる。
【００３４】地絡／電源混触状態の時は、片側は過大電
流が流れもう片側はほとんど電流は流れない。つまり地
絡状態ではＩｒは過大電流が流れ、Ｉｔはほとんど流れ
ないため、減算器９はＩｒに比例した電圧を出力し、減
算器８の出力はほぼＯＶが出力される。電源混触状態で
は、その逆に減算器８はＩｔに比例した電圧を出力し、
減算器９の出力はほぼＯＶが出力される。
流が流れもう片側はほとんど電流は流れない。つまり地
絡状態ではＩｒは過大電流が流れ、Ｉｔはほとんど流れ
ないため、減算器９はＩｒに比例した電圧を出力し、減
算器８の出力はほぼＯＶが出力される。電源混触状態で
は、その逆に減算器８はＩｔに比例した電圧を出力し、
減算器９の出力はほぼＯＶが出力される。
【００３５】従って、比較器１０の出力がＬＯＷ，比較
器１１の出力がＨＩＧＨの時地絡状と判別でき、比較器
１０の出力がＨＩＧＨ，比較器１１の出力がＬＯＷの時
電源混触と判別することができる。
器１１の出力がＨＩＧＨの時地絡状と判別でき、比較器
１０の出力がＨＩＧＨ，比較器１１の出力がＬＯＷの時
電源混触と判別することができる。
【００３６】以上より、論理演算部ＬＣを図２のごとく
論理構成すれば、加入者線の状態を監視することができ
る。
論理構成すれば、加入者線の状態を監視することができ
る。
【００３７】又、ＯＦＦ−ＨＯＯＫ状態を検出するのに
必要な電流は、せいぜい１０ｍＡ〜２０ｍＡであり、地
絡／電源混触を検出するのに必要な電流は、せいぜい５
０ｍＡ〜８０ｍＡで良いので、Ｒ１，Ｒ２の抵抗値Ｒｆ
を５０Ω程度としておけば、比較器１０，１１の閾値は
０．５Ｖ〜４Ｖの範囲で設定すれば良く、減算器８，９
の入力電圧のダイナミック電圧が小さいことから入力段
の耐圧を高くする必要もなく、同時に比較器１０，１１
についても大きな耐圧を必要とせず、素子面積も小さく
安価なＣＭＯＳ回路で構成することができ、論理回路部
も同様にＣＭＯＳ回路で構成することができる。
必要な電流は、せいぜい１０ｍＡ〜２０ｍＡであり、地
絡／電源混触を検出するのに必要な電流は、せいぜい５
０ｍＡ〜８０ｍＡで良いので、Ｒ１，Ｒ２の抵抗値Ｒｆ
を５０Ω程度としておけば、比較器１０，１１の閾値は
０．５Ｖ〜４Ｖの範囲で設定すれば良く、減算器８，９
の入力電圧のダイナミック電圧が小さいことから入力段
の耐圧を高くする必要もなく、同時に比較器１０，１１
についても大きな耐圧を必要とせず、素子面積も小さく
安価なＣＭＯＳ回路で構成することができ、論理回路部
も同様にＣＭＯＳ回路で構成することができる。
【００３８】［第２の実施形態］図３に本発明の第２の
実施形態の一例をそのタイミングチャートと共に示す。
本実施形態では、加入者線監視を時分割処理により行っ
た例である。図１の本発明の実施形態と同一要素には同
一の参照符号が附されており、重複する説明を省略す
る。
実施形態の一例をそのタイミングチャートと共に示す。
本実施形態では、加入者線監視を時分割処理により行っ
た例である。図１の本発明の実施形態と同一要素には同
一の参照符号が附されており、重複する説明を省略す
る。
【００３９】ＯＰ３，ＯＰ４は演算増幅器であり、抵抗
Ｒ１あるいはＲ２の両端の電圧を検出し、その差電圧を
出力する減算器ＯＰ３，ＯＰ４を構成している（図１に
おける８，９に相当する）。φ，φバーはスイッチＳＷ
１，ＳＷ２の制御信号であり、両者は論理反転の関係に
ある。スイッチＳＷ１は制御信号φがハイレベルの時導
通し、スイッチＳＷ２は制御信号φバーがハイレベル
（φがローレベル）の時導通する。スイッチＳＷ１，Ｓ
Ｗ２により演算増幅器ＯＰ３，ＯＰ４の出力を時分割で
比較器１２に入力している。
Ｒ１あるいはＲ２の両端の電圧を検出し、その差電圧を
出力する減算器ＯＰ３，ＯＰ４を構成している（図１に
おける８，９に相当する）。φ，φバーはスイッチＳＷ
１，ＳＷ２の制御信号であり、両者は論理反転の関係に
ある。スイッチＳＷ１は制御信号φがハイレベルの時導
通し、スイッチＳＷ２は制御信号φバーがハイレベル
（φがローレベル）の時導通する。スイッチＳＷ１，Ｓ
Ｗ２により演算増幅器ＯＰ３，ＯＰ４の出力を時分割で
比較器１２に入力している。
【００４０】Ｓバー，Ｓはしきい値である基準電圧Ｖ
１，Ｖ２を切り換えるスイッチＳＷ３，ＳＷ４を制御す
る信号であり、Ｓバー，Ｓは論理反転の関係にある。ス
イッチＳＷ３は制御信号Ｓがロウレベルの時導通し、ス
イッチＳＷ４は制御信号Ｓがハイレベルの時導通する。
Ｖ１はＯＦＦ−ＨＯＯＫ状態検出用の閾値電圧であり、
Ｖ２は地絡／電源混触検出用の閾値電圧である。なお、
制御信号φ，φバーは制御する信号Ｓバー，Ｓの半サイ
クルの関係にある。
１，Ｖ２を切り換えるスイッチＳＷ３，ＳＷ４を制御す
る信号であり、Ｓバー，Ｓは論理反転の関係にある。ス
イッチＳＷ３は制御信号Ｓがロウレベルの時導通し、ス
イッチＳＷ４は制御信号Ｓがハイレベルの時導通する。
Ｖ１はＯＦＦ−ＨＯＯＫ状態検出用の閾値電圧であり、
Ｖ２は地絡／電源混触検出用の閾値電圧である。なお、
制御信号φ，φバーは制御する信号Ｓバー，Ｓの半サイ
クルの関係にある。
【００４１】この閾値Ｖ１，Ｖ２を制御信号Ｓで制御す
ることにより、ＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ
状態、地絡／電源混触状態の検出を時分割で行う。
ることにより、ＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ
状態、地絡／電源混触状態の検出を時分割で行う。
【００４２】また、１３は論理回路部であり、比較器１
２の出力を受け、図２で示した論理演算処理を行い、Ｏ
Ｎ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信号及び
地絡／電源混触状態検出信号を出力する。
２の出力を受け、図２で示した論理演算処理を行い、Ｏ
Ｎ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信号及び
地絡／電源混触状態検出信号を出力する。
【００４３】論理回路部１３は比較器１２の出力を受け
てＣｌｋ１に応じるラッチＦ／Ｆ１と、比較器１２の出
力とＦ／Ｆ１との論理積をとるＡＮＤ１と、比較器１２
の出力とラッチＦ／Ｆ１との排他的論理和をとるＸＯＲ
１と、ＡＮＤ１の出力を受けてＣｌｋ２に応じ、ＳＣＮ
を出力するラッチＦ／Ｆ２と、ＸＯＲ１の出力を受けて
Ｃｌｋ３に応じ、ＳＵＳを出力するラッチＦ／Ｆ３とか
ら構成されている。
てＣｌｋ１に応じるラッチＦ／Ｆ１と、比較器１２の出
力とＦ／Ｆ１との論理積をとるＡＮＤ１と、比較器１２
の出力とラッチＦ／Ｆ１との排他的論理和をとるＸＯＲ
１と、ＡＮＤ１の出力を受けてＣｌｋ２に応じ、ＳＣＮ
を出力するラッチＦ／Ｆ２と、ＸＯＲ１の出力を受けて
Ｃｌｋ３に応じ、ＳＵＳを出力するラッチＦ／Ｆ３とか
ら構成されている。
【００４４】次に、本実施形態の加入者監視装置の動作
を説明する。図３のタイミングチャート中、ｔ１の期
間、制御信号Ｓがロウレベル、φがハイレベルであるた
めスイッチＳＷ３，ＳＷ１が導通し、演算増幅器ＯＰ３
の出力とＯＦＦ−ＨＯＯＫ状態検出用閾値電圧Ｖ１を比
較器１２で比較する。さらにその比較結果をＣｌｋ１に
よりラッチＦ／Ｆ１にラッチする。
を説明する。図３のタイミングチャート中、ｔ１の期
間、制御信号Ｓがロウレベル、φがハイレベルであるた
めスイッチＳＷ３，ＳＷ１が導通し、演算増幅器ＯＰ３
の出力とＯＦＦ−ＨＯＯＫ状態検出用閾値電圧Ｖ１を比
較器１２で比較する。さらにその比較結果をＣｌｋ１に
よりラッチＦ／Ｆ１にラッチする。
【００４５】ｔ２の期間、制御信号Ｓがロウレベル、φ
がロウレベルであるためスイッチＳＷ３，ＳＷ２が導通
し、演算増幅器ＯＰ４の出力とＯＦＦ−ＨＯＯＫ状態検
出用閾値電圧Ｖ１を比較器１２で比較する。さらにその
比較結果とＦ／Ｆ１にラッチされているｔ１の期間の比
較結果の論理積を、Ｃｌｋ２によりＦ／Ｆ２にラッチ
し、ＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信
号としてＳＣＮ端子に出力する。
がロウレベルであるためスイッチＳＷ３，ＳＷ２が導通
し、演算増幅器ＯＰ４の出力とＯＦＦ−ＨＯＯＫ状態検
出用閾値電圧Ｖ１を比較器１２で比較する。さらにその
比較結果とＦ／Ｆ１にラッチされているｔ１の期間の比
較結果の論理積を、Ｃｌｋ２によりＦ／Ｆ２にラッチ
し、ＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信
号としてＳＣＮ端子に出力する。
【００４６】ｔ３の期間、制御信号Ｓがハイレベル、φ
がハイレベルであるためスイッチＳＷ４，ＳＷ１が導通
し、演算増幅器ＯＰ３の出力と地絡／電源混触状態検出
用閾値電圧Ｖ２を比較器１２で比較する。さらにその比
較結果をＣｌｋ１によりＦ／Ｆ１にラッチする。
がハイレベルであるためスイッチＳＷ４，ＳＷ１が導通
し、演算増幅器ＯＰ３の出力と地絡／電源混触状態検出
用閾値電圧Ｖ２を比較器１２で比較する。さらにその比
較結果をＣｌｋ１によりＦ／Ｆ１にラッチする。
【００４７】ｔ４の期間、制御信号Ｓがハイレベル、φ
がロウレベルであるためスイッチＳＷ４、ＳＷ２が導通
し、演算増幅器ＯＰ４の出力と地絡／電源混触状態検出
用閾値電圧Ｖ２を比較器１２で比較する。さらにその比
較結果と、Ｆ／Ｆ１にラッチされているｔ３の期間の比
較結果の排他的論理和をＣｌｋ３によりＦ／Ｆ３にラッ
チし、地絡／電源混触状態検出信号としてＳＵＳ端子に
出力する。
がロウレベルであるためスイッチＳＷ４、ＳＷ２が導通
し、演算増幅器ＯＰ４の出力と地絡／電源混触状態検出
用閾値電圧Ｖ２を比較器１２で比較する。さらにその比
較結果と、Ｆ／Ｆ１にラッチされているｔ３の期間の比
較結果の排他的論理和をＣｌｋ３によりＦ／Ｆ３にラッ
チし、地絡／電源混触状態検出信号としてＳＵＳ端子に
出力する。
【００４８】上述のごとく構成し、作用させることによ
り、第１図に示した実施形態と同様、比較器１２，論理
回路部１３を、素子面積も小さく安価なＣＭＯＳ回路で
構成することができ、さらに１つの比較器でＯＮ−ＨＯ
ＯＫ状態／ＯＦＦ−ＨＯＯＫ状態の検出と、地絡／電源
混触状態検出の両方を行うことができ回路規模を削減す
ることができる。
り、第１図に示した実施形態と同様、比較器１２，論理
回路部１３を、素子面積も小さく安価なＣＭＯＳ回路で
構成することができ、さらに１つの比較器でＯＮ−ＨＯ
ＯＫ状態／ＯＦＦ−ＨＯＯＫ状態の検出と、地絡／電源
混触状態検出の両方を行うことができ回路規模を削減す
ることができる。
【００４９】こうして、上述の第１の実施形態と同様
に、ＯＦＦ−ＨＯＯＫ状態を検出するのに必要な電流は
およそ１０ｍＡ〜２０ｍＡであり、また、地絡／電源混
触を検出するのに必要な電流はおよそ５０ｍＡ〜８０ｍ
Ａで良いし、Ｒ１，Ｒ２の抵抗値Ｒｆを５０Ω程度とし
ておけばよく、比較器１２の一つでよく、スイッチＳＷ
１乃至ＳＷ４はスイッチＭＯＳの半導体スイッチでもよ
く、論理回路部１３はデジタル回路で構成されているの
で、総合的にＭＯＳ半導体で構成することが可能であ
り、また１チップ化も可能であり、しかも耐電圧も高く
する必要もないことから、素子面積も小さく安価に構成
することができる。
に、ＯＦＦ−ＨＯＯＫ状態を検出するのに必要な電流は
およそ１０ｍＡ〜２０ｍＡであり、また、地絡／電源混
触を検出するのに必要な電流はおよそ５０ｍＡ〜８０ｍ
Ａで良いし、Ｒ１，Ｒ２の抵抗値Ｒｆを５０Ω程度とし
ておけばよく、比較器１２の一つでよく、スイッチＳＷ
１乃至ＳＷ４はスイッチＭＯＳの半導体スイッチでもよ
く、論理回路部１３はデジタル回路で構成されているの
で、総合的にＭＯＳ半導体で構成することが可能であ
り、また１チップ化も可能であり、しかも耐電圧も高く
する必要もないことから、素子面積も小さく安価に構成
することができる。
【００５０】
【発明の効果】以上詳細に説明したごとく、本発明は、
２線式加入者線線路の一方の線路に流れる電流を検出し
電圧に変換する第１の電流，電圧変換手段と、２線式加
入者線線路の他方に流れる電流を検出し電圧に変換する
第２の電流・電圧変換手段と、この第１の電流・電圧変
換手段の出力電圧と閾値電圧を比較する第１の比較手段
と、この第２の電流・電圧変換手段の出力電圧と閾値電
圧を比較する第２の比較手段とを具備し、第１の比較手
段による比較結果と第２の比較手段による比較結果の論
理積をＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出
信号とし、第１の比較手段による比較結果と第２の比較
手段による比較結果の排他的論理和を地絡／電源混触状
態検出信号としたことにより、加入者回路の監視を確実
に行なうと共に、高耐圧半導体の必要性がなくなり、比
較手段及び論理演算部等を、安価なＣＭＯＳ回路で実現
することができ、ＩＣ化の際にチップ面積の縮小、コス
トの大幅削減を達成することができる。
２線式加入者線線路の一方の線路に流れる電流を検出し
電圧に変換する第１の電流，電圧変換手段と、２線式加
入者線線路の他方に流れる電流を検出し電圧に変換する
第２の電流・電圧変換手段と、この第１の電流・電圧変
換手段の出力電圧と閾値電圧を比較する第１の比較手段
と、この第２の電流・電圧変換手段の出力電圧と閾値電
圧を比較する第２の比較手段とを具備し、第１の比較手
段による比較結果と第２の比較手段による比較結果の論
理積をＯＮ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出
信号とし、第１の比較手段による比較結果と第２の比較
手段による比較結果の排他的論理和を地絡／電源混触状
態検出信号としたことにより、加入者回路の監視を確実
に行なうと共に、高耐圧半導体の必要性がなくなり、比
較手段及び論理演算部等を、安価なＣＭＯＳ回路で実現
することができ、ＩＣ化の際にチップ面積の縮小、コス
トの大幅削減を達成することができる。
【図１】本発明の第１の実施形態に従った加入者線監視
回路を示す。
回路を示す。
【図２】本発明の第１の実施形態の論理回路部の真理値
表を示す。
表を示す。
【図３】本発明の第２の実施形態に従った加入者線監視
回路、及びタイミングチャートを示す。
回路、及びタイミングチャートを示す。
【図４】従来の加入者線監視回路の回路図を示す。
【図５】従来の他の加入者線監視回路のブロック図を示
す。
す。
【図６】従来の他の加入者線監視回路の論理回路部を示
す。
す。
ＯＰ１〜ＯＰ４ 演算増幅器 １ 加入者線監視ブロック ２〜３ 電圧−電流変換器 ４〜５ 電流演算器 ６〜７，１０〜１２ 比較器 ８〜９ 減算器 １３ 論理演算部 ＳＷ１〜ＳＷ４ スイッチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 3/30 H04Q 3/42
Claims (6)
- 【請求項１】 ２線式加入者線線路の一方の線路に流れ
る電流を検出する第１の抵抗と、前記２線式加入者線線
路の他方に流れる電流を検出する第２の抵抗と、前記第
１の抵抗の両端電圧を検出しその差電圧を出力する第１
の電圧検出手段と、前記第２の抵抗の両端電圧を検出し
その差電圧を出力する第２の電圧検出手段と、前記第１
の電圧検出手段の出力と前記第２の電圧検出手段の出力
とを時分割で切り換える第１のスイッチと、ＯＦＦ−Ｈ
ＯＯＫ状態検出用の第１の閾値電圧と地落／電源混触状
態検出用の第２の閾値電圧とを時分割で切り換える第２
のスイッチと、前記第１のスイッチの出力と前記第２の
スイッチの出力とを比較する比較手段とを具備し、 前記第１の電圧検出手段と前記第２の電圧検出手段のそ
れぞれの出力と、前記第１の閾値電圧とを前記比較手段
で比較した結果から論理回路によってＯＮ−ＨＯＯＫ状
態／ＯＦＦ−ＨＯＯＫ状態検出信号を検出し、前記第１
の電圧検出手段と前記第２の電圧検出手段のそれぞれの
出力と、前記第２の閾値電圧とを前記比較手段で比較し
た結果から前記論理回路によって地絡／電源混触状態検
出信号を検出することを特徴とする加入者線監視回路。 - 【請求項２】 請求項１に記載の加入者線監視回路にお
いて、前記比較手段および前記論理回路は、ＣＭＯＳ回
路で構成されていることを特徴とする加入者線監視回
路。 - 【請求項３】 請求項１又は２に記載の加入者線監視回
路において、前記両端電圧は減算器で検出されることを
特徴とする加入者線監視回路。 - 【請求項４】 請求項１又は２、３に記載の加入者線監
視回路において、前記論理回路は、前記比較手段の出力
をラッチする第１のラッチ回路と、前記第１のラッチ回
路と前記比較手段の出力との論理積をとってＯＮ−ＨＯ
ＯＫ状態／ＯＦＦ−ＨＯＯＫ状態検出信号を出力する論
理積手段と、前記第１のラッチ回路と前記比較手段の出
力との排他的論理和をとって地絡／電源混触状態検出信
号を出力する排他的論理和手段とから成ることを特徴と
する加入者線監視回路。 - 【請求項５】 請求項１乃至４に記載の加入者線監視回
路において、前記第１のスイッチの繰り返し周期に対し
前記第２のスイッチの繰り返し周期を半分とすることを
特徴とする加入者線監視回路。 - 【請求項６】 ２線式加入者線線路の各線路の抵抗の各
両端電圧の差電圧を検出して、所定の閾値電圧と比較す
ることにより前記２線式加入者線線路の状態を検出する
加入者線監視回路において、 前記各両端電圧の差電圧の一方の差電圧がハイレベルで
他方がローレベルの場合に前記２線式加入者線線路のＯ
Ｎ−ＨＯＯＫ状態／ＯＦＦ−ＨＯＯＫ状態を検出し、前
記各両端電圧の差電圧の両差電圧がハイレベル又はロー
レベルの場合に前記２線式加入者線線路の地絡／電源混
触状態を検出する場合に、前記所定の閾値電圧の切替と
前記差電圧の切替とを時分割動作するスイッチの切替に
よりそれぞれの入力端子に入力する１つの比較回路を備
えたことを特徴とする加入者線監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09301907A JP3097626B2 (ja) | 1997-11-04 | 1997-11-04 | 加入者線監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09301907A JP3097626B2 (ja) | 1997-11-04 | 1997-11-04 | 加入者線監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136359A JPH11136359A (ja) | 1999-05-21 |
| JP3097626B2 true JP3097626B2 (ja) | 2000-10-10 |
Family
ID=17902557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09301907A Expired - Fee Related JP3097626B2 (ja) | 1997-11-04 | 1997-11-04 | 加入者線監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097626B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60107689T2 (de) * | 2000-07-25 | 2005-12-01 | Philips Intellectual Property & Standards Gmbh | Masseversatzdetektion für can systeme |
-
1997
- 1997-11-04 JP JP09301907A patent/JP3097626B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136359A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995111A (en) | Ring trip circuit for subscriber telephone | |
| USRE42123E1 (en) | Programmable subscriber line circuit partitioned into high voltage interface and digital control subsections | |
| JP3097626B2 (ja) | 加入者線監視回路 | |
| US4524246A (en) | SLIC II--common-mode current rejection | |
| US5289537A (en) | On-hook transmission circuit in cable line | |
| US5402484A (en) | Telephone circuit assembly | |
| KR100238541B1 (ko) | 사설교환기의 과금신호 처리장치 | |
| US6862352B1 (en) | Controlled switching mechanism for accomplishing soft polarity reversal, ring-trip filtering, and line voltage measurements in a subscriber line interface circuit using common capacitor | |
| US7206405B2 (en) | Enhanced high voltage interface for partitioned subscriber line interface circuit | |
| JP2000151764A (ja) | 電話回線測定回路 | |
| JP2811495B2 (ja) | 着信検知回路 | |
| KR910002624B1 (ko) | 사설 전자교환기에 있어서 국선 신호 검출회로 | |
| JP2916180B2 (ja) | 加入者線ループ監視方式 | |
| JPH0272790A (ja) | ループ検出回路 | |
| JP3075076B2 (ja) | 電話回線状況の監視回路 | |
| JPH0754942B2 (ja) | 端末機器の着信検出回路 | |
| JPS6277746A (ja) | リングトリツプ方式 | |
| KR19980014691A (ko) | 전자식 교환기의 링 트립 검출 회로 | |
| JPH04156155A (ja) | リングトリップ方式 | |
| JP2004349920A (ja) | 端末網制御装置 | |
| JPS61145947A (ja) | リングトリツプ回路 | |
| JPH0544239B2 (ja) | ||
| JPH0452024B2 (ja) | ||
| JP2011182047A (ja) | 極性検出回路 | |
| JPH0832711A (ja) | 電話端末切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |