JP7204594B2 - 通信システム、制御回路およびイコライザの受信信号調整方法 - Google Patents
通信システム、制御回路およびイコライザの受信信号調整方法 Download PDFInfo
- Publication number
- JP7204594B2 JP7204594B2 JP2019118193A JP2019118193A JP7204594B2 JP 7204594 B2 JP7204594 B2 JP 7204594B2 JP 2019118193 A JP2019118193 A JP 2019118193A JP 2019118193 A JP2019118193 A JP 2019118193A JP 7204594 B2 JP7204594 B2 JP 7204594B2
- Authority
- JP
- Japan
- Prior art keywords
- identification information
- correction coefficient
- equalizer
- external device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
実施の形態1について説明する。図1は、実施の形態1、2に係る送受信システムの構成の一例を示すブロック図である。図1に示すように、送受信システム1は、ホスト機器100、デバイス機器200及びケーブル300を備える。ホスト機器100及びデバイス機器200は、通信システムである。ケーブル300は、ホスト機器100及びデバイス機器200を接続する。
図6は、実施の形態2に係る送受信システムの構成の一例を示すブロック図である。なお、以下の説明では、実施の形態1との相違点を主に説明する。
100 ホスト機器
200 デバイス機器
190、290 レセプタクル
391、392 プラグ
300 ケーブル
140 制御回路
160、260、360 識別情報部
120 ホストコントローラ
220 デバイスコントローラ
180 記憶部
TX、TX1、TX2、TX3、TX4 送信部
RX、RX1、RX2、RX3、RX4 受信部
TL 送信信号線
RL 受信信号線
320 リタイマ
620 イコライザ
640 クロックデータリカバリ回路(CDR)
660 シリアルパラレル変換器(S/P)
680 バッファ(BUF)
170、270 電源制御回路
145、245、345 PDコントローラ
Vbus、Vconn 電源線
GND グランド線
CC 制御線(CC線)
Claims (10)
- 受信信号線と送信信号線とを介して外部装置と通信可能な通信システムであって、
前記外部装置の識別情報および、前記識別情報に関連付けられた補正係数と、を記憶可能な記憶部と、
前記受信信号線に接続され、クロックデータリカバリ回路により再生されたクロック信号を用いて前記受信信号線から供給されるシリアルデータから受信データを再生するとともに、前記補正係数を設定されて前記受信データの周波数特性を最適化させるように周波数フィルタによって波形を調整して前記受信データの振幅調整を行うイコライザと、
前記記憶部に記憶された前記補正係数を前記イコライザに設定する制御部と、を有する通信システム。 - 前記制御部は、前記外部装置との信号の送受信を制御するホストコントローラを有し、
前記識別情報に関連付けられた前記補正係数が、前記記憶部に記憶されていない場合、前記ホストコントローラは、前記補正係数として、所定の値を前記イコライザに設定する、請求項1に記載の通信システム。 - 前記ホストコントローラは、前記イコライザのトレーニングシーケンスを実行し、
前記トレーニングシーケンスは、前記ホストコントローラの制御により、テスト用信号の受信と、前記イコライザに設定される補正係数の変更と、を繰り返し行うことで、受信した信号の振幅が調整され、前記ホストコントローラの作成する受信した複数の信号波形を重ね合わせて図示化したEyeダイアグラムの開口部の大きさが変化し、前記ホストコントローラは前記Eyeダイアグラムの前記開口部が最も開いた状態の補正係数を選択し、
前記トレーニングシーケンスで選択された補正係数は、前記外部装置の前記識別情報と関連付けて、前記記憶部に記憶される、請求項2に記載の通信システム。 - 前記ホストコントローラは、前記イコライザを含み、
前記イコライザは、前記受信信号線を介して前記外部装置から信号を受信し、
前記制御部は、さらに前記記憶部に記憶された前記補正係数を前記イコライザに設定する制御回路を有し、
前記制御回路は、前記外部装置の前記識別情報と、前記受信信号線を含むケーブルの前記識別情報とに対応した、前記補正係数を検索する、請求項3に記載の通信システム。 - 外部装置を認証する認証処理を行うことで、外部から前記外部装置を識別する識別情報を受信し、
前記識別情報に関連付けられた前記外部装置から受信した信号の波形を調整するイコライザの補正係数を検索し、前記補正係数を設定する、制御回路。 - 前記識別情報と、前記補正係数とを関連付ける、請求項5に記載の制御回路。
- 前記制御回路は、前記外部装置と接続される毎に、トレーニングシーケンスを開始して、前記イコライザに前回設定された前記補正係数を設定し、テスト用信号の受信と、前記イコライザに設定される補正係数の変更と、を繰り返し行うことで、受信データのEyeダイアグラムの開口部がより開いた状態の補正係数の値を選択して更新された補正係数として記憶部に格納し、
前記更新された補正係数を、前記識別情報と関連付ける、請求項5に記載の制御回路。 - 外部に接続された外部装置の識別情報及びそれに関連付けられた補正係数の検索を行う工程と、
受信信号線に接続され、クロックデータリカバリ回路により再生されたクロック信号を用いて前記受信信号線から供給されるシリアルデータからパラレル信号である受信データを再生するとともに、前記受信データの周波数特性を最適化させるように周波数フィルタによって波形を調整して前記受信データの振幅調整を行うイコライザに、前記外部装置の識別情報に対応した補正係数を、設定する工程と、
前記設定された補正係数に基づいて、テスト用信号を受信し、前記イコライザの前記補正係数を変更して、さらにテスト用信号を受信する動作を繰り返し行うことで補正係数を選択する工程と、を含み、
前記補正係数を選択する工程は、トレーニングシーケンスを含み、
前記トレーニングシーケンスは、ホストコントローラの制御により、テスト用信号の受信と、前記イコライザに設定される補正係数の変更と、を繰り返し行うことで、受信した信号の振幅が調整され、前記ホストコントローラの作成する受信した複数の信号波形を重ね合わせて図示化したEyeダイアグラムの開口部の大きさが変化し、前記ホストコントローラは前記Eyeダイアグラムの前記開口部が最も開いた状態の補正係数を選択する、イコライザの受信信号調整方法。 - 前記外部装置の識別情報に関連付けられた前記補正係数がない場合、前記イコライザに、初期値を設定する工程を含む、請求項8に記載のイコライザの受信信号調整方法。
- 前記選択された補正係数を、前記外部装置の識別情報と関連づけて、記憶部へ格納する工程を含む、請求項9に記載のイコライザの受信信号調整方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118193A JP7204594B2 (ja) | 2019-06-26 | 2019-06-26 | 通信システム、制御回路およびイコライザの受信信号調整方法 |
US16/854,443 US11153131B2 (en) | 2019-06-26 | 2020-04-21 | Communication system, control circuit, and received signal adjustment method of equipment |
CN202010537457.1A CN112148657A (zh) | 2019-06-26 | 2020-06-12 | 通信系统、控制电路以及均衡器的接收信号的调节方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118193A JP7204594B2 (ja) | 2019-06-26 | 2019-06-26 | 通信システム、制御回路およびイコライザの受信信号調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021005774A JP2021005774A (ja) | 2021-01-14 |
JP7204594B2 true JP7204594B2 (ja) | 2023-01-16 |
Family
ID=73891918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019118193A Active JP7204594B2 (ja) | 2019-06-26 | 2019-06-26 | 通信システム、制御回路およびイコライザの受信信号調整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11153131B2 (ja) |
JP (1) | JP7204594B2 (ja) |
CN (1) | CN112148657A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006042179A (ja) | 2004-07-29 | 2006-02-09 | Hitachi Ltd | 記憶装置システム及び記憶装置システム内での信号伝送方法 |
JP2011217600A (ja) | 2010-03-31 | 2011-10-27 | General Electric Co <Ge> | 制御型配電変圧器、及び該変圧器を製造する方法 |
WO2015052879A1 (ja) | 2013-10-09 | 2015-04-16 | 株式会社デンソー | 歪み補償システム及び通信装置 |
JP2017085403A (ja) | 2015-10-29 | 2017-05-18 | 日本電気株式会社 | 無線装置及びその等化方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI99062C (fi) * | 1995-10-05 | 1997-09-25 | Nokia Mobile Phones Ltd | Puhesignaalin taajuuskorjaus matkapuhelimessa |
US6298362B1 (en) * | 1997-10-22 | 2001-10-02 | Texas Instruments Incorporated | Apparatus and method for equalizer filter units responsive to 5-level inputs signals |
US7099383B2 (en) * | 2001-01-19 | 2006-08-29 | Raze Technologies, Inc. | Apparatus and associated method for operating upon data signals received at a receiving station of a fixed wireless access communication system |
US20100235546A1 (en) * | 2009-03-16 | 2010-09-16 | Jeff Terlizzi | Methods and apparatus for adaptive accessory detection and mode negotiation |
JP4848035B2 (ja) | 2009-12-16 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 受信回路 |
KR101642611B1 (ko) * | 2014-12-30 | 2016-07-29 | 강수원 | 버스 기반 네트워크에서 수신한 패킷 데이터를 고속 등화하는 방법, 버스 기반 네트워크에서 패킷 데이터를 송수신하는 방법 및 버스 기반 네트워크의 수신기 |
KR102285073B1 (ko) * | 2017-03-31 | 2021-08-03 | 삼성전자주식회사 | 복수개의 액세서리 장치들에 대응하는 콘텐트를 제공하기 위한 방법 및 그 전자 장치 |
US11860812B2 (en) * | 2017-08-22 | 2024-01-02 | Intel Corporation | Serdes link training |
KR102433040B1 (ko) * | 2017-12-12 | 2022-08-18 | 삼성전자주식회사 | 메모리 모듈, 메모리 시스템 및 메모리 모듈의 동작 방법 |
-
2019
- 2019-06-26 JP JP2019118193A patent/JP7204594B2/ja active Active
-
2020
- 2020-04-21 US US16/854,443 patent/US11153131B2/en active Active
- 2020-06-12 CN CN202010537457.1A patent/CN112148657A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006042179A (ja) | 2004-07-29 | 2006-02-09 | Hitachi Ltd | 記憶装置システム及び記憶装置システム内での信号伝送方法 |
JP2011217600A (ja) | 2010-03-31 | 2011-10-27 | General Electric Co <Ge> | 制御型配電変圧器、及び該変圧器を製造する方法 |
WO2015052879A1 (ja) | 2013-10-09 | 2015-04-16 | 株式会社デンソー | 歪み補償システム及び通信装置 |
JP2017085403A (ja) | 2015-10-29 | 2017-05-18 | 日本電気株式会社 | 無線装置及びその等化方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021005774A (ja) | 2021-01-14 |
US11153131B2 (en) | 2021-10-19 |
US20200412585A1 (en) | 2020-12-31 |
CN112148657A (zh) | 2020-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733920B1 (en) | Programmable pre-emphasis circuit for serial ATA | |
CN101201807A (zh) | 串行传输系统及其自动校正信号质量的方法、以及端口 | |
JP2011521488A (ja) | 適応リンクパートナ送信機を等化するための方法及び装置 | |
JP2016038850A (ja) | 電子機器、通信制御回路および通信制御方法 | |
CN113168393A (zh) | 高速的硬件传输均衡 | |
CN118394689A (zh) | 接口装置及其操作方法 | |
KR20060011129A (ko) | 직렬 에이티에이 인터페이스의 데이터 전송속도 조절장치및 그 방법 | |
JP7204594B2 (ja) | 通信システム、制御回路およびイコライザの受信信号調整方法 | |
US20170046302A1 (en) | Method and associated interface circuit for mitigating interference due to signaling of a bus | |
US20210390073A1 (en) | Electronic device, information processing system and method | |
US9128831B2 (en) | Electrical device and method of setting address | |
CN112055940B (zh) | 接收设备和通信系统 | |
US9264267B2 (en) | Technologies for configuring transmitter equalization in a communication system | |
CN113726425B (zh) | 一种有线通信方法、装置、设备及可读存储介质 | |
US9667454B1 (en) | Adaptive equalizer | |
CN108809719B (zh) | 万兆以太网接口互联方法、通信设备及存储介质 | |
TWI836958B (zh) | 100base-t收發器以及100base-t收發方法 | |
US7401134B2 (en) | Packet processing architecture | |
US20220240336A1 (en) | Method for selection between fast retrain procedures | |
US11018677B1 (en) | Transmission enable signal generation circuit and integrated circuit | |
CN114706803B (zh) | 多速率适配方法及PCIe设备 | |
CN113691384B (zh) | 一种通信链路的参数配置方法、装置及存储介质 | |
US20240126663A1 (en) | Semiconductor device and link configuring method | |
CN112671518A (zh) | 通信方法及其装置 | |
US10958473B2 (en) | Method of operating a unit in a daisy chain, communication unit and a system including a plurality of communication units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7204594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |