CN115865046B - 基于fpga的巴特沃斯低通滤波方法及滤波器 - Google Patents
基于fpga的巴特沃斯低通滤波方法及滤波器 Download PDFInfo
- Publication number
- CN115865046B CN115865046B CN202310113232.7A CN202310113232A CN115865046B CN 115865046 B CN115865046 B CN 115865046B CN 202310113232 A CN202310113232 A CN 202310113232A CN 115865046 B CN115865046 B CN 115865046B
- Authority
- CN
- China
- Prior art keywords
- points
- filtering
- data
- fpga
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005070 sampling Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000001502 supplementing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开一种基于FPGA的巴特沃斯低通滤波方法及滤波器,该方法包括:原始数据前后端各沿拓若干个点;第一次滤波;对滤波的结果进行翻转;第二次滤波;再次翻转,得到的数据即为原始数据经巴特沃斯低通滤波后的数据;对数组翻转时,在FPGA内采用倒写顺读的方式,即:从内存末尾位置开始,向着内存首地址方向写入,最后从内存首地址开始顺序读出。本发明在FPGA内采用倒写顺读的方式操作内存,不耗费任何额外资源与时钟周期,在FPGA内进行二次滤波,可以实现零相位偏差;通过PING‑PONG加上特定位置触发的方式,合理操作内存空间,对首尾波形进行沿拓,可以消除边际失真。
Description
技术领域
本发明属于滤波技术领域,具体涉及一种基于FPGA的巴特沃斯低通滤波方法及滤波器。
背景技术
数字信号处理中,通常需要低通滤波去消除或大幅度降低所需要频带以外的噪音,当前抗混叠低通滤波功能通常由模数转换器(AD)纯硬件方式实现。在实际使用中,模数转换器(AD)中的数字滤波器虽然可以轻易做到60dB以上,但通常截止频率以及过渡带波形由硬件完全固定死,因此缺乏灵活性。FPGA芯片内部不但有大量的可编程门阵列(LUT),内嵌式DSP,还包含DRAM或BRAM甚至外挂DDR3或DDR4,可以方便快捷地设计出各种灵活高效的并行算法去实现数字信号处理中的各项技术需求。基于FPGA设计的低通滤波器可以灵活的实现各种各样的滤波,既可以相应的降低AD硬件成本,也可以和纯硬件的AD滤波相辅相成。
巴特沃斯作为一款常见滤波器,其频带内具有最大平坦度,可最大程度保证信号的完整性,但由于其算法的特殊性,在FPGA实现算法的过程中,通常会伴随边际点失真和相位偏差等等问题。特别是边际点失真的问题,通常会采取舍弃头尾的方式或加一个初始值的方式,但这两种方式在实际运用中都不可靠,舍弃头尾会丢失大量的真实数据,而加初始值的方式则很难适应于所有的输入信号,所以巴特沃斯低通滤波在现阶段的FPGA工程设计中并无很好的应用。
因此,需要提供一种可以解决边际波形失真和相位偏移问题的基于FPGA的巴特沃斯低通滤波器。
发明内容
本发明的目的在于,提供一种基于FPGA的巴特沃斯低通滤波方法及滤波器,解决边际波形失真及相位偏移的问题。
为了实现上述目的,本发明的技术方案为:
一种基于FPGA的巴特沃斯低通滤波方法,该方法包括以下步骤:
1)原始数据x前后端各沿拓若干个点,得到X数组;
2)第一次滤波:{y,Y} = filter(b,a,x,X)
3)对y数组翻转,得到y1;对Y数组翻转,得到Y1;
4)第二次滤波:{z,Z} = filter(b,a,y1,Y1)
5)对z数组翻转,得到z1,z1即为原始数据x经巴特沃斯低通滤波后的数据;
其中,b和a为巴特沃斯系数,X为原始数据x前后端各沿拓的数据,Y为X经过第一次滤波后的数据,y为x经过第一次滤波后的数据,Z为Y1经过第二次滤波后的数据,z为y1经过第二次滤波后的数据;
对数组翻转时,在FPGA内采用倒写顺读的方式,即:从内存末尾位置开始,向着内存首地址方向写入,最后从内存首地址开始顺序读出。
进一步的,该方法还包括步骤:
6)舍弃前后端各沿拓的若干个点:忽略Z数组。
进一步的,通过PING-PONG操作控制两块不同的内存地址空间,进行首尾波形沿拓,即利用上一时刻波形的末尾和下一时刻波形开头的若干个点补足此时刻波形的点数,之后再舍弃这些沿拓的点。
进一步的,沿拓具体为:
在对PONG地址空间的数据进行滤波时,等待PING地址空间内从首地址开始的需要沿拓的若干个点写入完成后,才开始滤波操作;此时,上一时刻PING地址空间末尾的需要沿拓的若干个点的数据尚未消失,以此沿拓;在对PING地址空间的数据进行滤波时,进行同样的操作;且读取内存中沿拓的点的同时,不允许同时对这些点的内存空间写入新的数据。
进一步的,根据b和a系数的定点数精度、采样率、抗混叠的截止频率及输入信号的频率,确定需要沿拓的点的个数;
输入信号的频率越大,边际失真的点数越多,需要沿拓的点的个数也就越多;抗混叠的截止频率越大,边际失真的点数越多,需要沿拓的点的个数也就越多。
进一步的,边际失真的点数的计算方法为:
在最差条件时,用滤波后每时刻的所有数据-滤波前每时刻的所有数据,之后取绝对值即为所有采样点的误差;误差超出阈值则为边际失真点。
进一步的,需要沿拓的点的个数大于等于边际失真的点数。
一种基于FPGA的巴特沃斯低通滤波器,该滤波器采用上述的基于FPGA的巴特沃斯低通滤波方法。
本发明与现有技术相比,具有以下优点及有益效果:
1、在FPGA内,采用倒写顺读的方式操作内存,不耗费任何额外资源与时钟周期,在FPGA内进行二次滤波,实现零相位偏差。
2、通过PING-PONG加上特定位置触发的方式,合理操作内存空间,对首尾波形进行沿拓,消除边际失真。
3、分析了多变量对于边际失真点数的影响,因而可以根据实际项目需求判断出最差条件时需要沿拓的点数。
附图说明
图1为常规的巴特沃斯滤波前后的信号图;
图2为本发明滤波前后的地址空间示意图;
图3为本发明的首尾沿拓及PING-PONG操作原理图;
图4(a)为本发明实施例的抗混叠巴特沃斯低通滤波器示例;
图4(b)为本发明实施例的抗混叠巴特沃斯低通滤波器失真点数随着输入信号频率不同而变化的曲线图;
图4(c)为本发明实施例的抗混叠巴特沃斯低通滤波器失真点数随着滤波器截止频率不同而变化的曲线图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种基于FPGA的巴特沃斯低通滤波方法及滤波器,零相位偏差并且边际波形无失真。
1、相位偏差现象
通常基于FPGA的巴特沃斯滤波都会出现相位偏差的情况,如图1所示,峰值位置在滤波后的波形上存在两个点的相位偏差。图1左边为滤波前的信号,右边为常规的巴特沃斯滤波后的信号,可以看出滤波后前20个点的数据和原始数据完全不一样,这就是边际失真现象。另外,可以看出滤波后的相位整体偏差了2个点(图上负向峰值位置的第81个点在滤波后的位置变为了第83个点)。
基于FPGA的相位偏差的解决方法:
1)第一次滤波:y = filter(b,a,x)
2)对y数组翻转;
3)第二次滤波:z = filter(b,a,y1)
4)第z数组翻转。
其中,b和a为可配置的巴特沃斯系数,b和a的值来自于MATLAB设计好的滤波器。x为原始数据,y为第一次滤波后的数据,y1为翻转后的数据,z为第二次滤波后的数据。
二次滤波:将第一次滤波产生的正方向的N个点的相位偏差,与第二次滤波产生的反方向的N个点的相位偏差进行抵消,最终互相消除,达到零相位偏差。
倒写顺读:在FPGA内具体实现时,第2)步和第4)步在写入内存时,从内存末尾位置开始,向着内存首地址方向写入,从而不花费任何额外资源与时钟周期即可实现翻转,如图2所示。图2左边为滤波前的地址空间0x10000000-0x1FFFFFFF,右边为滤波后的地址空间0x20000000-0x2FFFFFFF。每次滤波计算完成后的结果放入新的地址空间时,使用倒着放入的方式,比如每个点占用4个字节(32位),那么在放入右边滤波后的地址空间时,第一个点是0x2FFFFFFC。
2、边际波形失真现象
通常基于FPGA的巴特沃斯滤波都会在首部和尾部出现几十个点波形失真的问题,滤波前和滤波后的首部波形失真情况见图1。这是因为巴特沃斯N阶滤波算法的本质是利用滤波前信号的前N个点与滤波后信号的前N个点(共2N个点)去计算第N+1个点,但在最开始时并没有足够多的点,因此会在波形的首部造成相当多的点出现很大的误差。尾部的失真点则是因为在第二次滤波时,将第一次滤波的结果的尾部当作了第二次滤波的头部。以4阶巴特沃斯滤波为例的FPGA内的计算方式如下:
a0*y0 = b0*x0
a0*y1 = b0*x1 + b1*x0 - a1*y0
a0*y2 = b0*x2 + b1*x1 + b2*x0 - a1*y1 - a2*y0
a0*y3 = b0*x3 + b1*x2 + b2*x1 + b3*x0 - a1*y2 -a2*y1 - a3*y0
a0*y4 = b0*x4 + b1*x3 + b2*x2 + b3*x1 + b4*x0 -a1*y3 - a2*y2 - a3*y1- a4*y0
a0*y5 = b0*x5 + b1*x4 + b2*x3 + b3*x2 + b4*x1 -a1*y4 - a2*y3 - a3*y2- a4*y1
a0*y6 = b0*x6 + b1*x5 + b2*x4 + b3*x3 + b4*x2 -a1*y5 - a2*y4 - a3*y3- a4*y2
......
式中,b和a为巴特沃斯系数。
基于FPGA的边际波形失真解决方法:
1)前后端各沿拓若干个点:X数组
2)第一次滤波:{y,Y} = filter(b,a,x,X)
3)对y数组翻转,得到y1;对Y数组翻转,得到Y1;
4)第二次滤波:{z,Z} = filter(b,a,y1,Y1)
5)对z数组翻转;
6)舍弃前后端沿拓的若干个点:忽略Z数组。
其中,X为第一次滤波前首尾沿拓补充的若干点的数值,Y为这些补充的点经过第一次滤波后的数值大小,Z为第二次滤波后这些补充的点。
利用PING-PONG操作控制两块不同的内存地址空间,在进行首尾波形沿拓时,利用上一秒波形的末尾和下一秒波形开头的若干个点去补足点数不足的问题,之后再舍去这些沿拓的点,如图3所示。图3上半部分的左边为滤波前的PING地址空间,对应第1,3,5,7……秒的数据;上半部分的右边为滤波前的PONG地址空间,对应第2,4,6,8……秒的数据;下半部分则为滤波后的PING地址空间和PONG地址空间。例如:将第2秒滤波前的数据X,通过滤波放入滤波后的PONG地址空间时,需要在滤波前的PING地址空间内的第3秒头部需要沿拓的点数完成写入后,再开始滤波模块的数据读取,且必须保证滤波模块消耗的时间足够小,确保在第3秒数据覆盖完第1秒末尾数据之前完成。即:在对PONG地址空间的数据进行滤波之前,要提取PING地址空间的头部和尾部(沿拓的点数);如果对PING地址空间的数据进行滤波,则需要提取PONG地址空间的头部和尾部(沿拓的点数)。
沿拓方案的本质是:在对PONG地址空间的所有数据进行滤波时,需要等待PING首地址开始后的需要沿拓的若干个点也写入完成后,才能开始滤波操作,此时上一秒PING地址空间末尾数据还未消失,需要提前读取出防止被下一秒PING的数据覆盖!在对PING地址空间的所有数据进行滤波时,也需要进行同样的操作。特别注意需要保证读取内存中沿拓的点的同时,不可以同时对这些点的内存空间写入新的数据。
具体需要沿拓的点的个数,受FPGA内b和a系数的定点数精度,采样率与滤波器抗混叠的截止频率,输入信号的频率等影响而会变化。因此,找到在什么条件下边际失真点的数量最多则至关重要,那么首先需要弄清楚各个变量对边际失真点数的影响。
图4(a)是一款采样率为128K的抗混叠巴特沃斯低通滤波器,50kHz@0DB,58kHz@1DB,61.5kHz@20DB。这款滤波器在图4(b)和图4(c)中会受到不同变量的影响。图4(b)是这款滤波器在实践环境中对于固定滤波器不同频率的输入信号,其失真点数随着输入信号频率不同而变化的曲线。图4(c)是固定频率的输入信号,在用不同的抗混叠巴特沃斯低通滤波器去滤波时,其失真点数随着滤波器截止频率不同而变化的曲线。
在实际环境中,对于固定的采样率和相应的抗混叠低通滤波器而言,FPGA内b和a系数的定点数的位数也固定,那么边际失真的点数主要根据输入信号的频率的不同而变化,输入信号的频率越大,边际失真的点数越多,如图4(b)所示。
在实际环境中,对于固定频率的输入信号,FPGA内b和a系数的定点数的位数也固定,可以发现边际失真的点数也会根据抗混叠巴特沃斯低通滤波器的截止频率的不同而变化,抗混叠巴特沃斯低通滤波器的截止频率越大,边际失真的点数越多,如图4(c)所示。
实际环境的原始信号会受到噪声影响,FPGA内b和a系数的定点数精度位数也会对滤波时间产生极大的影响,还有原始信号本身的位数精度等等,这些因素都会改变巴特沃斯滤波算法的误差,因此边际失真点数还需要根据具体设计和实际环境去计算,计算方法为:
在最差条件时,用内存中导出的滤波后每秒的所有数据-滤波前每秒的所有数据,之后取绝对值即可看到所有采样点的误差;误差超出阈值则是边际失真点,沿拓的点数略微大于边际失真的点数为最佳。比如定义小于150数字量为不失真数据,那么大于150的数据则为边际失真点,需要沿拓的点的个数可以适当比边际失真点多几个点。找寻最差条件的关键点则在于需要综合考虑b和a系数的定点数精度,采样率与滤波器抗混叠的截止频率,输入信号频率范围与振幅大小,还有输入信号的数字量位宽。
阈值可以根据数字量对应的模电大小去定义,不同的模电缩放倍数,AD芯片的参考电压范围和AD芯片的精度(16位还是24位AD),都会影响这个阈值。比如输入模电为-30V到+30V,模电缩放24倍,AD参考电压为-1.25到+1.25V,24位AD芯片,那么数字量计算方式则为1V/24/2.5*(2^23)=139810数字量,也就是1毫伏对应139.8数字量。这个需要根据项目需求和硬件设计去定义。
综上所述,基于FPGA的二次滤波解决相位偏差问题时:在FPGA与内存互动时,每次滤波写入内存数据时都从末尾地址倒着写入,每次滤波读取内存数据时都从首地址顺着读取,因而不耗费额外的资源与时钟周期。
基于FPGA的首尾沿拓解决边际失真问题时:通过PING-PONG操作,合理利用在不同地址空间内的前后秒数据,在恰当的时候读取并及时完成处理防止被新数据覆盖,从而补足巴特沃斯滤波算法缺少2N个点的不足之处。另外对于边际失真的具体点数,提出了不同变量对此造成的影响,并说明了在实践中如何找寻最差条件时的边际失真点数。
需要指出,根据实施的需要,可将本申请中描述的各个步骤/部件拆分为更多步骤/部件,也可将两个或多个步骤/部件或者步骤/部件的部分操作组合成新的步骤/部件,以实现本发明的目的。
本领域的技术人员容易理解,以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种基于FPGA的巴特沃斯低通滤波方法,其特征在于,该方法包括以下步骤:
1)原始数据x前后端各沿拓若干个点,得到X数组;
2)第一次滤波:{y,Y} = filter(b,a,x,X)
3)对y数组翻转,得到y1;对Y数组翻转,得到Y1;
4)第二次滤波:{z,Z} = filter(b,a,y1,Y1)
5)对z数组翻转,得到z1,z1即为原始数据x经巴特沃斯低通滤波后的数据;
其中,b和a为巴特沃斯系数,X为原始数据x前后端各沿拓的数据,Y为X经过第一次滤波后的数据,y为x经过第一次滤波后的数据,Z为Y1经过第二次滤波后的数据,z为y1经过第二次滤波后的数据;
通过PING-PONG操作控制两块不同的内存地址空间,进行首尾波形沿拓,即利用上一时刻波形的末尾和下一时刻波形开头的若干个点补足此时刻波形的点数,之后再舍弃这些沿拓的点;沿拓具体为:
在对PONG地址空间的数据进行滤波时,等待PING地址空间内从首地址开始的需要沿拓的若干个点写入完成后,才开始滤波操作;此时,上一时刻PING地址空间末尾的需要沿拓的若干个点的数据尚未消失,以此沿拓;在对PING地址空间的数据进行滤波时,进行同样的操作;且读取内存中沿拓的点的同时,不允许同时对这些点的内存空间写入新的数据;
对数组翻转时,在FPGA内采用倒写顺读的方式,即:从内存末尾位置开始,向着内存首地址方向写入,最后从内存首地址开始顺序读出。
2.根据权利要求1所述的基于FPGA的巴特沃斯低通滤波方法,其特征在于,该方法还包括步骤:
6)舍弃前后端各沿拓的若干个点:忽略Z数组。
3.根据权利要求1所述的基于FPGA的巴特沃斯低通滤波方法,其特征在于,根据b和a系数的定点数精度、采样率、抗混叠的截止频率及输入信号的频率,确定需要沿拓的点的个数;
输入信号的频率越大,边际失真的点数越多,需要沿拓的点的个数也就越多;抗混叠的截止频率越大,边际失真的点数越多,需要沿拓的点的个数也就越多。
4.根据权利要求3所述的基于FPGA的巴特沃斯低通滤波方法,其特征在于,边际失真的点数的计算方法为:
在最差条件时,用滤波后每时刻的所有数据-滤波前每时刻的所有数据,之后取绝对值即为所有采样点的误差;误差超出阈值则为边际失真点。
5.根据权利要求4所述的基于FPGA的巴特沃斯低通滤波方法,其特征在于,需要沿拓的点的个数大于等于边际失真的点数。
6.一种基于FPGA的巴特沃斯低通滤波器,其特征在于,该滤波器采用权利要求1至5中任意一项所述的基于FPGA的巴特沃斯低通滤波方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310113232.7A CN115865046B (zh) | 2023-02-15 | 2023-02-15 | 基于fpga的巴特沃斯低通滤波方法及滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310113232.7A CN115865046B (zh) | 2023-02-15 | 2023-02-15 | 基于fpga的巴特沃斯低通滤波方法及滤波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115865046A CN115865046A (zh) | 2023-03-28 |
CN115865046B true CN115865046B (zh) | 2023-05-02 |
Family
ID=85658022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310113232.7A Active CN115865046B (zh) | 2023-02-15 | 2023-02-15 | 基于fpga的巴特沃斯低通滤波方法及滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115865046B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6032247B2 (ja) * | 2013-10-09 | 2016-11-24 | 株式会社デンソー | 歪み補償システム及び通信装置 |
CN111588368A (zh) * | 2020-05-25 | 2020-08-28 | 陈聪 | 一种信号处理滤波方法 |
CN111740723A (zh) * | 2020-06-12 | 2020-10-02 | 武汉三相电力科技有限公司 | 一种监测数据的滤波方法、设备及装置 |
CN111669149B (zh) * | 2020-06-21 | 2022-11-22 | 陕西航空电气有限责任公司 | 一种自适应巴特沃斯低通数字滤波器设计方法 |
CN115242219B (zh) * | 2022-04-21 | 2023-05-05 | 中国人民解放军战略支援部队航天工程大学 | 一种基于wola结构滤波器组的并行匹配滤波方法 |
-
2023
- 2023-02-15 CN CN202310113232.7A patent/CN115865046B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115865046A (zh) | 2023-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220284912A1 (en) | Interpolation Filter System Implemented by Digital Circuit | |
CN101465651B (zh) | 模拟/数字转换器 | |
CN1852028B (zh) | 多位δ∑调制型da转换器 | |
CN115865046B (zh) | 基于fpga的巴特沃斯低通滤波方法及滤波器 | |
US6420983B1 (en) | On-line offset cancellation in flash A/D with interpolating comparator array | |
JP4445132B2 (ja) | 乗算器を用いないデジタルフィルタリング | |
CN103066950A (zh) | 一种fir滤波器滤波的方法和滤波器 | |
US6151613A (en) | Digital filter and method for a MASH delta-sigma modulator | |
CN115549644A (zh) | 一种fir滤波器 | |
CN114257248A (zh) | 一种低翻转率的移位寄存器型串并转换电路 | |
CN105656450B (zh) | 整数运算的数字低通滤波方法及装置 | |
CN102739200B (zh) | 信号发生器 | |
KR970001312B1 (ko) | 비트 직렬 신호 스케일링 장치 및 디지탈 신호 진폭 제어 시스템 | |
JP5033101B2 (ja) | D/aコンバータ | |
JP2662694B2 (ja) | デジタル保護リレー装置 | |
US7472150B2 (en) | Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter | |
CN201122938Y (zh) | 一种音频增量总和dac中插零数字滤波器的结构 | |
JP2005318204A (ja) | デジタルフィルタ | |
JPS60261210A (ja) | デイジタルフイルタ回路 | |
Ghosh et al. | A novel low area and high performance programmable FIR filter design using dynamic random access memory | |
JPH058516B2 (zh) | ||
CN117194281A (zh) | 一种用于asic中不定长数据的非对称存取方法 | |
CN117614447A (zh) | 一种霍尔信号快速转换装置及方法 | |
CN115882821A (zh) | 一种数字滤波器、滤波方法及电子设备 | |
JPS6014534B2 (ja) | オフセット補償方法及び回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Butterworth low-pass filtering method and filter based on FPGA Granted publication date: 20230502 Pledgee: Zijin Branch of Nanjing Bank Co.,Ltd. Pledgor: NANJING CHAOS DATA TECHNOLOGY Co.,Ltd. Registration number: Y2024980008307 |
|
PE01 | Entry into force of the registration of the contract for pledge of patent right |