3. Устройство по п. 1, отличаю щ е е с тем, что генератор тестов выполнен в виде блока ввода информации, блока пам ти, формировател импульса и счетчика адреса, при этом перва и втора группы выходов, а также выходы с третьего по шестой генератора тестов соедине .ны с соответствующими выходс1ми блока пам ти, первый вход которого соединен с первым входом счетчика адреса и вторым входом генератора тестов, первый вход которого соединен с пер-т выми входом счетчика адреса и входом формировател импульса, выход которого соединен с вторым входом блока пам ти, третий вход которого соединен с первым выходом блока ввода информации , второй выход которого-соединен с третьим входом счетчика адреса , выход которого соединен с четвертым входом блока пам ти.
Иэ.обретение относитс к контролю электронных схем и может быть испол зовано дл контрол интегральйых схем, в частности микрокалькул торо Известно устройство дл контрол интегральных ехал, содёржсццее блок пам ти, соединенный с первой и второй груидайи,элёктррн;ных ключей, уп рав л ющие входе к отсфых соединены с вы) блсжа управлей 1 , выходы группы ключ-ей соединены с . рбъек том койтрол и входом а мпЛитуд ного дискримдаатрра у первый вход , сравнени которого соединен с выходом блока управлени , а второй вход сравнени - е выходами вторрй группы электрон1йых ключей, а вькод ;- с первы1)4 входом элемента ИЛИ l , Однако устройство не позвол ет достаточно подао оценить потребление трка испытуемой: схемы Наиболее близким к изобретению ПО технической сущности вл етс устройство дл контрол интегральны схем, содержащее гён1ератор тестов, перва группа выходов которого подключена к входам коатрулируемой интегральной схемы, а Первый его вход соединен с первым выходом генератор тактовых импульсов,: многоканальный компаратор, выход которого соединен i с первым входом регистра индикации Однако устройство контрол не позвол ет достаточно полно оценить потребление тока испытуемой схемы, что важно дл схем, работающих от автономных источников напр жений, например, аккумул торов. Оценка тока потреблени схемы лишь по шине источника напр жени на этой схеме не дает полной оценки, так как потребление тока по выходным шинам ИС ианагруз1 и,наход щиес за пределами самой схемы, что превышает потребление тока схемой по шине питак дего напр жени Так дл схемы К 145 ИК1 ток по шине напр жени не должен превышать 2 мА, а суммарный ток через выходные шины схемы, подключен-i ные к дисплею, не должен превышать 40 мА. Превышение же тока потреблени автономного источника приводит к его ускоренному износу (разр ду). Врем работы устройства без перезар дки вл етс основной характеристикой и вноситс в технические услови на эти устройства. Превышение тока потреблени , в частности, микрокалькул торов (работающих в основном от аккумул торов) может быть в том случае, когда выходные ключи микросхемы , нагруженные непосредственно на внешнюю нагрузку (дл микрокалькул тора-дисплей ), имеют слишком низкое сопротивление в открытом состо нии , что увеличивает потребл емый ток всем устройством. Известное устройство контррл осуществл ет про верку выхрдов ИС по заданным порогам напр жений, а именно: во-первых величина выходного нул не превышает порогового напр жени нул . в6 вторых, величина выходной единицы не меньше порогового напр жени единицы. Превышение нормы тока потреблени ИС по выходам означает, что сопротивление выходов ИС в открытом состо нии меньше предела по нулю. Одиако эти сопротивлени (суммарно) настолько малы, что это приводит к нарушению требовани ограничени по току потреблени ИС, а иввестное устройство контрол ИС не сможет зафиксировать это отклонение. Кроме того, ток потреблени определ етс значением не одного сопротивлени выходного ключа ИС в открытом состо нии , а суммариьм сопротивлением ключей ИС в открытом состо нии. Это тем {ролее важно учитывать, когда в реальньи услови х КС может не иметь ситуации , при которой все выэСоды могут « быть в открытом состо нии. Цепью изобретени вл етс повышение надежности контрол за счет внедени контрол тока потреблени выхрдных ключей интегральных схем. Поставленна цель достигаетс тем, что устройство контрол интегральных схем, содержащее генератор тестов, перва группа выходов которого подключена к входам интегральной схагал, а первый его вход соединен с первым выходом генератора. izaKTOBBX импульсов, многоканальный компара тор, выход которого соединен с первым входом регистра индикации, введе ны блок электронных ключей, блок нагрузок, компаратор, многоканальный генератор напр жений,.первый и второй инверторы, элемент ИЛИ, первый и второй элементы И и шина Пуск при этом, втора группа выходов генератора тестов соедииена с первой группой входов шогоканальнрго компаратора , втора группа входов которого соединена с первыми группами входов блока нагрузок и выходов блока электронных клк(чей, второй выход которого соединен с вторыми1-входами блока нагрузок и компаратора, пер .вый вход которого соединен с первым выходом многоканального генератора напр жений, второй выход которого соединен с третьим входом многоканального компаратора, четвертый вход которого соединен с выходом второго элетлента И, первый вход которого соединен с первым входом первого элемента И и вторым выходом генератора тактовых импульсов, первый . вход которого соединен с вторым входсм генератора тестов ишинойПуск а второй вход соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом многоканального компаратора, второй вход соединен с вторым входом регистра индикации и выходом )aTopa, а третий вход соединен с третьим выходом генератора тестОв и третьим входом регистра индикации, четвертый вход которого соединен с шиной Пуск, четвертьШ выход генератора тестов .соединен с вторым входом блока электронных ключей и входом первого инвертора, выхо которого соединен с третьим входом блока электронных ключей, п тый выход генератора тестов соединен с третьим входом компаратора, четвертый вход которого соединен с выходом первого элемента И, второй вход кото рого- соединен с шестым выходе генератора тестов и входсм второго ин-г вертора, выход которого ооединен с вторал входом второго элемента И, перва группа входов блока электронных ключей соединена с выходами интегральной схемы. При этом блок электронныхключей выполнен в виде первой.и второй груп пы электронных ключей, входы которых соединены с первой труппой входов блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных ключей, перва группа выходов которого соединена с выходами второй группы электронных ключей, упрсшл ющие входы которых соединены с третьим входом блока электронных ключей, второй вход которого соединен с управл ющими входами первой , группы элек±ронных ключей. Кроме того, генератор, тестов выполнен а виде блока ввода информации , блока пам ти. Формировател импульса и счетчика адреса, при этом перва и втора группы выходов,а также выходы с третьего по шестой генератора тестов соединены с соотвествующими выходами блока пам ти, первый вход которого соединен с первым .входом счетчика адреса и вторым входом генератора тестов, первый вход которого соединен с первым входом счетчика адреса и входом формировател импульса, выход которого соединен с вторым входом блока пам ти . Третий вход которого соединен с первым выходом блока ввода информации , второй выход которого соединен . с третьим вх.одрм счетчика адреса, выход которого соединен с четвертым входом блока пам ти. На чертеже представлена структурна схема устройства. Устройство содержит генератор 1 тестов, перва группа выходов которого подключена к входам интегральной схемы 2, а первый его вход сое- . . динен с первым выходом генератора 3 тактовых импульсов, многоканальный компаратор 4, выход которого соединен с первым входом регистра 5 индикации, блок.6 электронных ключей, блок 7 нагрузок, компаратор 8, многоканальный генератор 9 напр жений, первый и второй инверторы 10 и 11, элемент 12 ИЛИ, первый .и второй элементы 13 и 14 И, шина 15Пуск , при этом втора группа выходов генератора 1 тестов соединена с первой группой входов многоканального компаратора 4,- втора группа входов которого соединена с первыми группами входов блока 7 и выходов блока 6, эторой выход которого соединен с.вторыми :входами блока 7 нагрузок и компаратора 8, первый вход которого соединен с первым выходом многЬканального генератора .9 , второй выход которого соединен с третьим входом многоканального компаратора 4, четвертый вход которого соединен с выводом второго элемента 14 И, первый вход которого соединен с первым вхо- . дом первого элемента 13 И и вторым выходом генератора 3, первый вход , которого соединен с вторым входом генератора 1 и шиной 15 Пуск , а второй входсоединен С выходом .элемента 12, первый вход которого соединен с выходом многоканального компаратора 4, второй вход соединен с вторым входом регистра 5, выходом компаратора 8, а третий вход соединен с третьим вБИОдом генератора 1 и третьим входом регистра 5, четвер тый вход которого соединен с шиной 15, четвертый ёыход генератора 1 соединен с вторым входом блока 6 и входом первого инвертора 10, выход которого соединен с третьим входом блока б, п тый выход генератора 1 соединен с третьим входом компаратора 8, четвертый вход которого сое динен с выходе первого эле1 1ента 13 И, второй вход которог.о соединен с шестым выходом генератора IJH входо второго инвертора 11, выход которого соединен с вторым входом второго элемента 14, аерва группа входов блока б соединен с выходами интегральной схемы 2. Блок 6 содержит первую группу электронных ключей 16, входы которы соединены с входами второй группы электронных ключей 17 и первой груп пой входов блока б, управл ющие входы первой группы электронных клю чей 16 соединены с вторым входом блока б, а их выходы объединены и соединены с вторым выходом блока б. Выходы второй группы элекТгронных ключей 17 соединены с первой группой выходов блока б, а управл ющие их входы соединены с третьим входом блока б. Генератор 1 тест9В содержит блок 18 ввода информации, блок .19 пам -ти формирователь 20 импульса и счетчик 21 адреса, при этом перва и втора группы выходов, а также выходы гене ратора 1 с третьего по шестой соединены с соответствук цими выходами .блока 19, первый вход которого соед нен с первым входом счетчика 21 и . вторым входом генератора 1, первый, вход которого соединен с первым входом счетчика 21 и входом форми- ровател 20, выход которого соедийе с вторым входом блока 19, третий вход которого соединен с первым выходом блока 18, второй выход которо го соединен с третьим входом счетчика 21, выход которого соедийен с четвертым входом блока 19, Устройство работает следующим образом. Сигналом, .поступающим с шины i5 Пуск запускаетс генератор 3 и приводитс в исходное состо ние генератор 1, так как счетчик 21 при (ходит в исходное состо ние. В блоке 19 хранитс информаци , записанна из блока 18. Генератор 3 начинает вырабатывать тактовые импульсы, кото рые наращивают содержимое счетчика 21, которые поступают через формирователь 20 на блок 19, пам ти. Формирователь 20 согласует временную диаграмму работы блока 19 и счетчика 21. Информаци , снимаема с блока 19, поступает на входы испытуемой интегральной схемы 2, на входы многоканального компаратора 4 (ожидаемые комбинаций), на входы блока б (управл переключени ми измерений), , а также на входы инверторов 10 и 11, элемента 13 И (управл моментами измерений комраратором 8 и многоканальннм . ксжпаратором 4) . Распределение информации на выходе блока пам ти представл етс следующим образом: 1 разр д - признак окончани контрол (св зь на элемент ИЛИ. 12 и на регистр 5); II разр д признак включени стробов на компаратор 8 либо на многоканальный компаратор 4 в зависимости от режима измерений выходных сигналов интегральный схемы 2 (св зь на элемент 13 И и инвертор 11) гШразр д - признак переключени измерительных цепей на измерение тока потреблени по всем выхода ИС 2 либо на измерение логических уровней Выходных сигналов ИС2 (св зь на инвертор 10 и на группу электронных ключей 16); IV разр д признак , задающий порог (нуль I либо единица- ) на компаратор 8, при измерени х тока потреблени по всем выходам НС 2 значение этого разр да равно единице;V группа разр дов - входные тесты на ИС 2(св зь с входами ИС 2);VI группа разр дов ожидаемые .комбинации выходных реакций на входы многоканального компаг jDaTopa 4 . Компаратор 4 осуществл ет сравнение выходных уровней с испытуемой ИС 2 (через электронные ключи 17) с порогами, задаваемыми с многоканального генератора 9 напр жений и ожидаемыми комбинаци ми, поступакицими с блока 19. Многоканальный компаратор 4 работает в моменты, определ емые временем.поступлени стробирующих сигналов с генератора тактовых сигналов через элемент 14 И,что позвол ет , кроме того, согласовать во времени сигналы,поступающие на вход Многоканального компаратора 4, Это соответствует Функционно- параметрическому контролю ИС 2. При разбраковке выходных сигналов по уровн м, выходы ИС 2 подключаютс через группу электронных ключей 17 к входам многоанального компаратора 4 и к эквивалентным нагрузкам в блоке 7 нагрузок. При проверке тока потреблени выходт ных ключей ИС 2 в блоке, 19 измен етс значение разр да, поступающего на входы элемента 13 и инвертора 11. При этом стробирующие сигналы на многоканальный компаратор 4 прекращаютспоступать с элемента 14 И, закрытого по сигналу с инвертора 11. , Стробы на компаратор 8 начинают поступать с генератора 3 через элемент 13 И по разрешению с блока 19. Измерительные цепи переключаютс варанее по сигналу с блока 19 на управл щие входы группы электронных ключей 16 и через инвертор 10- 4на управл ю щие входы блока электронных ключей 6. В этом режиме измернтельйай цепь компаратора 8 нагружена йа нагрузку наход щуюс в блоке 7 нагрузок, кото ра вл етс общей дл всех выходных ключей ИС 2, так как все выходы ИС 2 соединены между собой с пс лс цью группы электронных ключей 16, вклю- ченных сигналом с блока 19 ранее, чем произошло включение строба на компаратор 4, чтобы режим измерени тока потреблени выходных ключей ИС 2 успед установитьс после подключени нагрузки,котора представл ет собой резистивную нагрузку на заданное напр жение.При зтом в много канальном компараторе 4 не произойдет ложных срабатываний, так как отключение выходов ЙС 2 не приводит к отключению нагрузок, а это обеспечивает однозначность уровней на вхог дах компаратора 4, на который ожида мые комбинации поступают в том виде ( т.е.код),который соответствует обрыву . Компаратор 8 аналогичным образом не вьшаст ложных срабатываний , так как и он имеет вход ожидаемой комбинации с блока 19 пам ти , а также нагрузка этой измерительной цепи не отключаетс при отключении группы электронных ключей 16. Значени порогов компараторов 4 и 8 задаютс с многоканального генератора 9. . Выходы компаратора 8 и многоканального компаратора 4 фиксируют браки раздельно в регистре 5, который сбрасываетс перед каждым конролем с шины 15 Пуск. В случае брака эти сигналы прекращают работу генератора 9 через элемент 12 ИЛИ. В случае годной ИС 2 пройдут все тесты конрол и в соответствующем разр де блока 19 пам ти по витс сигнал, который зафиксируетс в регистре 5, и через элемент 12 ИЛИ прекратитс работу устройства. Параллельное включение выходных ключей ИС 2 через группу ключей 16 осуществл етс лишь в определенные , моменты, задаваемые с генератора 1 тестов, а это зн-ачит моментами вклю чени управл ть можно при составлении тестов. Блок 7 нагрузок обеспечиваетпод- ключение требуемых нагрузок к входам компаратора 8 или многоканального компаратора. Перестройка с одного типа схемы на другой осуществл етс с пс иощью генератора 9 напр; жений. Таким образом, применение предлагаемого устройства позвол ет вы вить схеки с высоким потреблением тока по выходнЁВ ключам. При этом разбраковка таких схем производитс в автоматическом режиме, совместно с функ- . циональным контролем. В конечном итоге это позвол ет сократить трудоемкость сборки микрокалькул торов за счет снижени числа потенциально ненадежных ИС,. поступаквдих на этап сборки.