SU1332381A1 - Регистр сдвига с самоконтролем - Google Patents
Регистр сдвига с самоконтролем Download PDFInfo
- Publication number
- SU1332381A1 SU1332381A1 SU853972481A SU3972481A SU1332381A1 SU 1332381 A1 SU1332381 A1 SU 1332381A1 SU 853972481 A SU853972481 A SU 853972481A SU 3972481 A SU3972481 A SU 3972481A SU 1332381 A1 SU1332381 A1 SU 1332381A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- information
- trigger
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам контрол функциональных электрических узлов. Целью изобретени вл етс , сокращение оборудовани и повышение достоверности функциони- ровани . Регистр сдвига содержит/ контролируемый регистр 1, элемент 2 свертки по модулю два, триггер 3,. элемент И 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Обнаруживаютс ошибки в любом количестве разр дов регистра сдвига в режиме хранени , а также ошибки в любом разр де и в любом нечетном количестве разр дов при сдвиге информа-. ции. В регистре обеспечиваетс контроль информации в регистре как при хранении, так и при сдвиге информации . 1 йл.
Description
Изобретение относитс к вычислительной технике, в частности к устройствам контрол функциональных электрических узлов.
Цель изобретени - сокращение оборудовани и повышение достоверности функционировани регистра сдвига с самоконтролем.
На чертеже приведена функциональна схема устройства.
Устройство содержит контролируемый регистр 1, элемент 2 свертки по модулю два, триггер 3, элемент И Аи элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый и второй входы которого соединены соответственно с выходом и информацион- нь1М входом треггера 3, причем вход синхронизации триггера 3 соединен с первым синхронизирующим входом 6 устройства , вход синхронизации регистра 1 сдвига и второй вход элемента И 4 соединены с вторым синхронизирующим входом 7 устройства, вход управлени параллельной записью регистра 1 сдвига соединен с входом 8 устройства , информационные входы параллельной записи регистра I сдвига вл ютс информационными входами 9 устройства , выход элемента И 4 вл етс выходом 10 ошибки устройства, выход последнего разр да регистра I сдвига вл етс информационным выходом 11 устройства, соединенного также с информационным входом последовательной записи регистра 1 сдвига.
Устройство работает следующим образом .
В исходном состо нии после подачи на вход 8 устройства импульса параллельной записи на выходы регистра 1 сдвига запишетс информаци , наход ща с в это врем на входах 9 устройства . Далее на вход 6 устройства подаетс импульс, по которому в триггер 3 запишетс информаци с выхода элемента 2 свертки по модулю два. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет логический нуль, так как информаци на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 после прохождени импульса на входе 6 устройства будет одинакова . Соответственно на выходе 10 устройства будет присутствовать логический нуль, означающий отсутствие ошибки в регистре 1.
Считываетс информаци из регист- ipa 1 сдвига на выходе П устройства.
5
5
0
5
0
5
0
5
При сдвигах информации в регистре 1 сдвига,, которые происход т по каждому импульсу на входе 7 устройства (перепаду из состо ни логической единицы в состо ние логического ну л ), количество единиц на выходах регистра 1 сдвига не измен етс , так как выдвигаемый разр д по обратной, св зи через информационный вход сдвига регистра 1 сдвлга записываетс в первый разр д регистра 1 сдвига. Соответственно сигнал на выходе элемента 2 свертки по модулю два не измен етс и сигнал ошибки на выходе 10 устройства отсутствует.
При сбо х в работе регистра 1 . сдвига, привод щих к изменению числа единиц на выходах (искажение информации в любом разр де либо в любом нечетном количестве разр дов одновременно , либо в любом количестве разр дов в разные моменты времени), информаци на выходе элемента 2 свертки по модулю два измен етс , что ведет к изменению информации на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и на вьрсоде элемента И 4. В результате на выходе 10 устройства по вл етс логическа единица, означающа наличие ошибки в работе регистра . сдвига. Причем сигнал ошибки на выходе 10 устройства может по витьс только тогда, когда на втором входе элемента И 4 присутствует логическа единица. При наличии на этом входе логического нул ошибка блокируетс . Возможность кратковременного изменени информации на выходе элемента ИС1ШОЧАЮЩЕЕ ИЛИ 5 не приведет к по влению ложного сигнала ошибки на выходе 10, так как после прохождени переднего фронта импульса на входе 7 устройства (перепада от уровн логической единицы до уровн логического дул ) на этом входе и, следовательно, на втором входе элемента И 4 присутствует логический нуль.
После окончани импульса на входе 7 устройства (восстановлени уровн логической единицы) блокировка сигнала ошибки снимаетс и, если при последнем сдвиге произошел сбой в работе сдвигового регистра, то на выходе 10 устройства по витс сигнал ошибки.
Таким образом, за счет вйедени элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соответствующих св зей в схему контрол регистра сдвига обеспечиваетс упрощение схемы устройства, а также блокирование лож1-гых сигналов ошибки, возникающих в результате переходных процессов в схеме, что приводит к повышению достоверности результата контрол сдвигового регистра и сокращению оборудовани .
Claims (1)
- Формула изобретениРегистр сдвига с самоконтролем, содержалщй элемент свертки по модулю два, входы которого соединены с выходами контролируемого регистра сдвига триггер и элемент И, отличающийс тем, что, с целью сокращени оборудовани и повьшени достоверности функционировани ,- в него введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,, выход которого соединен с первым входом элемента И, первый вход элементаРедактор С. Пекарь Заказ 3839/48Составитель А. Яковлев Техред Л.СердюковаКорректор С.Тираж 589 .ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 450ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом триггера, а второй вход элемента ИС- КЛЮЧАЩЕЕ ИЛИ соединен с информационным входом триггера и выходом элемента свертки по модулю два, вход синхронизации триггера вл етс первым входом синхронизации устройства, вход синхронизации регистра сдвига и второй вход элемента И вл ютс вторым синхронизирующим входом устройства , вход управлени параллельной записью регистра сдвига вл етс входом записи информации устройства , информационные входы параллельной Записи регистра сдвига вл ютс информационными входами устройства, выход элемента И вл етс выходом ошибки устройства, выход последнего разр да регистра сдвига соединен с информационным входом последовательной записи регистра и вл етс информационным выходом устройства.Корректор С. Черни
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853972481A SU1332381A1 (ru) | 1985-09-30 | 1985-09-30 | Регистр сдвига с самоконтролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853972481A SU1332381A1 (ru) | 1985-09-30 | 1985-09-30 | Регистр сдвига с самоконтролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1332381A1 true SU1332381A1 (ru) | 1987-08-23 |
Family
ID=21203764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853972481A SU1332381A1 (ru) | 1985-09-30 | 1985-09-30 | Регистр сдвига с самоконтролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1332381A1 (ru) |
-
1985
- 1985-09-30 SU SU853972481A patent/SU1332381A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 799018, кл. G 11 С 29/00, 1978. Авторское свидетельство СССР 813434, кл. G 06 F 11/20, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1332381A1 (ru) | Регистр сдвига с самоконтролем | |
US3701096A (en) | Detection of errors in shift register sequences | |
US4606057A (en) | Arrangement for checking the counting function of counters | |
SU1531174A1 (ru) | Запоминающее устройство с коррекцией однократных ошибок | |
SU940242A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
US3199094A (en) | Plural channel recording system | |
SU1705876A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1432611A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU1483494A2 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU1396160A1 (ru) | Запоминающее устройство с тестовым самоконтролем | |
SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1309028A1 (ru) | Устройство дл обнаружени ошибок в коде " @ из @ | |
SU1302327A1 (ru) | Запоминающее устройство с исправлением модульных ошибок | |
SU1439566A1 (ru) | Устройство дл синхронизации блоков пам ти | |
SU1689952A1 (ru) | Самопровер емое устройство дл контрол на четность | |
SU1751820A1 (ru) | Резервированное запоминающее устройство с коррекцией информации | |
SU1472952A1 (ru) | Запоминающее устройство с самоконтролем | |
RU2017209C1 (ru) | Сигнатурный анализатор | |
SU1510013A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1509902A2 (ru) | Устройство дл обнаружени ошибок при передаче кодов | |
SU1439685A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1405059A1 (ru) | Устройство дл контрол цифровых блоков | |
SU970481A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1348838A2 (ru) | Система дл контрол электронных устройств | |
SU1501060A1 (ru) | Самодиагностируемый парафазный элемент И |