SU1748155A1 - Устройство дл реконфигурации резервируемых блоков - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и автоматике и может быть использовано при построении высоконадежных устройств на основе однотипных резервируемых блоков Целью изобретени   вл етс  повышение надежности функционировани  устройства Устройство содержит первый-четвертый резервируемые блоки, коммутатор данных, регистр данных, первую-шестую схемы сравнени , первый- четвертый счетчики сбоев, элемент И, коммутатор сигналов отказа 3 ил

Description

Изобретение относитс  к цифровой вычислительной технике и автоматике и может быть использовано при построении высоконадежных устройств на основе однотипных резервируемых блоков.

Известно устройство дл  контрол  вычислительных машин, содержащее два резервируемых блока (машины), элемент сравнени , триггер, коммутатор, элементы И, ИЛИ.

Недостатком указанного устройства  вл етс  низка  надежность, обусловленна  наличием лишь двух резервируемых блоков и, как следствие, невозможность обеспечени  работоспособности при двух отказах.

Наиболее близким к изобретению  вл етс  устройство, содержащее первый-четвертый резервируемые блоки, первый и второй элементы сравнени , коммутатор, причем выход первого резервируемого блока соединен с первым входом первого элемента сравнени , выход которого соединен с первым управл ющим входом коммутато- рй, выход которого  вл етс  выходом данных устройства, выход второго резервируемого блока соединен с первым входом второго элемента сравнени , выход которого соединен с вторым управл ющим входом коммутатора, выход третьего резервируемого блока соединен с вторым входом первого элемента сравнени  и первым информационным входом коммутатора, выход четвертого резервируемого блока соединен с вторым входом второго элемента сравнени  и вторым информационным входом коммутатора .

Недостатком указанного устройства  вл етс  низка  надежность. Этот недостаток обусловлен тем, что неисправность двух резервируемых блоков, выходы которых контXI

00

жА

СП |СЛ

ролируютс  различными схемами сравнени , приводит к отказу устройства в целом, так как отсутствует возможность поиска и выбора другой- двухканальной работоспособной конфигурации, составленной из оставшихс  исправных резервируемых блоков.

Другим недостатком указанного устройства  вл етс  низка  достоверность выдаваемой информации (низка  достоверность контрол ) Так, если один из блоков, контролируемых одной схемой сравнени  отказал, то на выходе схемы сравнени  по витс  нуль, который блокирует соответствующий вход коммутатора Од- нако, если в процессе дальнейшего функционировани  откажет и второй резервированный блок, выход которого соединен с другим Входом того же элемента сравнени , и информаци  на выходах этих блоков совпадает (либо будет совпадать периодически ), то в коммутаторе произойдет смешивание рабочей и ложной информации, что приведет к выдаче на выход устройства неверной выходной последовательности

Целью изобретени   вл етс  повышение надежности функционировани  устройства

Сущность изобретени  состоит в повышении надежности функционировани  устройства путем обеспечени  сохранени  работоспособной конфигурации резервируемых блоков при любых двух отказавших до возникновени  отказа в третьем из четырех блоков, обеспечени  сохранени  работоспособности устройства при одновременном отказе любых двух резервируемых блоков в случае несовпадени  данных на их выходах, блокировани  выходов элементов сравнени , осуществл ющих контроль резервируемых блоков, которые признаны отказавшими .

Изобретение реализуетс  путем введени  следующих элементов и св зей.

Введение регистра данных и обусловленных им св зей необходимо дл  исключени  попадани  на выход данных устройства ложной информации, котора  по вл етс  на выходе коммутатора с момента отказа одного из резервируемых блоков до момента блокировани  соответствующего информационного входа коммутатора,

Введение третьего-шестого элементов сравнени  и обусловленных ими св зей необходимо дл  обеспечени  попарного контрол  выходов резервируемых блоков.

Ведение первого-четвертого счетчиков сбоев, первого-шестого элементов ИЛИ и обусловленных ими св зей необходимо дл  обеспечени  блокировани  выходов соответствующих элементов сравнени  при отказе резервируемых блоков.

Введение первого-четвертого элементов И и обусловленных ими св зей необходимо дл  определени  отказавшего резервируемого блока и блокировани  при этом соответствующего информационного входа коммутатора.

На фиг. 1 представлена функциональна  схема устройства дл  реконфигурации резервируемых блоков; на фиг. 2 - временна  диаграмма работы устройства; на фиг. 3 - вариант реализации блока синхронизации устройства.

На фиг. 1 использованы следующие обозначени ; 1-4 - первый-четвертый резервируемые блоки, 5 - коммутатор данных, 6 - регистр данных 7-12 - первый-шестой элементы сравнени  13-16 - первый-четвертый счетчики сбоев, 17-22 - первый-шестой элементы ИЛИ, 23-27 - первый-п тый элементы И, 28 - выход данных устройства, 29 - выход отказа устройства, 30, 31 - первый и второй входы синхронизации устройства .

Первый 1 - четвертый 4 резервируемые блоки предназначены дл  синхронной выдачи требуемых данных по тактовым импульсам , поступающих с первого входа 30

синхронизации устройства В случае исправности блоков данные на их выходах идентичны

Коммутатор данных 5 предназначен дл  коммутации на D-вход регистра б выходов

первого 1 - третьего 3 резервируемых блоков в случае исправности последних и блокировани  соответствующего входа в случае отказа этих блоков

Регистр данных 6 предназначен дл 

временного хранени  выдаваемых устройством данных.

Первый 7 - шестой 12 элементы сравнени  предназначены дл  попарного сравнени  данных на выходах соответствующих

резервируемых блоков, а именно: первый 7 -дл  сравнени  выходов первого 1 и второго 2 резервируемых блоков, второй 8 - первого 1 и третьего 3, третий 9 - первого 1 и четвертого 4, четвертый 10 - второго 2 и

третьего 3, п тый 11 - второго 2 и четвертого 4, шестой 12 - третьего 3 и четвертого 4,

Первый 13 -четвертый 16 счетчики сбоев предназначены дл  фиксации факта отказа первого t - четвертого 4 резервируемых

5 блоков соответственно

Первый 17 - шестой 22 элементы ИЛИ предназначены дл  блокировани  выходов первого 7 - шестого 12 элементов сравнени  соответственно

Первый 23 - четвертый 26 элементы И предназначены дл  определени  состо ни  исправности (неисправности) первого 1 - четвертого 4 резервируемых блоков соответственно .

Первый 17 - шестой 22 элементы ИЛИ и первый 23 - четвертый 26 элементы И образуют коммутатор сигналов отказа с соответствующими св з ми.

П тый элемент И 27 предназначен дл  определени  состо ни , при котором три и более резервируемых блока признаны отказавшими , т.е. этот элемент выдает сигнал о том, что далее устройство выдавать достоверные данные не может, на выходе регист- ра 6 при этом должны быть одни нули.

На фиг. 3 использованы следующие обозначени : 32 - генератор тактовых импульсов , 33 - счетчик с коэффициентом пересчета Н, 34 - элемент задержки, остальные обозначени  соответствуют обозначени м фиг. 1.

Блок синхронизации, пример реализации которого изображен на фиг. 3, должен формировать две импульсные последова- тельности(фиг. 2), подаваемые на первый 30 и второй 31 входы синхронизации устройства .

Устройство работает следующим образом .

В исходном состо нии все резервируемые блоки исправны, и, допустим, на их выходах наход тс  одни нули, все счетчики сбоев 13-16 наход тс  в нулевом состо нии , в регистре данных 6 также записаны одни нули. Так как данные на выходах всех блоков 1-4 совпадают, то на выходах всех шести 7-12 элементов сравнени  будут нули , следовательно, на все входы всех элементов ИЛИ поступают одни нули, на выходах первого 23 - четвертого 26 элементов И также будут нули. Все входы коммутатора данных 5 открыты. Данные (нули) с выходов первого 1 - третьего 3 блоков, пройд  поразр дное логическое сложение, которое не может их исказить, так как все они одинаковы, поступают на информационный вход регистра 6, в который будут за- писаны по заднему фронту первого тактового импульса, поступившего с перво- го 30 входа синхронизации устройства. Но так как в регистре данных б были записаны одни нули, изменение его состо ни  не про- исходит(фиг, 2), По заднему фронту этого не тактового импульса резервируемые блоки 1-4 выдадут данные, отличные от нулевых, и если все они продолжают находитьс  в исправном состо нии, то изменений не произойдет , и эти данные по заднему фронту очередного тактового импульса, поступившего с первого входа 30 синхронизации устройства , запишутс  в регистр данных 6 (фиг 2). Далее устройство работает аналогично до тех пор, пока в одном из блоков не произошел отказ. Допустим, отказал первый блок 1. Тогда данные на его выходе будут отличны от данных на выходах всех остальных резервируемых блоков 2-4. Следовательно , на инверсных выходах первого 7, второго 8 и третьего 9 элементов сравнени  по в тс  единицы, которые, пройд  через первый 17 - третий 19 элементы ИЛИ, поступ т на соответствующие входы элементов И 23-26 (фиг. 1), Однако единицы на всех трех входах по в тс  только у первого элемента И 23, что приведет к по влению единицы на выходе только этого элемента И. Эта единица, поступив на первый инверсный управл ющий вход коммутатора данных 5, блокирует соответствующий информационный вход, к которому подключен выход первого резервируемого блока 1, исключа  сложение ложных данных первого блока 1 с данными двух других исправных блоков 2 и 3. Кроме того, эта единица поступает на пр мой V-вход первого счетчика сбоев, разреша  работу последнего. Поочередному тактовому импульсу, поступающему со входа 30 синхронизаци  устройства на вход +1 счетчика сбоев, последний перейдет в очеденое состо ние.

В таком состо нии устройство будет находитьс  до тех пор, пока на вход +Г счетчика сбоев не поступит 2К импульсов до прихода очередного импульса со второго 31 входа синхронизации, либо пока не восстановитс  отказавший блок (т.е., в нем произошел сбой), при этом единица на выходе элемента И 23 исчезнет.

Именно дл  того, чтобы устранить вли ние сбоев, возникающих в резервируемых блоках на прин тие решени  о том, отказал данный блок или нет, и проводитс  периодическое обнуление счетчиков сбоев с частотой в Н раз меньшей, чем частота (fi) тактовых импульсов, поступающих с первого входа 30 синхронизации устройства (фиг. 2). Считаем, что отказавшим признаетс  тот блок, данные на выходе которого за период следовани  импульсов () со второго входа 31 синхронизации устройства не совпали не менее чем в 2К тактах работы устройства. Причем П2 H/f 1.

Тогда за врем  Пг счетчик сбоев соответствующего резервируемого блока (допу- стим, первого, фиг, 2) успеет перейти в состо ние 2К, при котором на выходе его к-того разр да по витс  единица. Эта единица , поступа  на инверсные R и V-аходы этого же счетчика сбоев, исключает возможность дальнейшего изменени  его состо ни . Кроме того, она поступает на входы соответствующих элементов ИЛИ, блокиру  вли ние соответствующих элементов сравнени . Так, если отказавшим признан первый блок 1, то единица с выхода счетчика сбоев 13 поступает на входы первого 17 - третьего 19 элементов ИЛИ, как бы подтвержда  отказ данного блока. При отказе второго блока 2 единица поступает с выхода счетчика сбоев 14 на входы первого 17, четвертого и п того 21 элементов ИЛИ. При отказе третьего 3 - на входы второго 18, четвертого 20 и шестого 22, а при отказе четвертого А - на входы третьего 19, п того 21 и шестого 22 элементов ИЛИ.

Предлагаемое устройство в отличие от прототипа дает возможность парировать одновременно возникшие отказы в любых двух блоках при условии, что данные на выходах отказавших блоков не совпадают. Допустим , отказали первый 1 и четвертый 4 резервируемые блоки, тогда на выходах всех элементов сравнени  кроме 10(по в т- с  единицы, что приведет к по влению единиц на выходах первого 23 и четвертого 26 элементов И. Следовательно, второй и третий выходы коммутатора данных 5 будут открыты , и на выход его будут поступать данные с исправных блоков,

Отказ любых трех резервируемых блоков приводит к по влению единиц на выходах всех элементов ИЛИ, а значит, и выходах первого 23 - четвертого 26 элементов И. Это приведет к блокированию всех входов коммутатора данных 6, после чего на выход 28 данных устройства будут выдаватьс  одни нули, а также к по влению единицы на выходе п того элемента И 27, котора , поступа  на выход 29 отказа устройства , свидетельствует о наличии трех отказавших блоков.

Claims (1)

1. Формула изобретени 

   Устройство дл  реконфигурации резервируемых блоков, содержащее первый-чет- вертый резервируемые блоки, первую и вторую схемы сравнени , коммутатор данных и элемент И, первый вход синхронизации устройства соединен с синхровходами

   первого-четвертого резервируемых блоков, выходы первого-третьего резервируемых блоков подключены к соответствующим информационным входам коммутатора данных , выход первого резервируемого блока соединен с первым входом первой схемы сравнени , второй вход которой подключен к выходу второго резервируемого блока, отличающеес  тем, что, с целью повышени 

   надежности функционировани  устройства, в него введены треть -шеста  схемы сравнени , коммутатор сигналов отказа, регистр данных, первый-четвертый счетчики сбоев, выход коммутатора данных соединен с информационным входом регистра данных, вход управлени  записью которого подключен к первому входу синхронизации устройства , а выход регистра данных  вл етс  информационным выходом устройства, выход первого резервируемого блока соединен с первыми входами второй и третьей схем сравнени , вторые входы которых подключены соответственно к выходам третьего и четвертого резервируемых блоков,

   первым входам четвертой и п той схем сравнени , к первому и второму входам шестой схемы сравнени , выход второго резервируемого блока соединен -с вторыми входами четвертой и п той схем сравнени ,

   выходы которых, а также выходы первой- третьей и шестой схем сравнени  подключены к соответствующим информационным входам коммутатора сигналов отказа, первый-четвертый выходы которого соединены

   соответственно с управл ющими входами разрешени  счета первого-четвертого счетчиков сбоев, счетные входы которых подключены к первому входу синхронизации устройства, второй вход синхронизации которого соединен с входами установки в О первого-четвертого счетчиков сбоев, выходы старшего разр да каждого из которых подключены к собственным входам блокировки и соответствующим управл ющим

   входам коммутатора сигналов отказа, пер- вый-третий выходы которого соединены с соответствующими управл ющими входами коммутатора данных и первым-третьим входами элемента И, выход которого  вл етс  выходом сигнала отказа устройства.

   Фие.1

   30

   п п п п п п п п п п п п п п п t

   23

   п

   П

   Фие.1

   К

   33

   фие.З