JPH0535514A - 故障検出回路 - Google Patents
故障検出回路Info
- Publication number
- JPH0535514A JPH0535514A JP3186774A JP18677491A JPH0535514A JP H0535514 A JPH0535514 A JP H0535514A JP 3186774 A JP3186774 A JP 3186774A JP 18677491 A JP18677491 A JP 18677491A JP H0535514 A JPH0535514 A JP H0535514A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- outputs
- fault
- failure detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】二重化回路の演算器における故障検出回路の故
障の検出をできるだけ少ないハードウェアで実現する。 【構成】故障検出の為の二重化回路において、データＸ
１を入力し処理した後にデータＹ１を出力する演算器１
と、演算器１と同じ構成をとりデータＸ１を入力しデー
タＹ２を出力する演算器２と、故障検出指示回路４に指
示されて故障試験時に演算器２の出力を強制的に全て０
又は１にするビットごとの選択器１０〜４１と、この出
力と演算器１の出力データＹ１とを比較し一致／不一致
を検出する各ビットごとの比較器５０〜８１とその出力
の論理積を求めるアンドゲートから成る比較手段とを備
えて構成される。 【効果】以上述べたようにハードウェアで故障検出回路
の故障を検出する事ができるという効果がある。
障の検出をできるだけ少ないハードウェアで実現する。 【構成】故障検出の為の二重化回路において、データＸ
１を入力し処理した後にデータＹ１を出力する演算器１
と、演算器１と同じ構成をとりデータＸ１を入力しデー
タＹ２を出力する演算器２と、故障検出指示回路４に指
示されて故障試験時に演算器２の出力を強制的に全て０
又は１にするビットごとの選択器１０〜４１と、この出
力と演算器１の出力データＹ１とを比較し一致／不一致
を検出する各ビットごとの比較器５０〜８１とその出力
の論理積を求めるアンドゲートから成る比較手段とを備
えて構成される。 【効果】以上述べたようにハードウェアで故障検出回路
の故障を検出する事ができるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は故障検出回路に関し、特
に回路の故障を検出する為に回路を二重化し、二重化さ
れた回路の出力データを比較することによって回路の故
障を検出する故障検出回路に関する。すなわち、故障試
験時、二重化した回路の一方の出力を強制的に全てのビ
ットにわたり０又は１にする事により、故障検出回路の
故障の検出を行なう方式に関する。
に回路の故障を検出する為に回路を二重化し、二重化さ
れた回路の出力データを比較することによって回路の故
障を検出する故障検出回路に関する。すなわち、故障試
験時、二重化した回路の一方の出力を強制的に全てのビ
ットにわたり０又は１にする事により、故障検出回路の
故障の検出を行なう方式に関する。
【０００２】
【従来の技術】通常、ハードウェアの信頼性をあげる為
に二重化した演算器１，２のそれぞれの出力を比較器５
０〜８１から構成される故障検出回路によって比較し、
不一致となった場合にエラーを報告するという方法があ
る。上記のように二重化を行った場合、演算部へは同じ
データを入力するため、各々の演算部からは演算部が故
障しない限り同じデータが出力される。ここで故障検出
回路が常に一致を示すように故障していた場合、演算部
が故障したとしてもそれを検出することができない。
に二重化した演算器１，２のそれぞれの出力を比較器５
０〜８１から構成される故障検出回路によって比較し、
不一致となった場合にエラーを報告するという方法があ
る。上記のように二重化を行った場合、演算部へは同じ
データを入力するため、各々の演算部からは演算部が故
障しない限り同じデータが出力される。ここで故障検出
回路が常に一致を示すように故障していた場合、演算部
が故障したとしてもそれを検出することができない。
【０００３】そこで、故障検出回路が故障していないか
を調べるために、従来では図２にみるように、二重化し
た演算器１，２のうち、一方の演算器２の出力のビット
に対応してフリップフロップ（以下「Ｆ／Ｆ」という）
１１０〜１４１及び反転回路１５０〜１８１を設け、検
査する故障検出回路に入力するデータをＦ／Ｆ１１０〜
１４１の指示により反転回路１５０〜１８１を通して反
転することにより、故障検出回路の故障を検査するとい
う方法がある。
を調べるために、従来では図２にみるように、二重化し
た演算器１，２のうち、一方の演算器２の出力のビット
に対応してフリップフロップ（以下「Ｆ／Ｆ」という）
１１０〜１４１及び反転回路１５０〜１８１を設け、検
査する故障検出回路に入力するデータをＦ／Ｆ１１０〜
１４１の指示により反転回路１５０〜１８１を通して反
転することにより、故障検出回路の故障を検査するとい
う方法がある。
【０００４】
【発明が解決しようとする課題】上述した従来の故障検
出回路の故障の検出方法では、演算部の出力データのビ
ット毎にＦ／Ｆを持つためハードウェア量が増大すると
いう欠点がある。
出回路の故障の検出方法では、演算部の出力データのビ
ット毎にＦ／Ｆを持つためハードウェア量が増大すると
いう欠点がある。
【０００５】
【課題を解決するための手段】本発明の故障検出回路
は、故障検出の為の二重化回路において、データＸ１を
入力し処理した後にデータＹ１を出力する第１の回路
と、前記第１の回路と同じ構成をとりデータＸ１を入力
しデータＹ２を出力する第２の回路と、故障試験時に第
２の回路の出力を強制的に全て０又は１にする第３の回
路と、前記第３の回路の出力データＹ１とを比較し一致
／不一致を検出する比較手段とを備えて構成される。
は、故障検出の為の二重化回路において、データＸ１を
入力し処理した後にデータＹ１を出力する第１の回路
と、前記第１の回路と同じ構成をとりデータＸ１を入力
しデータＹ２を出力する第２の回路と、故障試験時に第
２の回路の出力を強制的に全て０又は１にする第３の回
路と、前記第３の回路の出力データＹ１とを比較し一致
／不一致を検出する比較手段とを備えて構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。
ック図である。
【０００８】図１において、１は端子Ａ，Ｂから入力し
演算を行う３２ビットの演算器であり、２は演算器１と
全く同じ構成をとり、端子Ａ，Ｂから入力し演算を行う
３２ビットの演算器２である。１０〜４１は演算器２の
出力とＦ／Ｆ６の出力とを入力とし、Ｆ／Ｆ５の指示に
より、この入力のうちどちらかを選択し出力する選択器
である。５０〜８１は演算器１と選択器１０〜４１の出
力とを各ビット毎に比較し、一致／不一致を検出する故
障検出回路である。３は比較器１０〜４１の全てが一致
を検出したかを調べるアンドゲートである。４は故障試
験時に選択器１０〜４１がＦ／Ｆ６を選択し０または１
を出力するための指示をＦ／Ｆ５およびＦ／Ｆ６に送る
故障検出指示回路である。５は故障検出指示回路４によ
り選択器１０〜４１の切替指示を受け取りこれを保持す
るＦ／Ｆである。６は故障検出指示回路４により送出さ
れた０または１を保持するＦ／Ｆである。
演算を行う３２ビットの演算器であり、２は演算器１と
全く同じ構成をとり、端子Ａ，Ｂから入力し演算を行う
３２ビットの演算器２である。１０〜４１は演算器２の
出力とＦ／Ｆ６の出力とを入力とし、Ｆ／Ｆ５の指示に
より、この入力のうちどちらかを選択し出力する選択器
である。５０〜８１は演算器１と選択器１０〜４１の出
力とを各ビット毎に比較し、一致／不一致を検出する故
障検出回路である。３は比較器１０〜４１の全てが一致
を検出したかを調べるアンドゲートである。４は故障試
験時に選択器１０〜４１がＦ／Ｆ６を選択し０または１
を出力するための指示をＦ／Ｆ５およびＦ／Ｆ６に送る
故障検出指示回路である。５は故障検出指示回路４によ
り選択器１０〜４１の切替指示を受け取りこれを保持す
るＦ／Ｆである。６は故障検出指示回路４により送出さ
れた０または１を保持するＦ／Ｆである。
【０００９】次に演算器１への入力データＡ，Ｂを操作
し、出力データを と“１”をシフトすることにより故障検出回路の故障を
１づつ検査する場合について簡単に説明する。
し、出力データを と“１”をシフトすることにより故障検出回路の故障を
１づつ検査する場合について簡単に説明する。
【００１０】まず、故障検出指示回路４によりＦ／Ｆ５
に１がセットされる。同時にＦ／Ｆ６に０がセットされ
る。Ｆ／Ｆ５に１がセットされると、選択器１０〜４１
はＦ／Ｆ６を選択し全て０を比較器５０〜８１に出力す
る。上の動作により比較器５０〜８１のＢ入力は全て０
に固定され、Ａ入力へは演算器１から１００．．．００
のデータが入力される。このとき比較器５０は不一致を
検出し、５１〜８１は一致を検出しＡＮＤゲート３によ
り不一致が検出されれば、比較器５０が常に一致する方
向には故障していないことがわかる。同様に、演算器１
から０１０．．．００，００１．．．００，・・・のデ
ータを出力することにより比較器５１〜８１を調べるこ
とができる。
に１がセットされる。同時にＦ／Ｆ６に０がセットされ
る。Ｆ／Ｆ５に１がセットされると、選択器１０〜４１
はＦ／Ｆ６を選択し全て０を比較器５０〜８１に出力す
る。上の動作により比較器５０〜８１のＢ入力は全て０
に固定され、Ａ入力へは演算器１から１００．．．００
のデータが入力される。このとき比較器５０は不一致を
検出し、５１〜８１は一致を検出しＡＮＤゲート３によ
り不一致が検出されれば、比較器５０が常に一致する方
向には故障していないことがわかる。同様に、演算器１
から０１０．．．００，００１．．．００，・・・のデ
ータを出力することにより比較器５１〜８１を調べるこ
とができる。
【００１１】上記の例では、比較器５０〜８１のＢ入力
に０を固定した場合について述べたが、Ｆ／Ｆ６に１を
セットすることによりＢ入力を１に固定し、演算器１の
出力を０１１．．．１１，１０１．．．１１，１１
０．．．１１，・・・とすることにより同様の試験をす
ることができる。
に０を固定した場合について述べたが、Ｆ／Ｆ６に１を
セットすることによりＢ入力を１に固定し、演算器１の
出力を０１１．．．１１，１０１．．．１１，１１
０．．．１１，・・・とすることにより同様の試験をす
ることができる。
【００１２】
【発明の効果】以上説明したように本発明は、二重化し
た回路の一方の出力を強制的にオール０またはオール１
にするという方法をとることにより、故障検出回路のハ
ードウェアを減らすことが可能となる。
た回路の一方の出力を強制的にオール０またはオール１
にするという方法をとることにより、故障検出回路のハ
ードウェアを減らすことが可能となる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】従来の技術による故障検出回路の構成を示すブ
ロック図。
ロック図。
１，２ 演算器 ３ ＡＮＤゲート ４ 故障検出指示回路 ５，６ フリップフロップ回路（Ｆ／Ｆ） １０〜４１ 選択器 ５０〜８１ 故障検出回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 故障検出の為の二重化回路において、デ
ータＸ１を入力し処理した後にデータＹ１を出力する第
１の回路と、前記第１の回路と同じ構成をとりデータＸ
１を入力しデータＹ２を出力する第２の回路と、故障試
験時に第２の回路の出力を強制的に全て０又は１にする
第３の回路と、前記第３の回路の出力データＹ１とを比
較し一致／不一致を検出する比較手段とを備えて成るこ
とを特徴とする故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186774A JPH0535514A (ja) | 1991-07-26 | 1991-07-26 | 故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186774A JPH0535514A (ja) | 1991-07-26 | 1991-07-26 | 故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535514A true JPH0535514A (ja) | 1993-02-12 |
Family
ID=16194389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186774A Pending JPH0535514A (ja) | 1991-07-26 | 1991-07-26 | 故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535514A (ja) |
-
1991
- 1991-07-26 JP JP3186774A patent/JPH0535514A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
| US20130212452A1 (en) | Apparatus and Method for Comparing Pairs of Binary Words | |
| US4727548A (en) | On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic | |
| JP3537087B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JP2004531141A (ja) | デジタルシステム及び該デジタルシステムのエラー検出方法 | |
| JPH0535514A (ja) | 故障検出回路 | |
| JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
| JP2000259444A (ja) | データ処理装置及びその試験方法 | |
| JP3173648B2 (ja) | 故障検出方式 | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPS61195431A (ja) | 自動検査可能なパリテイチエツク回路 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPH02105635A (ja) | データ誤り検出回路 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JPH06274360A (ja) | エラーチェック回路 | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 | |
| JPS63176041A (ja) | 誤り検査・診断方式 | |
| JPS6088371A (ja) | 論理回路 | |
| JPH06259333A (ja) | パリティエラー検査機構 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPS63213040A (ja) | 入力ポ−ト診断回路 |