JP2000259444A - データ処理装置及びその試験方法 - Google Patents
データ処理装置及びその試験方法Info
- Publication number
- JP2000259444A JP2000259444A JP11062923A JP6292399A JP2000259444A JP 2000259444 A JP2000259444 A JP 2000259444A JP 11062923 A JP11062923 A JP 11062923A JP 6292399 A JP6292399 A JP 6292399A JP 2000259444 A JP2000259444 A JP 2000259444A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- pair
- circuit
- circuits
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 故障検出回路自身に発生する故障の検出精度
を向上させることができるデータ処理装置及びその試験
方法を提供する。 【解決手段】 本発明のデータ処理装置は、同一のマイ
クロ命令に関する論理演算を同時に行う一対の演算回路
１３、１４と、演算回路１３、１４の双方の演算結果の
一致／不一致を判定する比較回路１５と、比較回路１５
によって不一致と判定されたとき故障の発生を検出する
故障検出回路１６とを有している。データ処理装置は、
演算回路１３、１４の双方の出力が不一致であると比較
回路１５に判定させるための疑似信号１８ａを、装置電
源の立上げ時ごとに比較回路１５に与える疑似信号出力
回路１８を備え、疑似信号１８ａにより比較回路１５及
び故障検出回路１６の診断を行う。
を向上させることができるデータ処理装置及びその試験
方法を提供する。 【解決手段】 本発明のデータ処理装置は、同一のマイ
クロ命令に関する論理演算を同時に行う一対の演算回路
１３、１４と、演算回路１３、１４の双方の演算結果の
一致／不一致を判定する比較回路１５と、比較回路１５
によって不一致と判定されたとき故障の発生を検出する
故障検出回路１６とを有している。データ処理装置は、
演算回路１３、１４の双方の出力が不一致であると比較
回路１５に判定させるための疑似信号１８ａを、装置電
源の立上げ時ごとに比較回路１５に与える疑似信号出力
回路１８を備え、疑似信号１８ａにより比較回路１５及
び故障検出回路１６の診断を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置及
びその試験方法に関し、特に、故障検出手段に対するチ
ェック機能を有するデータ処理装置及びその試験方法に
関する。
びその試験方法に関し、特に、故障検出手段に対するチ
ェック機能を有するデータ処理装置及びその試験方法に
関する。
【０００２】
【従来の技術】ＣＰＵの演算回路には、ＣＰＵ内部の基
本動作内容を規定するマイクロ命令が入力されるものが
ある。このような演算回路は、ＣＰＵの実行に不可欠な
要素であり、故障が発生するとシステム全体の動作が保
証できなくなる。このため、特に重要なシステムでは、
同一命令に関する論理演算を行う演算回路を二重化し、
双方の演算回路の出力を比較した結果が一致するときに
のみ演算結果を正しい値としてデータ処理を続行し、一
致しないときにはデータ処理を停止する故障検出回路を
設ける例がある。このような構成を採用することによ
り、システム全体の信頼性を向上させ、障害箇所の切り
分けを容易にしている。
本動作内容を規定するマイクロ命令が入力されるものが
ある。このような演算回路は、ＣＰＵの実行に不可欠な
要素であり、故障が発生するとシステム全体の動作が保
証できなくなる。このため、特に重要なシステムでは、
同一命令に関する論理演算を行う演算回路を二重化し、
双方の演算回路の出力を比較した結果が一致するときに
のみ演算結果を正しい値としてデータ処理を続行し、一
致しないときにはデータ処理を停止する故障検出回路を
設ける例がある。このような構成を採用することによ
り、システム全体の信頼性を向上させ、障害箇所の切り
分けを容易にしている。
【０００３】ところで、上記従来の二重化システムで
は、データ処理が停止した場合に、その原因が演算回路
の実際の故障によるものか、或いは、故障検出回路自身
の不良によるものかを判別することができなかった。そ
こで、故障検出回路の良否を判定する疑似障害設定方法
が提案されている。この疑似障害設定方法では、２つの
演算回路に入力されるデータとは値が異なる信号を与え
る疑似命令処理回路を有し、演算回路の双方の演算結果
を意図的に不一致状態にして故障検出回路を動作させ、
故障検出回路そのものの良否を判別する。
は、データ処理が停止した場合に、その原因が演算回路
の実際の故障によるものか、或いは、故障検出回路自身
の不良によるものかを判別することができなかった。そ
こで、故障検出回路の良否を判定する疑似障害設定方法
が提案されている。この疑似障害設定方法では、２つの
演算回路に入力されるデータとは値が異なる信号を与え
る疑似命令処理回路を有し、演算回路の双方の演算結果
を意図的に不一致状態にして故障検出回路を動作させ、
故障検出回路そのものの良否を判別する。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の疑
似障害設定方法では、故障検出回路自身の故障の発生頻
度が実際には極めて低いにも拘わらず、故障検出回路の
診断を任意の時間に行うだけであり、この程度の診断で
は故障検出回路自身の不良を検出することは困難であっ
た。
似障害設定方法では、故障検出回路自身の故障の発生頻
度が実際には極めて低いにも拘わらず、故障検出回路の
診断を任意の時間に行うだけであり、この程度の診断で
は故障検出回路自身の不良を検出することは困難であっ
た。
【０００５】本発明は、上記に鑑み、故障検出回路自身
に発生する故障の検出精度を向上させることができるデ
ータ処理装置及びその試験方法を提供することを目的と
する。
に発生する故障の検出精度を向上させることができるデ
ータ処理装置及びその試験方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ処理装置は、同一のデータに関する
処理を同時に行う一対のデータ処理手段と、該一対のデ
ータ処理手段の双方の処理結果の一致／不一致を判定す
る判定手段と、該判定手段によって不一致と判定された
とき故障の発生を検出する故障検出手段とを備えたデー
タ処理装置において、前記一対のデータ処理手段の双方
の出力が不一致であると前記判定手段に判定させるため
の疑似信号を、装置電源の立上げ時ごとに前記判定手段
に与える疑似信号供給手段を備え、前記疑似信号により
前記判定手段及び故障検出手段の診断を行うことを特徴
とする。
に、本発明のデータ処理装置は、同一のデータに関する
処理を同時に行う一対のデータ処理手段と、該一対のデ
ータ処理手段の双方の処理結果の一致／不一致を判定す
る判定手段と、該判定手段によって不一致と判定された
とき故障の発生を検出する故障検出手段とを備えたデー
タ処理装置において、前記一対のデータ処理手段の双方
の出力が不一致であると前記判定手段に判定させるため
の疑似信号を、装置電源の立上げ時ごとに前記判定手段
に与える疑似信号供給手段を備え、前記疑似信号により
前記判定手段及び故障検出手段の診断を行うことを特徴
とする。
【０００７】本発明のデータ処理装置では、装置電源の
立上げ時ごとに疑似信号を与え、故障検出手段を定期的
に動作させてその動作状態を認識することができるの
で、故障検出手段自身に発生する故障の検出精度を高め
ることができる。
立上げ時ごとに疑似信号を与え、故障検出手段を定期的
に動作させてその動作状態を認識することができるの
で、故障検出手段自身に発生する故障の検出精度を高め
ることができる。
【０００８】ここで、前記一対のデータ処理手段を、入
力される一対の命令を論理演算する第１及び第２の演算
回路から構成し、前記判定手段を、前記第１及び第２の
演算回路の各演算結果を相互に比較する比較回路から構
成することができる。この場合、ＣＰＵに入力されるマ
イクロ命令の演算結果に関する診断を行うことができ
る。
力される一対の命令を論理演算する第１及び第２の演算
回路から構成し、前記判定手段を、前記第１及び第２の
演算回路の各演算結果を相互に比較する比較回路から構
成することができる。この場合、ＣＰＵに入力されるマ
イクロ命令の演算結果に関する診断を行うことができ
る。
【０００９】或いは、上記に代えて、前記一対のデータ
処理手段を、入力される一対の命令を比較する第１及び
第２の比較回路から構成し、前記判定手段を、前記第１
及び第２の比較回路の各比較結果を相互に比較する第３
の比較回路から構成することもできる。この場合、ＣＰ
Ｕに入力される命令の比較結果に関する診断を行うこと
ができる。
処理手段を、入力される一対の命令を比較する第１及び
第２の比較回路から構成し、前記判定手段を、前記第１
及び第２の比較回路の各比較結果を相互に比較する第３
の比較回路から構成することもできる。この場合、ＣＰ
Ｕに入力される命令の比較結果に関する診断を行うこと
ができる。
【００１０】或いは、上記に代えて、前記一対のデータ
処理手段を、入力される一対の命令の誤りをチェックす
る第１及び第２のパリティチェック回路から構成し、前
記判定手段を、前記第１及び第２のパリティチェック回
路の各チェック結果を相互に比較する比較回路から構成
することもできる。この場合、ＣＰＵに入力されるマイ
クロ命令の演算結果に関する診断を行うことができる。
処理手段を、入力される一対の命令の誤りをチェックす
る第１及び第２のパリティチェック回路から構成し、前
記判定手段を、前記第１及び第２のパリティチェック回
路の各チェック結果を相互に比較する比較回路から構成
することもできる。この場合、ＣＰＵに入力されるマイ
クロ命令の演算結果に関する診断を行うことができる。
【００１１】また、前記判定手段がＡＮＤ回路から成
り、前記疑似信号供給手段が、前記一対のデータ処理手
段の双方の出力値の反転値を前記ＡＮＤ回路に出力する
ことが好ましい。この場合、判定手段に、出力の不一致
を意図的に判定させることが容易になる。
り、前記疑似信号供給手段が、前記一対のデータ処理手
段の双方の出力値の反転値を前記ＡＮＤ回路に出力する
ことが好ましい。この場合、判定手段に、出力の不一致
を意図的に判定させることが容易になる。
【００１２】本発明のデータ処理装置の試験方法は、同
一のデータに関する処理を同時に行う一対のデータ処理
手段と、該一対のデータ処理手段の双方の処理結果の一
致／不一致を判定する判定手段と、該判定手段によって
不一致が判定されたときを故障の発生とする故障検出手
段とを備えたデータ処理装置の試験方法において、前記
一対のデータ処理手段の双方の出力が不一致であると前
記判定手段に判定させるための疑似信号を、装置電源の
立上げ時ごとに前記判定手段に与え、前記疑似信号によ
り前記判定手段及び故障検出手段の診断を行うことを特
徴とする。
一のデータに関する処理を同時に行う一対のデータ処理
手段と、該一対のデータ処理手段の双方の処理結果の一
致／不一致を判定する判定手段と、該判定手段によって
不一致が判定されたときを故障の発生とする故障検出手
段とを備えたデータ処理装置の試験方法において、前記
一対のデータ処理手段の双方の出力が不一致であると前
記判定手段に判定させるための疑似信号を、装置電源の
立上げ時ごとに前記判定手段に与え、前記疑似信号によ
り前記判定手段及び故障検出手段の診断を行うことを特
徴とする。
【００１３】本発明のデータ処理装置の試験方法では、
装置電源の立上げ時ごとに疑似信号を与え、故障検出手
段を定期的に動作させてその動作状態を認識することが
できるので、故障検出手段自身に発生する故障の検出精
度が高まる。
装置電源の立上げ時ごとに疑似信号を与え、故障検出手
段を定期的に動作させてその動作状態を認識することが
できるので、故障検出手段自身に発生する故障の検出精
度が高まる。
【００１４】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の一実施形態例におけるデ
ータ処理装置のプロセッサ（ＣＰＵ）内の二重化回路を
示すブロック図である。
に説明する。図１は、本発明の一実施形態例におけるデ
ータ処理装置のプロセッサ（ＣＰＵ）内の二重化回路を
示すブロック図である。
【００１５】ＣＰＵ１０は、入力される同一データを夫
々格納するシフトレジスタ１１、１２と、シフトレジス
タ１１、１２からのデータに基づいて同一の演算を行う
一対の演算回路１３、１４と、演算回路１３、１４の双
方による演算結果を相互に比較して演算結果の一致／不
一致を判定するＡＮＤ回路から成る比較回路１５とを有
する。ＣＰＵ１０は更に、演算回路１４の出力を格納す
るシフトレジスタ１７と、比較回路１５の演算結果が不
一致であった際に動作し、シフトレジスタ１７内の演算
結果が以降のデータ処理に使用されることを禁止する故
障検出回路１６とを有する。
々格納するシフトレジスタ１１、１２と、シフトレジス
タ１１、１２からのデータに基づいて同一の演算を行う
一対の演算回路１３、１４と、演算回路１３、１４の双
方による演算結果を相互に比較して演算結果の一致／不
一致を判定するＡＮＤ回路から成る比較回路１５とを有
する。ＣＰＵ１０は更に、演算回路１４の出力を格納す
るシフトレジスタ１７と、比較回路１５の演算結果が不
一致であった際に動作し、シフトレジスタ１７内の演算
結果が以降のデータ処理に使用されることを禁止する故
障検出回路１６とを有する。
【００１６】ＣＰＵ１０の外部には、比較回路１５に
“０”又は“１”の疑似信号を出力し、比較回路１５に
よる比較結果を意図的に不一致の状態とする疑似信号出
力回路１８が配設される。疑似信号出力回路１８は、Ｃ
ＰＵ１０が搭載されたコンピュータ装置の電源オンによ
る立上げ時に、予め定められた期間だけ、疑似信号１８
ａを“０”から“１”または“１”から“０”に切り替
えて演算回路１３及び１４の演算結果と逆の値を供給す
る。
“０”又は“１”の疑似信号を出力し、比較回路１５に
よる比較結果を意図的に不一致の状態とする疑似信号出
力回路１８が配設される。疑似信号出力回路１８は、Ｃ
ＰＵ１０が搭載されたコンピュータ装置の電源オンによ
る立上げ時に、予め定められた期間だけ、疑似信号１８
ａを“０”から“１”または“１”から“０”に切り替
えて演算回路１３及び１４の演算結果と逆の値を供給す
る。
【００１７】本実施形態例におけるデータ処理装置は次
のように動作する。ＣＰＵ１０では、同一のデータ１１
ａ及び１１ｂが夫々、演算回路１３及び１４に入力され
てマイクロ命令コードに従って演算され、演算回路１３
及び１４の双方の演算結果が比較回路１５に入力され
る。
のように動作する。ＣＰＵ１０では、同一のデータ１１
ａ及び１１ｂが夫々、演算回路１３及び１４に入力され
てマイクロ命令コードに従って演算され、演算回路１３
及び１４の双方の演算結果が比較回路１５に入力され
る。
【００１８】例えば、通常動作時が“０”である場合
に、演算回路１３、１４の各演算結果が一致すると、比
較回路１５が一致信号“０”を供給するので故障検出回
路１６は動作しない。このため、シフトレジスタ１７に
格納された演算結果が正しい値として使用され、以降の
データ処理が続行される。一方、演算回路１３、１４の
双方の演算結果が不一致であると、比較回路１５が不一
致信号“１”を供給するので故障検出回路１６が動作
し、シフトレジスタ１７に格納された演算結果を誤った
値として以降のデータ処理を禁止する。
に、演算回路１３、１４の各演算結果が一致すると、比
較回路１５が一致信号“０”を供給するので故障検出回
路１６は動作しない。このため、シフトレジスタ１７に
格納された演算結果が正しい値として使用され、以降の
データ処理が続行される。一方、演算回路１３、１４の
双方の演算結果が不一致であると、比較回路１５が不一
致信号“１”を供給するので故障検出回路１６が動作
し、シフトレジスタ１７に格納された演算結果を誤った
値として以降のデータ処理を禁止する。
【００１９】比較回路１５が一致信号“０”を出力する
際に、疑似信号出力回路１８が演算結果と逆の値を疑似
信号１８ａとして供給すると、演算回路１３、１４の演
算結果が一致しているにも拘わらず、比較回路１５は比
較結果を不一致と判定し、故障検出回路１６に不一致信
号“１”を出力する。これにより、故障検出回路１６
は、シフトレジスタ１７に格納された演算回路１４の演
算結果が以降のデータ処理に使用されないように禁止指
令を出力する。
際に、疑似信号出力回路１８が演算結果と逆の値を疑似
信号１８ａとして供給すると、演算回路１３、１４の演
算結果が一致しているにも拘わらず、比較回路１５は比
較結果を不一致と判定し、故障検出回路１６に不一致信
号“１”を出力する。これにより、故障検出回路１６
は、シフトレジスタ１７に格納された演算回路１４の演
算結果が以降のデータ処理に使用されないように禁止指
令を出力する。
【００２０】以上のように、本実施形態例では、電源を
入れた立上げ時ごとに疑似信号を与え、故障検出回路１
６を定期的に動作させてその動作状態を確認することが
できる。このように、比較回路１５及び故障検出回路１
６の診断を電源立上げ時ごとに行うことにより、故障検
出回路１６自身に発生する故障の検出精度を高めること
ができる。
入れた立上げ時ごとに疑似信号を与え、故障検出回路１
６を定期的に動作させてその動作状態を確認することが
できる。このように、比較回路１５及び故障検出回路１
６の診断を電源立上げ時ごとに行うことにより、故障検
出回路１６自身に発生する故障の検出精度を高めること
ができる。
【００２１】なお、二重化回路を演算回路から構成する
のではなく、比較回路、または入力命令の誤りをチェッ
クするパリティチェック回路から構成することもでき
る。また、比較回路１５内にレジスタを配設し、レジス
タをスキャンすることによって疑似信号に応答する構成
とすることもできる。
のではなく、比較回路、または入力命令の誤りをチェッ
クするパリティチェック回路から構成することもでき
る。また、比較回路１５内にレジスタを配設し、レジス
タをスキャンすることによって疑似信号に応答する構成
とすることもできる。
【００２２】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のデータ処理装置及びその試
験方法は、上記実施形態例の構成にのみ限定されるもの
ではなく、上記実施形態例の構成から種々の修正及び変
更を施したデータ処理装置及びその試験方法も、本発明
の範囲に含まれる。
づいて説明したが、本発明のデータ処理装置及びその試
験方法は、上記実施形態例の構成にのみ限定されるもの
ではなく、上記実施形態例の構成から種々の修正及び変
更を施したデータ処理装置及びその試験方法も、本発明
の範囲に含まれる。
【００２３】
【発明の効果】以上説明したように、本発明のデータ処
理装置及びその試験方法によると、装置電源の立上げ時
ごとに疑似信号を与え、故障検出手段を定期的に動作さ
せてその動作状態を認識することができるので、故障検
出手段自身に発生する故障の検出精度を高めることがで
きる。
理装置及びその試験方法によると、装置電源の立上げ時
ごとに疑似信号を与え、故障検出手段を定期的に動作さ
せてその動作状態を認識することができるので、故障検
出手段自身に発生する故障の検出精度を高めることがで
きる。
【図１】本発明の一実施形態例におけるデータ処理装置
の二重化回路を示すブロック図である。
の二重化回路を示すブロック図である。
１０：ＣＰＵ １１、１２：シフトレジスタ １３、１４：演算回路 １５：比較回路 １７：シフトレジスタ １６：故障検出回路 １８：疑似信号出力回路 １８ａ：疑似信号
Claims (6)
- 【請求項１】 同一のデータに関する処理を同時に行う
一対のデータ処理手段と、該一対のデータ処理手段の双
方の処理結果の一致／不一致を判定する判定手段と、該
判定手段によって不一致が判定されたときを故障の発生
とする故障検出手段とを備えたデータ処理装置におい
て、 前記一対のデータ処理手段の双方の出力が不一致である
と前記判定手段に判定させるための疑似信号を、装置電
源の立上げ時ごとに前記判定手段に与える疑似信号供給
手段を備え、 前記疑似信号により前記判定手段及び故障検出手段の診
断を行うことを特徴とするデータ処理装置。 - 【請求項２】 前記一対のデータ処理手段が、入力され
る一対の命令を論理演算する第１及び第２の演算回路か
ら成り、前記判定手段が前記第１及び第２の演算回路の
各演算結果を相互に比較する比較回路から成ることを特
徴とする請求項１に記載のデータ処理装置。 - 【請求項３】 前記一対のデータ処理手段が、入力され
る一対の命令を比較する第１及び第２の比較回路から成
り、前記判定手段が前記第１及び第２の比較回路の各比
較結果を相互に比較する第３の比較回路から成ることを
特徴とする請求項１に記載のデータ処理装置。 - 【請求項４】 前記一対のデータ処理手段が、入力され
る一対の命令の誤りをチェックする第１及び第２のパリ
ティチェック回路から成り、前記判定手段が前記第１及
び第２のパリティチェック回路の各チェック結果を相互
に比較する比較回路から成ることを特徴とする請求項１
に記載のデータ処理装置。 - 【請求項５】 前記判定手段がＡＮＤ回路から成り、前
記疑似信号供給手段が、前記一対のデータ処理手段の双
方の出力値の反転値を前記ＡＮＤ回路に出力することを
特徴とする請求項１乃至４の内の何れか１項に記載のデ
ータ処理装置。 - 【請求項６】 同一のデータに関する処理を同時に行う
一対のデータ処理手段と、該一対のデータ処理手段の双
方の処理結果の一致／不一致を判定する判定手段と、該
判定手段によって不一致が判定されたときを故障の発生
とする故障検出手段とを備えたデータ処理装置の試験方
法において、 前記一対のデータ処理手段の双方の出力が不一致である
と前記判定手段に判定させるための疑似信号を、装置電
源の立上げ時ごとに前記判定手段に与え、前記疑似信号
により前記判定手段及び故障検出手段の診断を行うこと
を特徴とするデータ処理装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062923A JP2000259444A (ja) | 1999-03-10 | 1999-03-10 | データ処理装置及びその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062923A JP2000259444A (ja) | 1999-03-10 | 1999-03-10 | データ処理装置及びその試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000259444A true JP2000259444A (ja) | 2000-09-22 |
Family
ID=13214288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11062923A Pending JP2000259444A (ja) | 1999-03-10 | 1999-03-10 | データ処理装置及びその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000259444A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299767A (ja) * | 2007-06-04 | 2008-12-11 | Hitachi Ltd | 診断装置および診断方法 |
| JPWO2011142015A1 (ja) * | 2010-05-12 | 2013-07-22 | トヨタ自動車株式会社 | 演算器異常判定装置及び方法 |
| CN104156291A (zh) * | 2014-07-29 | 2014-11-19 | 英业达科技有限公司 | 服务器及其检测方法 |
| JP2015197729A (ja) * | 2014-03-31 | 2015-11-09 | 日立オートモティブシステムズ株式会社 | マイクロプロセッサの異常診断方法 |
| JP2016215875A (ja) * | 2015-05-21 | 2016-12-22 | 株式会社ジェイテクト | 車両用制御装置 |
-
1999
- 1999-03-10 JP JP11062923A patent/JP2000259444A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299767A (ja) * | 2007-06-04 | 2008-12-11 | Hitachi Ltd | 診断装置および診断方法 |
| JP4616862B2 (ja) * | 2007-06-04 | 2011-01-19 | 株式会社日立製作所 | 診断装置 |
| JPWO2011142015A1 (ja) * | 2010-05-12 | 2013-07-22 | トヨタ自動車株式会社 | 演算器異常判定装置及び方法 |
| JP2015197729A (ja) * | 2014-03-31 | 2015-11-09 | 日立オートモティブシステムズ株式会社 | マイクロプロセッサの異常診断方法 |
| CN104156291A (zh) * | 2014-07-29 | 2014-11-19 | 英业达科技有限公司 | 服务器及其检测方法 |
| CN104156291B (zh) * | 2014-07-29 | 2017-06-20 | 英业达科技有限公司 | 服务器及其检测方法 |
| JP2016215875A (ja) * | 2015-05-21 | 2016-12-22 | 株式会社ジェイテクト | 車両用制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577199A (en) | Majority circuit, a controller and a majority LSI | |
| RU2453903C2 (ru) | Способ и устройство для контроля работоспособности блока управления двигателем внутреннего сгорания | |
| JP2015018414A (ja) | マイクロコンピュータ | |
| JP2009516276A (ja) | プロプラム制御型ユニットおよびその駆動方法 | |
| JP2000259444A (ja) | データ処理装置及びその試験方法 | |
| JP2019204388A (ja) | 半導体装置、およびデバッグ方法 | |
| US11175340B1 (en) | System and method for managing testing and availability of critical components on system-on-chip | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JP2009282849A (ja) | マイクロコンピュータ | |
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JP6588068B2 (ja) | マイクロコンピュータ | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPH06139089A (ja) | 情報処理装置の障害処理装置 | |
| JP3173648B2 (ja) | 故障検出方式 | |
| KR930000208B1 (ko) | 디지틀 시스팀의 2중화 회로 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP3110177B2 (ja) | ２重化計算機システム | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH0498326A (ja) | マイクロプロセッサ | |
| JPS6238740B2 (ja) | ||
| JP2007207093A (ja) | 接点入力装置 | |
| JPH01297733A (ja) | 誤り検出回路の診断方式 | |
| JPH06139094A (ja) | 情報処理装置 | |
| JPH07104841A (ja) | プログラマブルコントローラの異常検出方法 | |
| JPS62182846A (ja) | 電子計算機の自己診断方法 |