KR20000005265A

KR20000005265A - 다중 통신 인터페이스 회로 및 그 방법

Info

Publication number: KR20000005265A
Application number: KR1019980707968A
Authority: KR
Inventors: 브레들리 얼 베먼트; 로버트 데니스 크라포드
Original assignee: 토마스 데주어; 포드 모터 컴파니
Priority date: 1996-04-08
Filing date: 1997-04-02
Publication date: 2000-01-25
Also published as: DE69727921D1; JP2000513516A; EP0893019A1; DE69727921T2; WO1997038512A1; ES2213212T3; EP0893019B1; US5881063A

Abstract

하나 이상의 노드에 접속된 프레임 메시지들을 수신하기 위한 방법 및 회로는, 다중 통신 시스템의 공통의 전신 선로를 따라 마이크로컨트롤러에 의해서 각각 제어된다. 이 방법은 (a) 타입 바이트와 타깃 바이트를 수신하고 이에 응답하여 노드에서 마이크로컨트롤러로 제1 인터럽트 신호를 발생하기 위한 단계, (b) 제1 인터럽트 신호의 수신에 응답하여, 하나 이상의 타입 및 타깃 바이트들을 검색하여 마이크로컨트롤러에 내장된 프로그램가능 메모리 내에 기억된 대응 바이트들과 매칭시켜서 프레임 메시지를 식별하고, 이에 응답하여 식별된 신호를 발생시키도록 마이크로컨트롤러에 명령을 하달하는 단계, 및 (c) 마이크로컨트롤러로부터의 식별 신호의 수신에 따라서만 프레임 메시지로부터 데이터 바이트를 수신하는 단계를 포함한다.

Description

다중 통신 인터페이스 회로 및 그 방법

본 발명은 공통의 다중 전송 선로(multiplex transmission line)에 접속된 복수의 다중 노드들 사이에 일련의 데이터 메시지 포맷들을 전송하기 위해서 자동차 애플리케이션에서 사용되는 형태의 다중 통신 시스템에 관한 것이다.

다중 통신 시스템 내의 발신 노드로부터 전송된 메시지들은 통상 메시지를 수신하기 위한 특정한 어드레스 (또는 어드레스들) 노드들을 정의하는 타깃 노드들 외에도, 메시지를 수신할 수 있는 노드들의 그룹이나 기능을 설명하는 우선 순위/타입 바이트를 포함한다. 전송 노드는 주소 지정된 노드가 메시지를 수신하였다는 확인 또는 확인 응답을 수신하여야 한다.

전형적인 수신 노드들은 노드에 부과되는 우선 순위 및/또는 타입 기능들뿐만 아니라 노드의 어드레스를 기억하기 위한 프로그램가능 메모리를 포함한 인터페이스 회로를 포함한다. 이러한 기억된 타입과 타깃 바이트들은 인터페이스 회로에 의해서 메시지가 수신 및 처리되었는지를 결정하기 위해서 모든 입력 메시지들의 타입 및 타깃 바이트들과 비교되어야 한다. 인터페이스 회로 내의 프로그램가능 메모리는 기능성의 증가없이 복잡성만 증가시키는 추가 비용을 나타내므로, 이러한 기능들을 수행할 수 있는 프로그램가능 메모리와 비교기들을 미리 포함하고 있는 노드에서 이 기능을 호스트 마이크로프로세서로 오프로드(offload)하는 노드 인터페이스 회로를 제공하는 것이 바람직하다.

따라서, 인터페이스 회로가 기억 기능 및 식별(qualify), 수신, 및 확인 응답 입력 메시지들에 필요한 비교 기능들을 행할 필요가 없도록, 노드에서의 수신 및 프로세싱을 위해서 어드레스된 메시지 식별자에 대응하는 미리 기억된 값들을 비교하라는 명령을 호스트 마이크로컨트롤러에 하달하는 인터페이스 회로를 제공하는데 본 발명의 목적이 있다

<발명의 요약>

본 발명은 다중 통신 시스템의 공통의 통신 선로를 따라서, 각각이 마이크로컨트롤러에 의해서 제어되는 하나 이상의 노드들에 접속된 프레임 메시지들을 수신하기 위한 방법 및 회로를 포함한다. 그 방법은 (a) 타입 및 타깃 바이트들을 수신하고, 이에 응답하여 노드에서 마이크로컨트롤러로 제1 인터럽트 신호를 발생하는 단계, b) 제1 인터럽트 신호의 수신에 응답하여, 하나 이상의 타입 및 타깃 바이트들을 검색하여 마이크로컨트롤러 내의 메모리에 기억된 대응 바이트들과 매칭시켜서 프레임 메시지들을 식별하라는 명령을 마이크로컨트롤러에 하달하고, 이에 응답하여 식별된 신호를 발생시키는 단계, 및 c) 마이크로컨트롤러로부터의 식별된 신호 수신에 따라서만 프레임 메시지로부터 데이터 바이트들을 수신하는 단계를 포함한다.

이제, 본 발명을 첨부된 도면들을 참조하여 예를 들어 설명할 것이다.

도 1은 본 발명에 따른 노드 인터페이스 회로의 개략적인 블록도.

도 2는 다중 통신 시스템의 노드에 조합한 노드 인터페이스 회로와 호스트 마이크로컨트롤러의 개략적인 블록도.

도 3은 메시지가 신호를 처리하는 노드를 가리키지 않는 경우 인터페이스 회로 내에서 처리되는 프레임 메시지 바이트와 인터럽트 및 칩 선택 신호들을 도시한 도면.

도 4는 호스트 마이크로컨트롤러가 우선 순위/타입 및 타깃 바이트들을 수신하여 검사하고 프레임 메시지가 노드 내에서 처리되었음을 판단하여 발신 노드로의 확인 응답을 발생하는 경우, 인터페이스 회로 내에서 처리되는 프레임 메시지 바이트와 인터럽트 및 칩 선택 신호들을 도시한 도면.

도 5는 호스트 마이크로컨트롤러가 메시지 전송을 명령하고, 전송된 우선 순위/타입 및 타깃 바이트들을 수신 및 검사하여 아비트레이션(arbitration)이 분실되었다면 메시지의 수신 및 확인 응답이 요구되는지의 여부를 판단하는 경우, 인터페이스 회로 내에서 처리되는 프레임 메시지 바이트와 인터럽트 및 칩 발생 신호들을 도시한 도면.

도 6은 본 발명의 방법에 따른 단계들의 블록도를 도시한 도면.

다중 통신 시스템내의 전형적인 노드의 회로도가 도 2에 일반적인 형태로 도시되는데, 표준 5라인 SPI 인터페이스(12)를 통해서 이하 본 발명에 따라서 네트워크 인터페이스 회로(20)로서 참조되는 인터페이스 집적 회로에 결합된, 통상 Motorola 68HC11 또는 Texas Instrument TMS370인 호스트 마이크로컨트롤러(10)를 포함한다. 바람직한 제1 실시예에서, 네트워크 인터페이스 회로(20)는, 갖가지 발진기 및 버퍼 회로들과 함께, 호스트 인터페이스 디지탈 회로, 송수신기 디지탈 논리 회로 및 아날로그 수신 비교기를 포함한 Ford 부품 번호 N7100070FTCFCA이다.

4 메가헤르츠 공진기(22)는 안정된 주파수 표준을 제공할 수 있도록 네트워크 인터페이스 집적 회로(20)에 결합된다. 네트워크 인터페이스 회로(20)는 한쌍의 수신 입력 신호 선로(24), 및 송신 구동기 회로(30)에 접속된 한쌍의 송신 신호 출력 선로(26)를 포함한다. 송신 구동기 회로(30)는 본 발명의 바람직한 실시예에서 (본 명세서에서 참조될) SAE 표준 J1850에 따라서 동작하는, 통신 네트워크의 메인 버스(40)를 구비한 인터페이스에서 필요한 적절한 전압 레벨들을 발생한다. 직렬 접속된 저항과 병렬 접속된 캐패시터들을 포함하는, 수신기 필터 소자들(28)은 네트워크 버스(40)로부터 수신 입력된 PWM 신호들에 대해서 입력 보호 기능 및 노이즈 필터링 기능들을 제공한다.

도 1을 참조하면, 네트워크 인터페이스 회로(20)에 대한 개략적인 블록도가 이미 상술한 바와 같이 수신 입력 신호 선로(24)와 송신 신호 출력 선로(26)를 포함하여 도시된다. 입력 선로(24)는 수신기 아날로그 비교기(102)에 결합되고, 이 수신기 아날로그 비교기(102)는 각각의 입력 선로에서 전압의 스레드홀드를 비교하기 위한 2개의 신호 종단 비교기를 포함하며 또한 2개의 입력 선로들(24) 간의 전위차를 비교하기 위한 차동 비교기를 포함한다. 수신 아날로그 비교기(102)로부터의 3개의 디지탈 출력 선로(104)는 고장 허용 스위치오버 로직(fault tolerant switchover logic) 및 비트 디코더(106)의 입력에 결합된다. 이러한 논리 회로들은 비트 오류율과 네트워트 장애의 영향을 최소화하도록 입력 선로 사이에서 선택된다. 비트 디코더(106)로부터의 신호 출력(108)은 직렬/병렬 변환기(110)의 입력에 결합된다. 입력(108)에서의 직렬 비트율은 약 41.7 kbit/초이고, 반면에 직렬/병렬 변환기(110)의 출력은 입력 주파수의 1/8로 클록화되는 8개의 병렬 비트들을 포함한다. 직렬/병렬 변환기(110)의 출력 신호는 네트워크 인터페이스 회로(20)의 다른 소자들로 공급되는 내부 신호 데이터 버스(112)에 결합된다.

내부 신호 데이터 버스(112)는 메시지 식별 레지스터(120)에 결합되는데, 이 메시지 식별 레지스터(120)은 통신 네트워크 버스(40)로부터의 입력 메시지 프레임의 처음 2바이트를 기억한다. 메시지 수직 레지스터의 출력들(122)은 호스트 인터페이스 버스(130)에 결합되고, 이 호스트 인터페이스 버스(130)는 호스트 인터페이스 제어 로직(140)과 표준 SPI 인터페이스(120)를 통해서 (도 1에는 도시되지 않은) 호스트 마이크로컨트롤러(10)에 차례로 결합된다.

송수신기 제어 로직(250)은 네트워크 상에서 메시지 프레임들의 수신 및 송신을 제어하기 위해서 응답한다. 데이터 수신 동안, 이것은 직렬/병렬 변환기(110)의 출력으로부터, 메시지 식별 레지스터(120), 수신 FIFO(150), 및 TX ACK FIFO(260)로의 데이터의 이동을 제어한다. 메시지의 송신 동안, 이것은 TX 버퍼(230)와 노드 어드레스 레지스터(160)로부터 병렬/직렬 변환기(190)로의 데이터의 이동을 제어한다.

입력 메시지 프레임의 처음 2바이트가 연속적으로 수신되어 메시지 식별 레지스터(120)에 기억된 후에는, 송수신기 제어 로직(250)이 호스트 마이크로컨트롤러(10)로 인터럽트 요구를 발생하도록 호스트 인터페이스 제어 로직(140)에 명령한다. 호스트 인터페이스 제어 로직(140)은 이것을 인터럽트 요구 호스트 인터페이스 선로(INT)(300)를 하이에서 로우로 풀링(pulling)함으로써 행할 수 있다. 이러한 인터럽트 요구는 식별된 인터럽트 요구 또는 제1 인터럽트 신호로서 참조된다.

호스트 마이크로컨트롤러(10)는 칩 선택(CS) 신호(400)를 어서팅하고(asserting), SPI 인터페이스(12)를 통해서 소정의 바이트 전송 시퀀스들을 사용하는 메시지 식별 레지스터(120)의 내용을 추출(fetch)하라는 명령을 호스트 인터페이스 제어 로직(140)에 하달함으로써 이러한 인터럽트 요구에 응답한다.

호스트 마이크로컨트롤러(10)는 메시지 식별 레지스터(120)의 내용을 내부 프로그램 메모리에 기억된 타입 및 타깃 바이트들에 대한 값들의 사전 결정된 리스트와 비교하여, 네트워크 인터페이스 회로가 메시지 프레임의 수신 및 확인 응답을 계속해야 하는지의 여부를 결정한다, 호스트 마이크로컨트롤러(10)는 호스트 인터페이스(12)를 통과하는 소정의 명령어 시퀀스를 통해서 네트워크 인터페이스 회로(20)에 소정 응답을 전송한다.

내부 신호 데이터 버스(112)는 입력 메시지 데이터의 리마인더용으로 8 바이트의 기억 수단을 포함하는 수신기 FIFO(150)의 입력에 결합된다. 수신기 FIFO(150)는 호스트 마이크로컨트롤러(10)용으로 목표된 데이터를 포함하는 메시지 타입들에 대한 데이터를 기억하는데 사용된다. 8 바이트의 데이터는 전형적으로 도 3에 도시된 바와 같이, 소스/송신 ID 바이트, 0-7 데이터 바이트, CRC 바이트 및 EOD (End of Data) 비트를 포함한다.

호스트 마이크로컨트롤러(10)가 식별된 인터럽트 요구에 응답하여 메시지 프레임의 수신 및 확인 응답을 계속하라는 명령을 네트워크 인터페이스 장치(20)에 하달한다면, EOD 네트워크 신호의 수신에 이어서 송수신기 제어 로직(250)이 메시지 확인 응답 바이트(들)의 송신을 시작하고, 호스트 인터페이스 제어 로직(140)에 호스트 마이크로컨트롤러(10)로 인터럽트 요구를 발생하라고 명령한다. 이 인터럽트 요구는 수신 완료 인터럽트 요구 및 제2 인터럽트 신호로서 참조된다.

호스트 마이크로컨트롤러(10)는 칩 선택 신호를 어서팅하고 수신 FIFO(150)의 내용을 제공하라는 명령을 호스트 인터페이스 제어 로직(140)에 하달함으로써 수신 완료 인터럽트 요구에 응답한다. 호스트 인터페이스 제어 로직(140)은 수신 FIFO 출력(152)으로부터 인터페이스 버스(120)와 SPI 인터페이스(12)를 가로질러 데이터를 이동시킴으로써 이것을 행한다.

네트워크 인터페이스 회로(20)에 의해서 복귀된 메시지 확인 응답의 형식은 수신된 메시지 프레임의 형식에 의존한다. 송수신기 제어 로직(250)은 메시지 식별 레지스터(120) 내에 기억된, 수신된 메시지의 형식을 검사하여 적절한 확인 응답 포맷을 결정한다. 대부분의 메시지 형식은 노드 어드레스 레지스터(160)의 내용을 전송함으로써 학인 응답된다. 다른 메시지 형식은 ACK 데이터 레지스터(170)의 내용과 이에 후속되는 CRC 발생기(180)로부터의 CRC 바이트를 전송함으로써 확인 응답된다.

ACK 확인 응답 바이트들은 변환기(190)에서 비트 스트림을 병렬에서 직렬로 변환 처리된 다음, 펄스 폭 변조(PWM) 발생기(200)로 공급된다. PWM 발생기(200)의 출력은 송신기 구동 회로(210)에 결합되고, 이어서 이 송신기 구동 회로(210)는 상술된 바와 같이 송신 신호 출력 선로(26)에 결합된다. PWM 발생기(200)는 SAE 표준 J1850의 펄스 폭 변조 계획에 따라서 병렬/직렬 변환기(190)로부터의 비트들을 인코드한다. 감시 회로(watchdog circuitry)(220)는 SAE 표준 J1850의 요구 조건에 따라서, 펄스폭 변조 신호의 길이를 제한하며 또한 전송될 수 있는 데이터 프레임의 길이를 제한한다.

데이터 메시지를 전송하기 위해서, 호스트 마이크로컨트롤러(10)는 전송 명령어 다음에 전송되는 데이터를 SPI 인터페이스(12)를 통해서 네트워크 인터페이스 회로(20)에 전송한다. 호스트 인터페이스 로직(140)은 송신 명령어를 디코드하고, 이어서 호스트 인터페이스 버스(130)를 가로질러 송신 버퍼(230)로 송신되는 데이터를 루트한다. 송신 버퍼(230)는 최대 9 바이트의 데이터를 기억할 수 있는 디지탈 기억 수단을 포함한다. 송신 버퍼(230)의 출력은 병렬/직렬 변환기(190)의 입력에 결합되는 내부 송신 데이터 버스(240)에 결합되어 상술된 기능들을 행한다. 송수신기 컨트롤러(250)는 스위치오버 로직 및 비트 디코더(106)로부터 출력을 모니터하고, 유효 송신 기회가 수신기 입력(24)에서 통신 네트워크 버스(40) 상에 존재할 때를 결정한다. 유효 송신 기회(valid transmission opportunity)가 발생할 때, 송수신기 컨트롤러(250)는 노드 어드레스 레지스터(160)뿐만 아니라 송신 버퍼(230)로부터 병렬/직렬 변환기(190)로 데이터를 이동한다. 이러한 데이터는 PWM 발생기(200)에 의해서 PWM 포맷으로 변환되고, 송신 출력 선로(26) 상의 송신 구동기(210)에 의해서 통신 네트워크의 메인 버스(40)로 전송된다.

송신 버퍼(230)로부터의 데이터의 송신이 완료된 후에는, 송수신기 컨트롤러(250)가 내부 송신 데이터 버스(240) 상에서 발생된 CRC 바이트의 내용을 병렬/직렬 변환기(190)로 전송하라는 명령을 CRC 검사기/발생기(180)로 하달한다. 이 CRC 바이트는 송신 출력 선로(26) 상으로 송신된다.

CRC 바이트의 송신 다음에는, 송수신기 컨트롤러(250)가 데이터 필드의 끝에서 대기한 후, 수신기 입력(24)에서 네트워크 상에 나타나는 임의의 확인 응답 바이트들이 수신되어 7 바이트의 송신 확인 응답 FIFO(260)에 기억된다. 메시지 바이트의 종단이 검출될 때, 송수신기 제어 로직(250)은 미리 설명된 방식으로 호스트 마이크로컨트롤러(10)로 인터럽트 요구를 발생하라는 명령을 호스트 인터페이스 제어 로직(140)에 하달한다. 이러한 인터럽트 요구는 송신 완료 인터럽트 요구 또는 제3 인터럽트 신호로서 참조된다.

호스트 마이크로컨트롤러(10)는 칩 선택 선로(400)를 어서팅하고 송신 완료 상태를 추출하라는 명령을 호스트 인터페이스 제어 로직(140)에 하달함으로써 인터럽트 요구에 응답하고, 소정의 바이트 시퀀스를 사용하는 송신 확인 응답 FIFO의 내용을 SIP 인터페이스 회로(12)를 통해서 선택적으로 전송한다.

발진기 회로(270)는 (도 2에 도시된) 3개의 터미날 공진기(22)에 결합되고, 시스템의 내부 로직을 구동하기 위한 안정된 클록 신호를 제공한다. 다양한 제어 및 상태 레지스터들(280)은 하우스키핑 임무를 행하고 네트워크 장애를 검출하기 위해서 제공된다.

도 3, 도 4 및 도 5는 인터럽트 요구 신호(300)가 통신 네트워크의 메인 버스(40)상에 다양한 메시지 형식과 관련해서 발생되는 방법을 도시한다. 특히 도 3에 대해서, 메시지 프레임(280)은 SAE 표준 J1850 메시지 프레임을 구성한 것으로, 프레임 네트워크 요소(282), 우선 순위/타입 바이트(284), 타깃 바이트(286), 소스 어드레스 바이트(288) 및 CRC 바이트(290)를 포함한다. 데이터 네트워크 요소의 종단(End of Data network element; 292)에는 CRC 바이트(290)가 후속되고, 이어서 임의 요구된 확인 응답 바이트(294)가 후속된다.

계속 도 3을 참조하면, 호스트 인터페이스 로직(140)으로부터의 인터럽트 신호(300)가 하이에서 로우(310)로 천이되는 시간인 타깃 바이트(286)의 종단까지 하이를 유지한다. 이러한 인터럽트 요구는 상술된 바와 같이 호스트 인터페이스 로직(140)으로부터 호스트 마이크로컨트롤러(10)로 전달된다. 칩 선택 신호(400)와 시스템 클록 신호(500)가 호스트 마이크로컨트롤러(10)에 의한 인터럽트 요구의 처리를 설명하기 위해서 도시된다. 호스트 마이크로컨트롤러(10)는 천이(420)시 칩 선택 신호(400)를 어서트하고, 식별된 인터럽트 요구를 처리한 다음, 인터럽트 처리의 완료에 이어서 천이(430)시 칩 선택 신호(400)를 디어서트(deassert)한다.

호스트 마이크로컨트롤러(10)는 EOD 바이트(292)의 종료 전에 타깃 바이트(286)의 종단에서 전송된 식별된 인터럽트 요구의 처리를 완료해야 한다. 이러한 방식에서는, 호스트 마이크로컨트롤러(10)가 메시지 프레임의 리마인더가 수신되었는지 그리고 메시지 프레임이 확인 응답되었는지를 특정 시간 이내에 판정해야 한다. 도 3에 도시된 예에서, 호스트 마이크로컨트롤러(10)는 식별 레지스터(120) 내에 기억된 것처럼 메시지 프레임의 우선 순위/타입 및 타깃 바이트들을 비교함으로써, 메시지 프레임의 리마인더가 수신되지 않았으며 확인 응답 신호가 송신되지 않을 것이라는 것을 결정한다. 호스트 마이크로컨트롤러(10)는 또한 EOD 바이트 다음에 수신 완료 인터럽트 요구를 발생하지 않고 메시지를 확인 응답하지 않도록 네트워크 인터페이스 회로(20)에 명령을 하달한다. 도 3에 도시된 확인 응답 바이트(294)는 본 예에서는 네트워크 인터페이스 회로에 의해서 전송되지 않는다. 이것은 몇몇 다른 네트워크 노드가 이러한 네트워크 인터페이스 회로에 의해서 확인 응답되지 않은 메시지를 확인 응답할 수 있다는 것을 설명하기 위해서 사용된다. 이러한 네트워크 인터페이스 회로(20)는 호스트 마이크로컨트롤러(10)가 인터럽트 요구에 응답한 후에 천이(330)시 인터럽트 신호(300)를 하이로 복귀한다. 인터럽트 신호(300)는 다음 인터럽트를 다음 메시지 프레임에서 요구할 때까지 하이가 된다.

도 4는 호스트 마이크로컨트롤러(10)가 우선 순위/타입 바이트들(284) 및 타깃 바이트들(286)을 수신하여 검사하고, 이에 의해서 프레임 메시지가 노드에서 처리되었는지의 여부를 판정하는 경우를 도시한다.

천이(310)시 네트워크 인터페이스 장치는 메시지의 타입 및 타깃이 유효하다는 것을 마이크로컨트롤러(10)에 통보하기 위해서 인터럽트 선로를 어서트한다. 이 마이크로컨트롤러(10)는 천이(415)시 칩 선택 신호 선로(400)를 어서팅하고 메시지 식별 레지스터(120)로부터 타입 및 타깃 데이터 바이트들(284 및 286)을 판독함으로써 인터럽트 요구에 응답한다. 이러한 바이트들을 검사하여 메시지가 노드에서 처리되도록 의도되었다는 것을 판정했을 때, 마이크로컨트롤러(10)는 확인 응답 명령을 시작하고 천이(420)시에 칩 선택 신호(400)를 디어서트하여 메시지 식별 프로세싱을 완료한다.

메시지 프레임에서 데이터 비트의 종단(292)의 수신 다음, 네트워크 인터페이스 장치(20)는 메시지 확인 응답 바이트(294)의 송신을 시작하고 천이(325)시에 인터럽트 선로(300)를 다시 어서트하여 메시지 프레임의 리마인더가 수신 FIFO(150)에서 유효하다는 것을 마이크로컨트롤러(10)에 알린다. 이 마이크로컨트롤러(10)는 천이(440)시에 칩 선택(400)을 어서팅함으로써 이러한 인터럽트 신호에 응답하고, 임의 요구된 데이터를 수신 FIFO(150)로부터 판독한 다음, 프로세싱이 완료되었다는 것을 네트워크 인터페이스 장치(20)에 통보하기 위해서 천이(450)시에 칩 선택을 디어서팅한다.

도 5는 어떻게 메시지 전송이 시작되었는지에 대한 프로세스를 도시한 것이다. 마이크로컨트롤러(10)는 먼저 천이(460)시에 칩 선택 신호(400)를 어서팅함으로써 송신된 데이터를 네트워크 인터페이스 장치(20)로 전송해야만 한다. 그 다음, 송신 명령어 다음에는 마이크로컨트롤러(10)로부터 호스트 인터페이스 로직(140)까지 SPI 선로(12) 상으로 전송되는 데이터가 후속된다. 송신 명령어의 종단은 천이(470)시에 칩 선택 신호(400)의 디어서션(deassertion)에 의해서 지정된다. 그 다음, 네트워크 인터페이스 장치(20)가 통신 네트워크의 메인 버스(40) 상에 3 유휴 비트 기간이나 프레임 신호가 검출되기 시작할 때를 기다리는데, 이 시간은 마이크로컨트롤러(10)가 상술된 방식으로 송신 버퍼(230) 내에 저장된 데이터의 송신을 개시하는 시간이다.

인터럽트 신호(300)는 우선 순위/타입 및 타깃 바이트들(284 및 286)을 각각 수신한 다음, 천이(310)에서 어서트된다. 이 마이크로컨트롤러(10)는 상술한 바와 같이 메시지 식별 기능을 행해야 한다. 전송되는 모든 메시지들은 또한 아비트레이션이 수신으로서 처리되는 메시지 프레임의 리마인더를 요구하는 네트워크 상에서 분실될 가능성을 방지하기 위해서 메시지 식별 과정을 행해야 한다. 아비트레이션이 분실될 때, 네트워크 인터페이스 장치(20)는 송신기를 메시지 프레임의 수신기로 변환하고, 메시지 프레임이 수신되었는지 또는 무시되었는지의 여부를 결정해야만 한다. 메시지 프레임의 송신이 완료되고 메시지를 수신한 노드가 수신을 확인 응답할 때, 다른 인터럽트 요구가 천이(370)에서 발생되어 호스트 마이크로컨트롤러(10)에 프레임의 전송이 완료되었다는 것을 통지한다.

상술된 과정에 대한 플로우챠트가 도 6을 참조하여 도시된다. 단계 (600)에서, 네트워크 인터페이스 장치(20)는 우선 순위/타입(284) 및 타깃(286) 바이트들을 수신하여 이 신호들을 식별 레지스터(120)에 기억시킨다. 단계 (620)에서는 네트워크 인터페이스 회로(20)가 우선 순위/타입 및 타깃 바이트들의 수신에 응답하여 마이크로컨트롤러(10)로 인터럽트 요구를 발생한다. 이러한 인터럽트 요구에 응답하여, 단계 (630)에서 마이크로컨트롤러(10)는 식별 레지스터(120)를 검사하고 레지스터의 내용과 마이크로컨트롤러(10) 내의 테이블에 기억된 데이터와의 비교함으로써 메시지가 노드쪽으로 전달되는지의 여부를 결정한다. 이 때, 단계 (640)에서 네트워크 인터페이스 장치(20)는, 수신 FIFO(150)에서 메시지 프레임, 특히 소스 및 데이터 바이트의 수신 및 저장을 계속해서 행한다.

단계 (650)에서 마이크로컨트롤러(10)는 호스트 인터페이스 회로(20)에 메시지가 식별되었는지 또는 식별되지 않았는지의 여부를 나타내는 식별 명령어를 전송한다. 메시지가 식별되지 않았다면, 메시지 프레임의 프로세싱이 종결되고 프로세스는 다음 메시지 프레임의 대기를 요구하는 단계 (700)로 이동한다. 메시지가 식별되었다면, 프로세스가 단계 (660)으로 이동하는데, 이 단계 (660)에서 수신된 메시지의 수신 FIFO(150)로의 로딩은 EOD 바이트가 수신될 때까지 계속해서 행해진다. 단계 (664)에서, 메시지 데이터 바이트가 에러 없는 EOD를 통해서 수신된다면, 프로세스는 단계 (668 및 690)으로 이동한다. 메시지 데이터 바이트가 수신되지 않는 경우에는 프로세스가 단계 (700)로 이동한다. 단계 (668)에서, 메시지가 호스트에 의해서 수신되는 데이터를 포함하는 형태가 된다면, 프로세스는 단계 (670)로 이동한다. 그렇지 않다면, 프로세스는 단계 (682)로 이동한다. 단계 (670)에서는, 네트워크 인터페이스 회로(20)가 호스트 마이크로컨트롤러(10)에 대해서 수신 완료 인터럽트 요구를 발생한다. 단계 (680)에서 마이크로컨트롤러(10)는 수신 완료 인터럽트 요구에 응답하여 수신 FIFO(150)의 내용을 검색하고 수신된 데이터를 계속해서 프로세싱한다. 단계 (682)에서는 임의로 수신된 데이터의 임의 요구 호스트 프로세싱이 완료된다. 단계 (668, 670, 680 및 682)와 병행하여, 네트워크 인터페이스 회로(20)는 메시지가 수신되었다는 것을 나타내는 단계 (690)에서 확인 응답 바이트(들)을 송신 노드로 송신하여 처리한다. 단계 (690) 다음에는 네트워크 인터페이스 장치(20)가 단계 (700)에서 다음 메시지를 기다린다.

식별 레지스터(120)의 내용은, 노드에서 수신하여 처리하기 위해서 어드레스된 메시지 식별자에 대응하는 미리 기억된 값들과 비교하기 위해서 호스트 마이크로컨트롤러(10)로 송신된다. 이러한 방식에서 네트워크 인터페이스 장치(20)는 메시지가 노드에서 수신 및 프로세싱을 목적으로 한 것이라는 것을 판정한 경우 결정되는 프로세스에서 우선 순위/타입 및 타깃 바이트들을 프로그램, 기억 및 비교할 필요가 없다. 보다 고가의 프로그램 가능 메모리 기억 장치들을 사용을 요구하는 이러한 기능들은, 마이크로컨트롤러(10)의 기존의 자원 내에서 보다 경제적이고 효과적인 방법으로 행해질 수 있다.

Claims

다중 통신 시스템의 공통의 전송 선로를 따라서, 각각이 마이크로컨트롤러에 의해서 제어되는 하나 이상의 노드들에 전달되는 프레임 메시지들을 수신하기 위한 방법에 있어서,

(a) 타입 및 타깃 바이트들을 수신하고 이에 응답하여 상기 마이크로컨트롤러에 제1 인터럽트 신호를 발생시키는 단계,

(b) 상기 제1 인터럽트 신호의 수신에 응답하여, 하나 이상의 상기 타입 및 타깃 바이트들을 검색하고 상기 마이크로컨트롤러 내에 기억된 대응 바이트들과 매칭시켜 프레임 메시지를 식별(qualifying)하고, 이에 응답하여 식별된 신호를 발생시키도록 상기 마이크로컨트롤러에 명령을 하달하는 단계, 및

(c) 상기 마이크로컨트롤러로부터의 상기 식별된 신호의 수신에 따라서만 상기 프레임 메시지로부터의 데이터 바이트들을 수신하는 단계

를 포함하는 프레임 메시지 수신 방법.
제1항에 있어서, 상기 단계 (b)는,

(b1) 상기 마이크로컨트롤러에 내장된 프로그램 가능 메모리 내에 기억된 대응 바이트들과 매칭되는 하나 이상의 상기 타입 및 타깃 바이트들에 따라서만 상기 식별된 신호를 발생하는 서브단계를 더 포함하고, 이에 의해서 상기 식별된 신호가 프로세싱용 노드로 지향되는 상기 프레임 메시지를 나타내는 프레임 메시지 수신 방법.
제1항 또는 제2항에 있어서, 상기 단계 (c)는,

(c1) 상기 식별된 신호의 수신에 따라서만, 다음 프로세싱을 위해서 상기 프레임 메시지로부터의 데이터 바이트들을 일시 메모리(temporary memory) 내로 로딩하는 서브단계

를 더 포함하는 프레임 메시지 수신 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,

(d) 상기 프레임 메시지에서 수신된 상기 데이터 바이트들의 완전성(integrity)으로부터 CRC 값을 산출하고, 대응하는 CRC 신호를 발생시키는 단계, 및

(e) 상기 일시 메모리로부터 상기 데이터 바이트를 추출하라는 명령을 상기 마이크로컨트롤러에 하달하기 위해서 유효 CRC 신호의 수신에 응답하여 제2 인터럽트 신호를 발생시키는 단계

를 더 포함하는 프레임 메시지 수신 방법.
다중 통신 시스템의 공통의 전송 선로를 따라서, 각각이 마이크로컨트롤러에 의해서 제어되는 하나 이상의 노드들에 전달되는 프레임 메시지들을 수신하기 위한 인터페이스 장치에 있어서,

상기 프레임 메시지의 타입 및 타깃 바이트들을 수신하고, 이에 응답하여 제 1 인터럽트 신호를 발생하기 위한 식별 메모리,

상기 식별 메모리와 상기 마이크로컨트롤러 사이에 결합되며, 상기 제1 인터럽트 신호에 응답하여, 하나 이상의 상기 타입 및 타깃 바이트들을 검색하고 상기 마이크로컨트롤러 내에 기억된 대응 바이트들과 매칭시키라는 명령을 상기 마이크로컨트롤러에 하달하고, 이에 응답하여 식별된 신호를 발생하기 위한 인터페이스 컨트롤러, 및

상기 식별된 신호의 수신에 응답하여, 상기 프레임 메시지의 데이터 바이트들을 검색 및 기억하기 위한 수신 메모리를 구성에 포함하고, 이에 의해서 상기 마이크로컨트롤러가 아닌 상기 인터페이스 컨트롤러가 상기 타입 및 타깃 바이트들을 식별하여 상기 데이터 바이트들의 수신 및 기억을 인에이블하는 인터페이스 장치.
제5항에 있어서, 상기 마이크로컨트롤러는 상기 노드의 기능(들)과 어드레스를 나타내는 선택된 타입 및 타깃 바이트들을 기억하기 위한 프로그램 가능 메모리, 및 상기 선택된 타입 및 타깃 바이트들과 상기 프레임 메시지로부터의 상기 타입 및 타깃 바이트들을 비교하기 위한 수단을 포함하고, 상기 인터페이스 컨트롤러는 상기 마이크로컨트롤러에 의해서 식별된 매칭(match)에 따라서만 상기 식별 신호를 발생하기 위한 수단을 포함하여, 이에 의해서 상기 인터페이스 컨트롤러가 아닌 상기 마이크로컨트롤러가 노드용으로 목표된 상기 프레임 메시지를 식별하는 인터페이스 장치.
제5항 또는 제6항에 있어서, 상기 인터페이스 컨트롤러 및 상기 다중 통신 시스템의 전송 선로에 결합되고, 상기 식별된 신호의 수신이 있을 때까지 상기 프레임 메시지로부터 데이터 바이트를 수신하여 기억하기 위한 일시 메모리를 더 포함하는 인터페이스 장치.
제7항에 있어서, 상기 다중 통신 시스템의 상기 전송 선로에 결합되며, 상기 프레임 메시지를 수신하고 상기 데이터 바이트의 보전성을 나타내는 CRC 신호를 발생하기 위한 CRC 수단을 더 포함하는 인터페이스 장치.
제8항에 있어서, 유효 CRC 신호와 데이터 바이트의 종단(End of Data byte), 모두의 수신에 응답하여 확인 응답 신호를 발생하기 위한 수단을 더 포함하고, 이에 의해서 메시지 프레임을 발신하는 노드는 상기 프레임 메시지가 목표의 노드(들)에 의해서 수신되었다는 확인 응답을 수신하는 인터페이스 장치.
제9항에 있어서, 상기 확인 응답 신호를 발생하기 위한 상기 수단은,

상기 유효 CRC 신호의 수신에 응답하여, 상기 일시적 메모리로부터 상기 데이터 바이트를 추출하라는 명령을 상기 마이크로컨트롤러에 하달하기 위한 수단, 및

상기 프레임 메시지로부터의 상기 유효 CRC 신호와 상기 데이터 바이트의 종단의 수신에 응답하여 상기 확인 응답 신호를 발생하기 위한 수단

을 포함하는 인터페이스 장치.