SU744589A1 - Вычислительна структура - Google Patents

Description

Изобретение относитс  к вычислительной технике и предназначено дл  построени  вычислительных структур, работающих в режиме мультипользовани , в которых производитс  контроль правильности работы процессоров каждого пользовател . Известны микропроцессорные вычислительные структуры высокой производительности , избыток вычислительной мощности которых создаетс  за счет организации режима мультипользовани . Кажда  задача, или каждый пользователь получают в свое расгюр жени один или несколько решающих блоков структуры {1, Однако в режиме мультипользовани  ошибки могут возникать одновременно в задачах, решаемых разными пользевател ми . . Наиболее близкой по технической сущности к предлагаемой  вл етс  вычислительна  структура, котора  содержит набор решающих блоков, каждый из которых включает в себ  вычислительный узел, соединенный с узлом контрол , блок управлени , соединенный с вычислительными узлами решающих блоков, и блок ввода-вывода , соединенный с блоком управлени / и информационными шинами решающих блоков 2. Недостаток известной вычислительной структуры заключаетс  в том, что, работа  в режиме мультипользовани , она не может селектировать сигналы ошибок, т. е. вьщавать их отдельно тем пользовател м, в решении задач которых произошла ошибка. Цель изобретени  - расширение функциональных возможностей за счет селекции сигналов ошибок в режиме мультипользовани . Поставленна  цель достигаетс  тем, что в вычиалительную структуру , содержащую п решающих блоков, каждый из которых включает в себ  вычислительный узел, выход которого подключен :к первом f входу узла контрол , блок управлени , выход которого соединен со входами всех вычислительных узлов,вход-выход блока управлени  подключен к первому выходу-входу блока ввода-вывода, второй вход блока ввода-вывода соединен с выходами п решающих блоков, введен приоритетный блок, а в каждый решающий блок - узел пам ти, узел сравнени , ког мутатор вывода и

коммутатор управлени , причем в каждом решающем блоке выход узла пам ти подключен к первым входам узла сравнени  и коммутатора вывода, выходы коммутаторов вывода соединены с входом блока ввода-вывода, выход блока управлени  соединен с входами УЗЛОВ пам ти, вторыми входами узлов сравнени  и контрол , вторые входы узлов контр л  и коммутаторов вывода

подключены к соответствующим выходам приоритетного блока, входы которого подключены соответственно к выходам коммутаторов управлени , выход блока , ввода-вывода соединен с третьими входами узлов сравнени , выход узла контрол  в каждом решающем блоке соединен с третьим входом комму.татора вывода и первым входом коммутатора управлени , второй вход которого подключен к выходу узла сравнени  в каждом решающем блоке, выход приоритетного блока соединен со входом блока управлени .

На чертеже представлена блок-схема вычислительной структуры.

Структура содержит набор решающих блоков 1, каждый из которых включает в себ  вычислительный узел 2 и узел 3контрол , узел 4 пам ти, узел 5 сравнени ,коммутатор б вывода, коммутатор 7 управлени . В состав структуры входит также блок 8 .управлени , блок 9 ввода-вывода, приоритетный блок 10. . ,

Узел 4 пам ти предназначен дл  хранени  номера пользовател  и номера решающего блока, причем номер решающего блока представлен двоичным кодом, а номер пользовател  определ етс  положением логической единицы в узле пам ти.

Функционирование вычислительной структуры рассматриваетс  в предположении , что пользователи распредел т решающие блоки 1 между собой произольным образом, при этом каждый ользователь заносит логическую едиицу в соответствующий разр д узла каждого из зан тых им решающих локов 1.

Допустим, что в задачах, решаемых разными пользовател ми, одновременно происход т сбои, тогда единичные сигналы с выходов узлов 3 тех реш:аюих блоков 1, где это происходит, открывают вторые входы соответствуюих коммутаторов 7-, и номера пользователей из узла 4 поступают в блок 9. В блоке 9 производитс  селекци  этих номеров и каждый из пользоватеей получает сигнал б наличии сбоев в решаемой им задаче.

Каждому пользователю, получающему такой сигнал, необходимо ysHjiTb зан тых им решающих блоков 1, теЩраГТЯ|юШх6дйтсбой.Дл  этогопользователь подает через блок 9 а блок 8 команду управлени , где

она дешифрируетс -и передаетс  на узлы 5 всех решающих блоков 1. На эти же узлы пользователь передает из блока 9 свой номер. По данной команде управлени  в узлах 5 всех решающих блоков производитс  одновременное сравнение номеров пользователей , хран щихс  в узле 4 решающих блоков 1 с номером пользовател , поступающим из блока 9.

В тех решающих блоках 1, где происходит совпадение этих номеров, на выходе узла 5 по вл етс  сигнал, который открывает первый вход коммутатора 7. Очевидно, что это происходит только в тех решающих блоках 1, которые принадлежат данному пользователю . Номер отказавшего решающего блок .а 1 проходит через коммутатор 7 на вход блока 10. Этот блок введен дл  обеспечени  последовательного вывода номеров решающих блоков 1,начина  с младшего и конча  старшим.

.Номер решающего блока 1 выдаетс  в том случае, когда в решающих блоках с меньшими номерами отсутствуют сигналы сбоев.

Блок 8 управлени  перед подачей следующей команды анализирует информацию , поступающую с сигнального выхода блока 10. Если это единична  информаци , то необходим переход вычислительной структуры к выполнению следующей команды пользовател .

Блок10 содержит элементы И и элементы ИЛИ, выход каждого из которых соединен с первым входом последующего элемента ИЛИ и инверсным входом последующего элемента И, а второ вход  вл етс  входом блока 10, который подсоединен к пр мому входу соответствующего элемента И, выход каждого элемента И  вл етс  выходом блокаЮ.

В том случае, если в одном из решающих блоков происходит сбой, а в решающем блоке с меньшим по отношению к нему номером сбо  нет, то элемент И, соответствующий данному решающему блоку 1, выдает единичный сигнал, открывает третий вход коммутдтора 7 и разрешает вывод на блок 9 номера решающего блока 1. Когда вьшод номера решающего блока 1 оканчиваетс , узел 3 сигналом, поступающим от блока 8, сбрасываетс  в нулевое состо ние, и далее производитс  вывод следующего номера решающего блока 1 со сбоем. Выход элемента ИЛИ соответствующего решающего блока со старшим номером.  вл етс  сигнальным выходом блока 10.

Claims (2)

1. Блок 8 выдает управл ющие сигналы обеспечивающие правильную работу решающих блоков 1, исигналы сброса .узлов контрол  тех решающих блоков, р которых происходит сбой. Изобретение обеспечивает.работу вычислительных структур ,с контролем правильности обработки информации в режиме мультипользовани . Формула изобретени  Вычислительна  структура, содержаща  п решающих блоков, каждый из . которых включает в себ  вычислитель ный узел,выход которого подключен к первому входу узла контрол , блок управлени , выход которого соединен со входами всех вычислительных узлов , вход-выход блока управлени  подключен к первому выходу-входу блока ввода-вывода, второй вход бло ввода-вывода соединен с выходами п решающих блоков, отличающа с   тем,что,с целью расширени  функциональных возможностей за счет селекции сигналов ошибок в режиме .мультипользовани , в нее введен при ритетный блок, а в каждый решающий блок - узел пам ти, узел сравнени , коммутатор вывода и коммутатор уп .рйвлени , причем в каждом решающем блоке выход узла пам ти подключен к первым входам узла сравнени  и коммутатора вывода, выходы коммутаторов/ вывбда co flaffeiffibi с входбм блока ввода-вывода , выход блока управлени  соедийен с входами узлов пам ти, вторыми входами узлов сравнени  и контрол , вторые входы узлов контроjjR и коммутаторов вывода подключены к соответствующим выходам приоритет-, него блока, входы которого подключены соответственно к выходам коммутаторов управлени , выход блока ввода-вывода соединен с третьими входами узлов сравйени , выход узла контрол  в каждом решающем .блоке соединен с третьим входом коммутатора вывода и первым входом коммутатора управлени , второй вход которого подключён к выходу узла сравнени  в каждом реигайщём блоке, выход приоритетного блока соединен со входом блока управлени  . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 572787, кл. G 06 F 9/00, 1977.
2. 2.Отчет по НИР гос. 72018725, Таганрогский радиотехнический институт им. в.д. Калмыкова, 1972, с, 194-234 (прототип).