SU1536386A1

SU1536386A1 - Кодер

Info

Publication number: SU1536386A1
Application number: SU884408160A
Authority: SU
Inventors: Александр Николаевич Дядюнов; Константин Германович Иванов; Николай Евгеньевич Платонов; Александр Васильевич Кантор; Александр Евгеньевич Ширшаков
Original assignee: Предприятие П/Я А-7544
Priority date: 1988-04-11
Filing date: 1988-04-11
Publication date: 1990-01-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл обнаружени и исправлени ошибок с помощью корректирующих кодов. Цель изобретени - повышение достоверности кодера за счет обеспечени возможности самоконтрол . Кодер содержит первый 1 и второй 2 коммутаторы, блок 3 управлени , элемент 4 задержки, элементы 5, 6 эквивалентности, дешифратор 7, ключ 8, блок 9 формировани синдрома, регистр 10 сдвига. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах для обнаружения и исправления ошибок с помощью корректирующих кодов.

Цель изобретения - повышение достоверности кодера за счет обеспечения возможности самоконтроля.

На чертеже представлена блок-схема кодера.

Кодер содержит первый 1 и второй 2 коммутаторы, блок 3 управления, элемент 4 задержки, элементы 5 и 6 эквивалентности, дешифратор 7, ключ 8, блок 9 формирования синдрома, регистр 10 Сдвига.

Кодер работает следующим образом.

Перед началом цикла кодирования по входу сброса подается сигнал началь;ной установки, переводящий кодер в исходное состояние, В этом состоянии на выходах всех ячеек формирователя 9 синдрома и выходе блока 3 управления присутствует сигнал нулевого уровня. По этому сигналу к выходу первого коммутатора 1 подключен его вход, сигнал на который поступает с выхода элемента 6 эквивалентности, а к выходу второго коммутатора 2 подключен его вход, соединенный с информационным входом кодера.

Кодируемое слово в последователь·*» ном двоичном коде тактируется синхроимпульсами, поступающими по синхроводу, причем смена информации на инфор( мационном входе происходит по заднему фронту синхроимпульсов, поступает на вход второго коммутатора 2 и вход элемента 6 эквивалентности. С выхода второго коммутатора 2 вся входная информация без изменений поступает на первый (информационный) выход устройства. С выхода первого элемента 6 эквивалентности информация через первый коммутатор 1 поступает на первый, вход блока 9 формирования синдрома. На вход элемента 5 эквивалентности поступает сигнал с выхода блока 3 управления. При нулевом уровне сигнала на выходе блока 3 управления сигнал на выходе элемента 5 повторяет по форме входные синхроимпульсы с задержкой, определяемой параметрами элемента 4 задержки.,По переднему фронту синхроимпульсов, снимаемых с выхода элемента 5, происходит запись и сдвиг информации в ячейках блока 9 формирования синдрома, По заднему фронту входного синхроимпульса, сопровождающего последний бит в кодируемом слове, на выходе блока 3 управления появляется сигнал единичного уровня. При появлении этого сигнала на входе элемента 5 последовательность синхроимпульсов на выходе этого элемента меняет фазу на 180° относительно входных синхроимпульсов при сохранении временной задержки, которая. необходима для обеспечения плоской вершины синхроимпульсов, снимаемых с выхода элемента 5 в момент формирования управляющего сигнала на выходе блока 3 управления. Сигнал единичного на выходе блока 3 управления меняет состояние первого 1 и второго 2 коммутаторов. Теперь выход коммутатора 1 подключен к шине с нулевым потенциалом, т.е. на.информационный вход блока 9 формирования синдрома будет поступать сигнал нулевого уровня, а выход коммутатора 2 подключен к выходу блока 9 формирования синдрома. Благодаря изменению фазы синхроимпульсов на третьем (тактовом) входе блока 9 формирования синдрома относительно входных синхроимпульсов информация из блока 9 будет считываться по заднему фронту синхроимпульсов, поступающих на соответствующий вход кодера, т.е. на первом выходе кодера не произойдет изменения длительности последнего бита кодируемого слова.

В течение всего цикла кодирования одного слова информация с информационного выхода записывается в регистр J 0 по переднему фронту входных синхроимпульсов. В регистре 10 входная информация преобразуется из последовательного входного кода в параллельный выходной. С выходов регистра 10 информация поступает на входы дешифратора 7, осуществляющего контроль правильности кодирования в соответствии с проверочной матрицей для выбранного типа порождающего полинома,

В связи с тем, что контроль безошибочности кодирования должен проводиться только по окончании формирования избыточного кода, выход дешифратора 7 подключен к второму (контрольному) выходу кодера через ключ 8, открываемый нулевым уровнем сигнала на входе сброса. Если в момент действия на входе сброса нулевого потенциала на втором (контроль^э 1536386 ном) выходе кодера будет сигнал ну- ’ левого уровня, то кодирование произведено... правильно , а если на контрольном выходе устройства в этот момент будет сигнал единичного уровня, то кодирование произведено с ошибкой. Одновременно нулевой уровень сигнала на входе сброса кодера возвращает элементы схемы в исходное состояние и она готова к кодированию следующего слова, которое производится аналогично, Блок 3 управления может быть выполнен на основе двоичного счетчика, выход переноса которого подключен к входу D-триггера, выход которого является выходом блока 3 управления. Первый вход (сброса) блока 3 управления подключен к входу сброса счетчика и триггера. Счетчик вьщает импульс на выходе переноса после поступления на его тактовый вход К импульсов, где К - количество символов в слове, предназначенном для кодирования. Дешифратор 7 представляет собой комбинационную схему элементов совпадения, входы которых подключены в соответствии с видом проверочной матрицы используемого корректирующего кода, а выходы подключены к входам элемента ИЛИ,

Claims

Формула изобретения

Кодер, содержащий блок управления, выход которого соединен с пёрвыми входами первого и второго коммутаторов, первый элемент эквивалентности, выход которого соединен с вторым входом первого коммутатора, выход которого соединен с первым входом блока формирования синдрома, выход которогр соединен с вторым входом второго ком'·^-’ мутатора и первым входом первого элемента эквивалентности, второй вход которого объединен с третьим входом второго коммутатора и является информационным входом кодера, третий вход первого коммутатора соединен с шиной jq нулевого потенциала, первый вход блока управления и второй вход блока формирования синдрома объединены и являются входом сброса кодера, второй вход блока управления является J5 входом синхронизации кодера, выход второго коммутатора является первым выходом кодера, отличающийс я тем, что, с целью повышения достоверности кодера путем обеспечения 20 возможности самоконтроля, в него введены элемент задержки, второй элемент эквивалентности, регистр сдвига, дешифратор и ключ, вход синхронизации регистра сдвига объединен с входом 25 элемента задержки и вторым- входом блока управления, выход элемента задержки соединен с первым входом второго элемента эквивалентности, второй вход которого подключен к выходу 30 блока управления, выход соединен с третьим входом блока формирования синдрома, информационный вход регистра сдвига подключен к выходу второго коммутатора, выходы разрядов регистра соединены с соответствующими входами дешифратора, выход которого соединен с первым входом ключа, второй вход которого объединен с первым входом блока управления, выход ключа является вторым выходом кодера.