SU1495801A1 - Устройство дл контрол дешифратора - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении запоминающих устройств и многоканальных устройств коммутации. Цель изобретени  - повышение достоверности контрол  устройства. Устройство содержит элемент И 1, элемент НЕ 2, узел 3 сравнени , триггер 4, второй элемент задержки 5, счетчик 6, первый элемент задержки 7, блок 8 свертки по модулю два, элемент ИЛИ 9, регистр 10 адреса, группу 11 элементов И. На информационный вход контролируемого дешифратора 12 поступает код с регистра 10 адреса. Через элемент ИЛИ 9 происходит опрос контролируемого дешифратора 12, выходы которого соединены с входами блока 8 свертки по модулю два и первыми входами соответствующих элементов И группы 11. Если по вл етс  сигнал на выходе нечетности блока 8, то разрешаетс  прохождение сигналов с выходов дешифратора 12 через элементы И группы 11 на выход устройства и сбрасываетс  в нулевое состо ние триггер 4 (он был установлен в единичное состо ние одновременно с опросом дешифратора 12). Если по вл етс  сигнал на выходе четности блока 8, то прибавл етс  единица к счетчику 6 и происходит повторный опрос дешифратора 12 через второй элемент задержки 5, элемент И 1 и элемент ИЛИ 9. Так продолжитс  до по влени  сигнала на выходе четности блока 8 или по влени  сигнала на выходе узла 3 сравнени , который с помощью элемента НЕ 2 блокирует элемент И 1. 2 ил.

Description

31495801

Изобретение относитс  к автоматике и вычислительной т€ хнике и может быть использовано при построении запоминающих устройств и многоканальных уст- ройстн коммутации.

Uejrbra изобретени   вл етс  повышение достоверности контрол  устройства. На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функ- ю ционал:ьна  схема одного из вариантов блока свертки по модулю два.

Устройство дл  контрол  дешифратора (фкг. I) содержит элемент И 1, элемент НЕ 2, узел 3 сравнени , триг- 5 гер А, второй.элемент 5 задержки, счетчик 6, первьй элемент 7 задержки, блок 8 свертки по модулю два, элемент ИЛИ 9, регистр 10 адреса, группу 11 элементов И. Кроме того, на 20 фиг. 1 изображен контролируемый дешифратор 12, который не входит в состав устройства

Блек 8 свертки по модулю двд (фиг. 2).; содержит элементы И 13 25 .и 14, элемент НЕ 15 и узел 16 свертки по модулю два.

: Устройство дл  контрол  дешифратора работает следующим образом.

Код, подлежащий дешифрации, посту- 30 пает на информационный вход регистра 10 адреса и с его выхода - на информационный вход контролируемого дешифратора 12, Затем на тактовый вход устройства поступает импульс, который 35 йроходит через элемент ИЛИ 9 на пер- :Вый вход контролируемого дешифратора 12. Кроме того, он поступает на вход первого элемента 7 задержки и на единичный вход триггера 4, в ре- дО зультате чего последний устанавлива- йтс  Е положение, соответствующее неисправности . Наличие тактового сигнала опроса и кода на входе контролируемого дешифратора 12 в случае исправ- дз ной работы I устройства приводит к ио вленшо на одном из его выходов сигнала дешифрации/, (декодировани  Кода адреса). При неисправной работе устройства, вызванной отказом его . ; лементов-ипи возникновением помех, 55вл 1ощихс  следствием воздействи  на устройство внешних магнитных, или .электрических попей, или иных воздействий , на выходах контролируемого де- с Ейифратора 12 может по витьс  .более одного сигнала. Поэтому дл  классификации нсправной или неисправной рабо- $ы дешифратора 12 код с его выхода.

нар ду с поступлением его на входы элементов И группы 11, подаетс  и на входы блока 8 свертки по модулю два.

В блоке 8 осуществл етс  проверка кода на соответствие или несоответствие- наличи  в нем одной единицы. В первом случае (или при наличии в анализируемом коде одной единицы) выхода нечетности блока 8 снимаетс  сигнал которьй осуществл ет подсветку элементов И группы 11 (стробирование), в результате чего код с выхода дешифратора 12 поступает на выход устройства . Одновременно этот же сигнал возвращает триггер 4 в исходное состо ние или состо ние исправности устройства . Триггер 4 устанавливаетс  в единичное и нулевое состо ни  по положительному перепаду сигналов на его соответствующих входах. Элемент 7 задержки задерживает сигнал опроса на врем  срабатывани  контролируемого дешифратора 12 и блока 8.

При неисправной работе устройства, определ емой блоком 8 как наличие на выходах дешифратора 12 четного количества единиц, соответствующий сигнал по вл етс  на выходе четности блока 8 С помощью этого сигнала и узлов 1, 2, 3, 5 и 6 организуетс  повторньй опрос контролируемого дешифратора 12 и повторный анализ блоком 8 кода на выходе дешифратора 12.

Если в результате выработки внутренними узлами устройства повторного сигнала опроса и повторной дешифрации адреса, хран щегос  в регистре 10 адреса, блоком 8 устанавливаетс  факт исправной работы, .то соответствующий сигнал по вл етс  на выходе нечетности блока 8. Он осуществл ет стробирование элементов И группы 11 (дл  выдачи кода на выход устройства) и сброс триггера 4 в исходное состо ние . (При этом предполагаетс , что изменение адреса в регистре 10 осуществл етс  с учетом возможности выработки повторных обращений к дешифратору , например, не более двух, трех, или с учетом анализа состо ни  триггера 4).

Если при повторном опросе контролируемого дешифратора 12 снова по витс  сигнал на выходе четности блока 8 свертки по модулю два и через второй элемент 5 задержки, элемент И 1 и элемент ИЛИ 9 произойдет очередной опрос контролируемого дешифрато514

ра 12. Одновременно происходит прибавление единицы к счетчику 6.

При неправильной работе контролируемого дешифратора его опрос продолжаетс  до тех пор, пока не сработает узел 3, настроенный на код максимального числа повторных опросов. После этого единичный сигнал с выхода узла 3 через элемент НЕ 2 закрывает элемент И 1 дл  прохождени  импульса с выхода второго элемента 5 задержки Величина этой линии задер$ски должна обеспечить задержку сигнала с выхода четности блока 8 свертки по модулю два на врем  большее времени срабатывани  счетчика 6, узла 3 сравнени  и элемента НЕ 2.

Устройство позвол ет отличить неисправность дешифратора от искажени  сигналов на его выходах под воздействием помех.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  дешифрато- ра, содержащее регистр адреса, первый элемент задержки, элемент И, элемент ИЛИ, триггер, группу элементов И, причем информационный йход регистра адреса  вл етс  информационным вхо- дом устройства, выход триггера  вл етс  выходом исправности устройства, выход регистра адреса  вл етс  выходом устройства дл  подключени  к ин- формационнйму входу контролируемого дешифратора, отличающеес  тем, что, с целью повышени  достовер1 . .

   ности контрол  устройства, в него введены второй элемент задержки, счетчик , элемент НЕ, блок свертки по модулю два и узел сравнени , причем первый вход элемента ИЛИ  вл етс  тактовым входом устройства, выход элемета ИЛИ соединен с единичным входом триггера и входом первого элемента задержки и  вл етс  выходом устройства дл  подключени  к тактовому входу контролируемого дешифратора, выход первого элемента задержки соединен с тактовым входом блока свертки по модулю два, выход четности которого соединен с входом второго элемента задержки и счетным входом счетчика, выход которого соединен с информационным входом узла сравнени , выход которого через элемент НЕ соединен с первым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход второго элемента задержки соединен с вторым входом элемента И, первые входы элементов И группы объединены с соответствующими информационными входами блока свертки по модулю два и образуют группу информационных входов устройства дл  подключени  к группе выходов контролируемого дешифратора, выход нечетности блока свертки по модулю два соединен с нулевым входом триггера и вторыми входами элементов И группы, выходы которых образуют группу информационных выходов результата контрол  устройства.

   7

   И

   7

   Фиг. I

   /