SU1252783A1

SU1252783A1 - Устройство дл контрол дешифратора

Info

Publication number: SU1252783A1
Application number: SU833581540A
Authority: SU
Inventors: Леонид Олегович Беспалов
Original assignee: Предприятие П/Я Г-4152
Priority date: 1983-04-20
Filing date: 1983-04-20
Publication date: 1986-08-23

Abstract

Изобретение относитс к области цифровой вычислительной техники и может быть использовано в запоминающих устройствах при контроле адресных трактов и в многоканальных устройствах коммутации. Целью устройства вл етс повьппение достоверности контрол . Сигналы с выхода ; контролируемого дешифратора устанавливают в единичное состо ние соответствующие триггеры группы блока сравнени и через первый элемент ИЛИ. опрашивает дублирующий дешифратор, информационные входы которого объединены с информационным входом контролируемого дешифратора. Выходы дублируклцего дешифратора устанавливают в нулевое состо ние соответстг- вующие триггеры группы блока сравнени . После этого через элемент задержки анализируетс состо ние группы триггеров. При ненулевом состо нии триггеров формируетс сигнал неисправности . 1 ил. i

Description

Итобретеине относитс к нифро- Boi i вычислительной технике и может быть использовано в запоминающих устройствах и многоканальных устройствах коммутации.

Цель изобретени . - повышение достоверности контрол .

На чертеже приведена функциональна схема устройства дл контрол дешифратора и подключенный к нему контролирумый дешифратор.

Прин ты следующие обозначени : регистр 1, контролируемый 2 и дублирующий 3 дешифраторы, элемент И 4, триггер 5 неисправности, элементы ИЛИ 6 и 7, элемент 8 задержки, блок 9 сравнени , группа 10 триггеров блока 9 сравнени , группа 11 элементов И блока 9 сравнени , тактовый вход 12 устройства, информаци- оиньгй вход 13 устройства, выход 14 неисправности устройства, установочный вход 15 устройства.

Устройство работает следующим образом.

Дешифрируемый код с информационного входа 13 устройства поступает на регистр 1, с выхода которого поступает на информационные входы контролируемого 2 и дублирующего 3 дешифраторов , Сигнал опроса поступает с тактового входа 12 устройства на первый вход элемента И 4. В исходном состо нии триггер 5 неисправности находитс в нулевом состо нии, поэтому сигнал опроса проходит через элемент И 4 на стробирующий вход контролируемого дешифратора 2 и eдии гчный вход триггера 5 неисправности , запреща прохождение очередного импульса опроса.

Сигнал с выхода контролируемого дешифратора 2 устанавливает в едининое состо ние соответствующий тригг группы 10 и через первый элемент ИЛИ 6 поступает на стробирукиций вхо дублирующего дешифратора 3 и элемента 8 задержки.

Сигнал с выхода дублирующего дешифратора 3 устанавливает в нулевое состо ние соответствующий триггер группы 1 О.

Если деш {фраторы 2 и 3 работают правильно, то к моменту поступлени сигнала на второй вход первого элемента И группы 11 с выхода элемента 8 задержки все триггеры группы 10 оудут находитьс в нулевом состо ни

0

и сигнал с выхода элемента 8 задержки пройдет через последовательно соединенные элементы И группы 1 1 на вход второго элемента ИЛИ 7 и установит в нулевое состо5}ние триггер неисправности . Таким образом, разрешаетс прохождение очередного сигнала опроса через элемент И 4.

В том случае, когда один из дешифраторов 2 и 3 неисправен, сигналы у них могут формироватьс на разных выходах. При этом один из триггеров группы 10, установленный-в единичное состо ние сигналом с вы- 5 хода дешифратора 2, не будет сброшен в нулевое состо ние сигналом с выхода дешифратора 3. Сигнал с вькода элемента 8 задержки не пройдет на установку в нулевое состо ние триггера 5 неисправности. На выходе 14 неисправности устройства при этом формируетс нулевой сигнал, говор щий о неисправности дешифратора, и дальнейший опрос дешифратора 2 будет запрещен до того момента, пока триггер 5 неисправности не будет установлен в нулевое состо ние сигналом начальных установок по установочному входу 15 устройства.

Если неисправность контролируемого дешифратора 2 приводит к отсутст- ,вию сигналов на его выходах, то и в этом случае триггер 5 неисправности останетс в единичном состо нии, поскольку будет отсутствовать сигнал на выходе первого элемента ИЛИ 6.

Выбранна структура блока 9 сравнени позвол ет обнаружить короткие импульсные помехи, возникающие на выходах контролируемого дешифратора 2 в интервалах между сигналами опроса.

Состо ние триггеров группы 10 блока 9 сравнени позвол ет определить неисправный выход контролируемого дешифратора 2.

5

0

5

0

5

Claims

Формула изобретени

Устройство дл контрол дешифратора , содержащее дублирующий дешифратор , блок сравнени и элемент И, причем группа выходов дублирующего дешифратора соединена с первой груп- пой информационных входов блока сравнени , втора группа информа- ционньп входов которого соединена с группой выходов контролируемого де3

шифратора, информационный вход дублирующего дешифратора объединен с информационным входом контролируемого дешифратора, первый вход элемента И вл етс тактовым входом устройства отличающеес тем, что, с целью повьш1ени достоверности контрол , в него введены два элемента ИЛИ, триггер неисправности, элемент задержки и регистр, блок сравнени содержит группу триггеров и группу элементов И, причем нулевые и единичные входы всех триггеров группы блока сравнени вл ютс соответственно первой и второй груп- пами информационных входов блока, инверсные выходы триггеров группы блока сравнени соединены с первыми входами соответствующих элементов И группы блока сравнени , выход эле- мента И соединен со стробирующим входом контролируемого дешифратора и единичным входом триггера неисправности , инверсный выход которого соединен с вторым входом элемента И

834

и вл етс выходом неисправности устройства, выход первого элемента ИЛИ соединен со стробирующим входом дублирующего дешифратора и входом элемента задержки, выход которого соединен с вторым входом первого элемента И группм блока сравнени , выход последие о элемента И группы блока сравнени соединен с первым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера неисправности, второй вход второго элемента ИЛИ вл етс установочным входом устройства, информационный вход регистра вл етс информационным входом устройства, информационный выход регистра соединен с информационным входом дублирующего дешифратора, группа входов первого элемента ИЛИ соединена с группой выходов контролируемого дешифратора , в блоке сравнени выход каждого предыдущего элемента И группы соединен с вторым входом последующего элемента И группы.

в

Редактор В.Петраш

Составитель В.Гречнев Техред В.Кадар

Заказ 4621/49 Тираж 671Подписное

ВНИИГШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

Корректор Е. Сирохман