SU1674129A1 - Устройство дл диагностики цифровых блоков - Google Patents

Устройство дл диагностики цифровых блоков Download PDF

Info

Publication number
SU1674129A1
SU1674129A1 SU884616232A SU4616232A SU1674129A1 SU 1674129 A1 SU1674129 A1 SU 1674129A1 SU 884616232 A SU884616232 A SU 884616232A SU 4616232 A SU4616232 A SU 4616232A SU 1674129 A1 SU1674129 A1 SU 1674129A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
block
control unit
Prior art date
Application number
SU884616232A
Other languages
English (en)
Inventor
Валерий Витальевич Роженцов
Original Assignee
Марийский политехнический институт им.А.М.Горького
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Марийский политехнический институт им.А.М.Горького filed Critical Марийский политехнический институт им.А.М.Горького
Priority to SU884616232A priority Critical patent/SU1674129A1/ru
Application granted granted Critical
Publication of SU1674129A1 publication Critical patent/SU1674129A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в устройствах диагностировани  цифровых логических схем. Целью изобретени   вл етс  уменьшение времени локализации неисправности. С этой целью в устройстве, содержащем блок пам ти, блок коммутации, блок сравнени , блок управлени  и блок индикации, выходы блока управлени  соединены со входом чтени  блока пам ти, вторым синхровходом, стробирующим входом и входом сброса блока сравнени  и управл ющим входом блока индикации, вход операции и синхровход блока управлени  подключены соответственно к первому выходу блока коммутации и первому выходу блока сравнени , вход пуска блока управлени   вл етс  входом пуска устройства, первый и второй информационные входы блока индикации соединены соответственно со вторым и третьим выходами блока сравнени , второй информационный вход которого  вл етс  входом устройства дл  подключени  к выходу диагностируемого блока. 1 з.п. ф-лы, 5 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах диагностировани  цифровых логических схем.
Цель изобретени  - уменьшение времени локализации неисправности.
На фиг, 1 представлена функциональна  схема устройства с диагностируемым блоком; на фиг.2 - то же, блока коммутации; на фиг.З - то же блока сравнени ; на фиг. 4 - то же, блока управлени ; на фиг.5 - то же, диагностируемого блока.
Устройство содержит (фиг. 1) блок 1 ввода информации, блок 2 пам ти, блок 3 коммутации , блок 4 сравнени , блок 5 управлени , блок 6 индикации и диагностируемый блок 7.
Блок 3 коммутации содержит (фиг.2) регистр 8 команды и коммутаторы 9.
Блок 4 сравнени  (фиг.З) содержит регистр 10 реакции, регистр 11 эталонной реакции , схему 12 сравнени , триггер 13 неисправности, первый, второй и третий элементы И 14-16, первый, второй и третий дешифраторы 17-19, элемент ИЛИ 20, одно- вибратор 21.
Блок 5 управлени  (фиг.4) содержит триггер 22 пуска, генератор 23 тактовых импульсов , кольцевой регистр 24, счетчик 25 адреса, регистр 26 адреса, триггер 27 считывани  команды, одновибратор 28, элемент ИЛИ 29 и дешифратор 30 конца диагностировани .
2
Ю
ю
Диагностируемый блок 7 (фиг,5) содержит п последовательно соединенных функциональных узлов , между которыми включены коммутаторы 32i-32n-i.
Блок 1 ввода информации предназначен дл  ввода в блок 2 пам ти с внешнего носител , например перфоленты, кодов команд диагностировани  блока 7, состо щих из кодов опрашиваемых коммутаторов 32, кодов опрашиваемой с них информации, кодов тестовых воздействий на диагностируемые узлы 31 блока 7 и кодов эталонных реакций на них.
Блок 2 пам ти обеспечивает хранение и выдачу команд, введенных с блока 1 ввода информации.
Блок 3 коммутации предназначен дл  приема кодов команд из блока 2 пам ти, передачи их на дешифратор 18 блока Л сравнени  и дешифратор 30 блока 5 управлени , передачи кодов опрашиваемых коммутаторов 32 блока 7 на элемент И 14 блока 4 сравнени , передачи кода опрашиваемой информации с выходов коммутаторов 32 блока 7 в диагностируемый блок 7, передачи кода тестового воздействи  на диагностируемый узел 31 блока7, натретийдешифратор 19 блока 4 сравнени  и в диагностируемый блок 7.
Блок 4 сравнени  обеспечивает сравнение реакции диагностируемого узла 31 блока 7 на тестовое воздействие с эталонной реакцией, вырабатывает при их несовпадении сигнал неисправности, передает его на элемент ИЛИ 29 и регистр 26 адреса блока 5 управлени , формирует коды неисправности узла и локализованной неисправности в нем и передает их в блок 6 индикации.
Блок 5 управлени  синхронизирует работу всего устройства, при обнаружении неисправности в диагностируемом узле 31 блока 7 запоминает адрес  чейки блока 2 пам ти, по считанной команде которой обнаружена неисправность, и останавливает диагностирование, формирует сигнал Неисправность не обнаружена по окончании диагностировани  всех узлов 31 блока 7 и передает его в блок 6 индикации.
Блок 6 индикации предназначен дл  отображени  кода неисправного узла 31 диагностируемого блока 7, кода локализованной неисправности в нем, сигнала Неисправность не обнаружена.
На фиг.1-5 обозначены линии св зи, предназначенные дл  передачи следующих сигналов: сигнала 33 - Загрузка на вход блока 1 ввода информации; сигнала 34 - Пуск на триггер 22 блока 5 управлени ; кода 35 адреса с выхода счетчика 25 блока 5 управлени  в блок 2 пам ти; сигнала 36
считывани  команды с выхода триггера 27 блока 5 управлени  в блок 2 пам ти; кода 37 команды с выхода блока 2 пам ти на вход регистра 8 блока 3 и кода эталонной реакции (на тестовое воздействие диагностируемого узла 31 блока 7) на вход регистра 11 блока 4 сравнени ; импульса 38 записи информации с выхода кольцевого регистра 24 на вход регистра 8 блока 3 и вход регистра
11 блока 4 сравнени ; кода 39 команды с выхода регистра 8 блока 3 на вход дешифратора 30 блока 5 управлени  и вход дешиф- ратора 18 блока 4 сравнени ; кода опрашиваемого коммутатора 32 диагностируемого блока 7 на вход элемента И 14 блока 4 сравнени , кода тестового воздействи  на диагностируемый узел 31 блока 7, на вход дешифратора 19 блока 4 сравнени ; кодов 40 опрашиваемой информации на управл ющие входы опрашиваемых коммутаторов 32 диагностируемого блока 7 и кодов тестовых воздействий н их третьи входы: кода 41 реакции диагностируемого блока 7 на вход регистра 10 блока 4; импульса 42 записи
информации с выхода кольцевого регистра 24 блока 5 управлени  на ьход регистра 10 блока 4; строба 43 сравнени  с выхода кольцевого регистра 24 блока 5 управлени  на схему 12 сравнени ; импульса 44 неисправности с выхода одновибратора 21 блока 4 сравнени  на вход регистра 26 адреса и элемент ИЛИ 29 блока 5 управлени ; кода 45 неисправного узла с выхода элемента И 14 блока 4 сравнени  на вход блока 6 индикации; кода 46 неисправности с выхода элемента ИЛИ 20 4 сравнени  на блок 6 индикации; импульса 47 с выхода одновибратора 28 блока 5 управлени  на вход сброса триггера 13 неисправности блока 4
сравнени ; сигнала 48 Неисправность не обнаружена с выхода дешифратора 30 блока 5 управлени  на вход блока 6 индикации.
Устройство работает следующим обра5 зом.
При включении питани  устройство устанавливаетс  в исходное состо ние (цепи сброса не показаны), когда регистре команды , триггер 13 неисправности, триггер 22
0 пуска, регистр 26 адреса обнулены, а на выходах кольцевого регистра 24 установлен код 1000000. Первый выход регистра 24, на котором в исходном состо нии устанавливаетс  Г, при этом не используетс , сдвиг
5 состо ни  регистра 24 вправо осуществл етс  подачей импульсов с выхода генератора 18 на синхровход регистра 24.
По команде Загрузка, подаваемой по линии св зи, с выхода блока 1 ввода информации в блок 2 пам ти записываетс 
последоьательность команд диагностировани  блока 7. По окончании загрузки по линии 34 скпзи подаетс  г-оманда Пуск, триггер 22 уС|анавлив етс  в единичное состо ние , импульс с одновибратора 28 записывает в счетчик 25 нулевой код с выхода регистра 26 и по линии 47 св зи поступгет ка вход обнулени  триггера 13 (но состой мне его не мен етс ). При этом разрешаетс  работа генератора 23, тактовые ИМПУЛЬСЫ . выхода которого пидо-отс  на регистр 2 }. Импульс с второго аыход-3 регисфа 24 поступает на вход сче..ркг 25 . увеличивает его содержимое на единицу. Код адреса с выхс/да счетчика 25 попчетс  на вход   регистра 26 и по линии 35 св зи j блок 2 пам ти. Импульсы с третьего и п того вь-ходои реги стра 24 пост -лают на входы 27, формиру  на его выходе сигнал г итыпани  команды, котпргй по линии 36 м..да- чтг  на вход блока 2 пам ти. По линии 3 1 гв зи код команды и код эталонной реакции гюсгупчют соответственно на реиттры 3 и 11, куда записываютс  имп/льгом с четвертого выхода регистра 24, подаваемым по лтми 38 с в зи.
Первые команды дизгностиропани  б/,ока 7 содержит коды опрашиваемых коммутаторов 32, кидь опрашиваемой в них инфсфмации. коци j. anoHH ix реакции и предназначены дл  обна ухени  сеисправ- ного узла 31 ( чего опрашиваютс  и ер- вые плоды коммутаторов 32, код на которых  вл етс  тестов дл  наиболее типичиы HG- ислравностей последующего узла З1) Вто рне команды дополнительно содержат коды тестовых воздействий и обеспечивают локализацию неисправности в узлах 31,дл  чего опрашвивэклс  т рртьи воды коммутаторов 32, на которые подаетс  тестова  последовательность локализации неисправности. При отсутствии сигналов на управл ющих входах коммутаторов 32, поступающих по линии 40 сн зи с выходов коммутаторов 9, к выходам коммутаторов 32 подключаютс  их вторые входы, соединенные с выходами предыдущих узлов 3 I.
Перва  команда обнаружени  неисл Ј,аьносги узла 3 11 блгха 7 с выходов регистра 3 подаетс  на входы коммутаторов 9 и по линии 39 св;гзи на дешифраторы 18 и 30. Код опрашиваемого коммутатора команды поступает на управл ющие входы коммута- орсп 9 ч по линии 39 свчзи на элемент И 1-1, код опрашиваемой информации через коммутаторы ° по,,;п.тс  по линии 40 св зи на прльл кгч1 ИР входы коммутатора 32т. Teir г его первых чходов поступает на вхо- ,ц злаЗ) ,реакци  которого на егопоздей- ствие по линии 41 св зи подаетс  на вход.
регистра 10, куда записываетс  импульсом с шестого выхода регисгса 24, поступающем по линии 42 св зи. Реакци  узла 311 блока 7 с выхода регистра 10 подаетс  на 5 схему 12, где она сравниваетс  с эталонной, поступившей с регистра 11 (по стробу сравнени , подаваемому с седьмого выхода регистра 24 по линии 43 св зи). При совпадении кодов схема 12 сигнал на еыхо0 } не вырабатывав с. Содержимое счетчика 25 импульсом с второго выхода регистра 24 увеличиваетс  на единицу, втора  команда считываетс  i-з блока 2 пам ти, опрашиваетс  тест с первых входов коммутатора 322
5 / д. до пор, пока коды реакции с выхода диэгнос ируемо о блока 7 и эталонной реакции не совпадут. Схемг ь; сравнени  выра- сигнал, опрокидывающий триггер ij в состо ние I. котора  поступает на
° ч оме .т И 14 и разрешает прохождение ко- д ионспрайного узпа на дешифратор 17 и по линии 45 св зи в блок 6 индикации. Де- u)t фратор 17 формирует код неисправно- гг , подгибаемый на вход элемента И 15,
5 который открыт сигналом с выхода дешифратора 18. Код неисправности с выхода элемента И 15 через элемент ИЛИ 20 по линии 46 :нчзи поступает в блок 6 индикации. Од- новоемечно по сигналу с выхода триггера 13
0 одновибратор 21 вырабатывает импульс, который по линии 44 св зи подаетс  на вход регистра 26 и записывает в него код адреса  чейки блока 2 ПЭМРТИ, по считанной команде которой обнаружена неисправность.
5 Кроме того, импульс с выхода одновибрат - оа 21 проходит через элемент ИЛИ 29. опрокидывает триггер 22 в нулевое состо ние, запреща  работу генератора 23 и останавлива  диагностирование
0После устранени  обнаруженной неисправности диагностирование блока 7 продолжаетс  подачей по линии 34 св зи игнгла Пуск, триггер 22 устанавливаетс  в единичное состо ние, импульс с выхода
5 одновибратора 28 записывает в счетчик 25 код адреса команды с выхода регистра 26, HJ которой остановилось диагностирование . Одновременно импульс с выхода одно- вибратора 28 по линии 47 св зи поступает
U на вход триггера 13 и опрокидывает его в нулевое состо ние. Сигналом с выхода триггера 22 разрешаетс  работа генератора 23 ч т д до обнаружени  следующего неисправного узла 31 диагностируемого блока 7.
5После окончани  последовательности
первых команд диагностировани  с выхода блока 2 пам ти считываетс  последовательность вторых команд, предназначенных дл  тег,тового диагностировани  узлов 31 блока 7 начинал с первого Процесс считывани 
команд из блока 2 пам ти и анализ реакций блока 7 происходит аналогичным образом. Отличие состоит в том, что у коммутатора 32, предшествующего диагностируемому узлу 31 блока 7, опрашиваютс  третьи входы, на которые по линии 40 св зи поступает тестова  последовательность локализации неисправности , последн   одновременно с выхода регистра 8 по линии 39 св зи подаетс  на вход дешифратора 19, При обнаружении неисправности код неисправности с выхода дешифратора 17 через элемент И 15 не проходит, так как он закрыт сигналом с выхода дешифратора 18. Сигнал с выхода триггера 13 открывает элемент И 16, код неисправности с выхода дешифратора 19 через элемент И 16 и элемент 20 ИЛ И поступает по линии 46 св зи в блок 6 индикации. Обнаруженна  неисправность в блоке 7 устран етс , и процесс диагностировани  продолжаетс .

Claims (1)

  1. Если последующие команды тесювой последовательности диагностировани  узлов 3 1 блока 7 не обнаружат неисправное; ,, последн   команда с выхода блока 2 пам ти сформирует на выходе дешифратора 30 сигнал , который проходит через элемент ИЛИ 29 и опрокидывает триггер 22 в нулевое состо ние, прекраща  диагностирование. Одновременно сигнал с выхода дешифратора 30 по линии 48 св зи подаетс  нз блок G индикации и включает сигнализацию Неисправность не обнаружена. На этом диагностирование блока 7 заканчиваетс , Формула изобретени  1. Устройство дл  диагностики цифровых блоков, содержащее блок пам ти, блок коммутации, блок сравнени , блок управлени  и блок индикации, причем выход блока пам ти соединен с информационным ьхо- дом блока коммутации и первым информационным входом блока сравнени , первый выход блока управлени  подключен к пдрес- ному входу блока пам ти, второй выход блока управлени  соединен с первым синхровходом блока сравнени  и управл ющим входом блока коммутации, первый иы- ход которого подключен к входу режима блока сравнени , а второй выход блокп коммутации  вл етс  выходом устройства дл  подключени  к входу диагностируемого блока, отличающеес  тем, что, с целью уменьшени  времени локализации неисправности , третий выход блока управлени 
    соединен с входом чтени  блока пам ти, четвертый выход блока управлени  подключен к второму синхровходу блока сравне- н,и , вход операции блока управлени 
    соединен с первым выходом блока коммутации , п тый и шестой выходы и синхровход бпока управлени  подключены соответственно к стробирующему входу, входу сброса и первому выходу бпока сравнени , вход
    пуска бпока управлени   вл етс  входом пуска устройства, первый и второй информационные входы и управл ющий вход блока индикации соединены соответственно с вторым и третьим вводами блока сраанени  и седьмым выходом блока управлени , а второй информационный вход блока сравнени   вл етс  входом устройства дл  подключен1 1  к выходу диагностируемого блока
    2 Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок управлени  содержит счетчик , реги то адреса, триггер пуска, генератор тактовых имп/льго, кольцевой ре истр, трш гер считывани  команды, одновибратор , элемент ИЛИ и дешифратор кон- цл диагностировани , вход которого  вл с сч входом операции блока, первый вход, элемента ИЛИ и синлрогход регистра адреса образуют синхоивход блока, установо шый вход триггера пуска  вл етс  входом пуска блока, выхпц дешифратора конца диагностировани  соединен г, вторым входом элемента ИЛИ и седьмым выходом блока , выход элемента ИЛИ подключен к входу
    сброса триггера пуска, выход которого соединен с входами однооибратора и генератора тактовых импульсов, выход которого подключен к синхровходу кольцевого регистра , выход одновибратора соединен с вхо0 дом записи счегчика адреса и шестым выходом блока, выход регистра адреса подключен к информационному входу счетчика адреса, выход которого соединен с информационным входом регистра адреса и пер5 вым вчходом блока, выходы кольцевого регистра с первого по седьмой подключены соогветС|венно к информационному входу этого же регистра, счетному входу счетчика адреса, входу сброса триггера считывани 
    0 команды, второму выходу блока, установочному вхоау триггера считывани  команды, четвертому si п тому выходам блока, а выход триггера считывани  команды  вл етс  третьим выходом блока.
    Фиг. 1
    Фиг.2
    39
    I
    30
    J4
    Фиг.З
    28
    43
    Фиг. U
    40
    41
    Фиг. 5
SU884616232A 1988-12-07 1988-12-07 Устройство дл диагностики цифровых блоков SU1674129A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884616232A SU1674129A1 (ru) 1988-12-07 1988-12-07 Устройство дл диагностики цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884616232A SU1674129A1 (ru) 1988-12-07 1988-12-07 Устройство дл диагностики цифровых блоков

Publications (1)

Publication Number Publication Date
SU1674129A1 true SU1674129A1 (ru) 1991-08-30

Family

ID=21413390

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884616232A SU1674129A1 (ru) 1988-12-07 1988-12-07 Устройство дл диагностики цифровых блоков

Country Status (1)

Country Link
SU (1) SU1674129A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 627479, кл. G 06 F 11/00, 1978. Авторское свидетельство СССР Nfc 607218, кл. G 06 F 11/00, 1978. *

Similar Documents

Publication Publication Date Title
JPS5983254A (ja) ウオツチドツグタイマ
SU1674129A1 (ru) Устройство дл диагностики цифровых блоков
SU1365082A1 (ru) Микропрограммное устройство управлени с контролем
SU1539782A2 (ru) Устройство дл тестового контрол цифровых блоков
SU940159A1 (ru) Микропрограммное устройство управлени с контролем
SU1381513A1 (ru) Устройство дл контрол выводов больших интегральных схем
SU1238164A1 (ru) Многоканальное устройство дл контрол пам ти
SU1683018A1 (ru) Устройство дл контрол обмена информацией
SU1495801A1 (ru) Устройство дл контрол дешифратора
SU840817A1 (ru) Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи
SU1501064A1 (ru) Устройство дл контрол последовательностей импульсов
SU1179348A1 (ru) Устройство дл автоматического контрол блоков
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем
SU381113A1 (ru) Устройство для испытания контактов реле на срок службы
SU1614001A1 (ru) Устройство дл диагностировани релейно-контактных схем
SU1290333A1 (ru) Устройство дл контрол цифровых блоков
SU637819A1 (ru) Устройство дл диагностировани аппаратуры передачи данных
SU1383361A1 (ru) Устройство дл контрол логического блока
SU1386998A1 (ru) Устройство дл контрол логических блоков
SU1267415A1 (ru) Микропрограммное устройство управлени
SU1262504A1 (ru) Устройство дл контрол цифровых блоков
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU1100766A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи