SU1575207A1 - Устройство дл контрол неисправности объекта - Google Patents

Устройство дл контрол неисправности объекта Download PDF

Info

Publication number
SU1575207A1
SU1575207A1 SU884471927A SU4471927A SU1575207A1 SU 1575207 A1 SU1575207 A1 SU 1575207A1 SU 884471927 A SU884471927 A SU 884471927A SU 4471927 A SU4471927 A SU 4471927A SU 1575207 A1 SU1575207 A1 SU 1575207A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code
output
block
counter
registers
Prior art date
Application number
SU884471927A
Other languages
English (en)
Inventor
Юрий Викторович Красников
Александр Маркович Науменко
Григорий Александрович Черепащук
Original Assignee
Харьковский авиационный институт им.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский авиационный институт им.Н.Е.Жуковского filed Critical Харьковский авиационный институт им.Н.Е.Жуковского
Priority to SU884471927A priority Critical patent/SU1575207A1/ru
Application granted granted Critical
Publication of SU1575207A1 publication Critical patent/SU1575207A1/ru

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

Изобретение относитс  к испытательной технике, а именно к устройствам дл  контрол  неисправности объекта, и может быть использовано дл  диагностировани  целостности конструкций при исследовании их долговременной прочности. Цель изобретени  - повышение достоверности контрол  объекта испытаний. Контроль обеспечиваетс  путем подачи последовательности сигналов с датчиков неисправностей и выделени  кодов отказов устройства. Обработка последовательности сработавших датчиков возможна за счет записи кода срабатывани  в блок пам ти 17. 1 ил.

Description

Изобретение относитс  к испытательной технике и может быть использовано дл  диагностировани  целостности конструкций, например, авиационных , автомобильных и т.п. при ислледовании их долговременной прочности .
Цель изобретени  - повышение достоверности контрол .
На чертеже представлена функциональна  схема предлагаемого устройства .
Устройство содержит датчики 1 неисправностей (от 1, до 1П), формирователи 2 (от 2$ до 2„) импульсов n-входовой элемент ИЛИ 3, первый блок параллельно-последовательных сдвиговых регистров 4, второй блок параллельно-последовательных сдвиговых регистров 5, коммутаторы 6-8, мультиплексор 9,реверси  гй с ет чик 10, элемент ИЛИ 11, генератор 12 тактовых импульсов, двухвходовый элемент И 13, счетчики 14 и 15, де- шифратгр 16, блок 17 регистров, блок 18 индикации.
Устройство работает следующим образом .
При исследовании долговременной прочности объекта формирователи 21 импульсов контролируют замкнутое состо ние датчиков путем определени  наличи  нулевого потенциала датчика относительно общей шины. В случае возникновени  неисправности, например трещины, происходит размыкание датчиков 1. В момент размыкани  датчика на его выходе скачкообразно измен етс  напр жение, в результате чего на выходе соответствующего формировател  импульса по вл етс  короткий импульс напр жени .
ел i ел ю
Пример. Происходит срабатывание датчиков с номерами 1, 17 и 43 в момент времени, соответствующий 10-му циклу нагружени  конструк- ции, а затем срабатывает датчик с номером 3 при цикле 12. В момент срабатывани  датчиков на выходах формирователей 2 ,,,2 п и 24Эимпульсов по вл ютс  импульсы напр жени , кото- рые поступают на входы элемента ИЛИ 3 и входы блока регистров 4. В первый параллельный регистр блока параллельно-последовательных регистров 4 в  чейки с номерами 1, 17 происходит запись логической 1 по фронту импульса на выходе элемента ИЛИ 3. Одновременно в первый параллельный регистр блока регистров 5 происходит запись кода номера, цик- лов, который поступает на вход блока 5 регистров из системы управлени  нагружением. Реверсивный счетчик 10 срабатывает и на своих выходах t формирует код, соответствующий количест- ву импульсов на выходе элемента ИЛИ 3, т.е. единице. Коммутатор 6 подключает выходы первого параллельного регистра блока регистров 5 к входам мультиплексора 9, а коммутатор 7 подключает выходы первого параллельного регистра блока регистров 5 к вторым информационным входам блока 17. Одновременно код с выхода реверсивного счетчика 10 поступает на входы элемента ИЛИ 11 и на его выходе по вл етс  уровень логической 1, который устанавливаетс  на втором входе элемента И 13. ИМПУЛЬСЫ от генератора тактовых импульсов начинают поступать на вход счетчика 15, на выходах которого формируетс  код, подающийс  на управл ющие входы мультиплексора 9. Мультиплексор 9 начинает поочередно подсоедин ть свои входы к входу счетчика 14 и к управл ющему входу блока 17. При опросе мультиплексором 9  чейки регистра 4, подсоединенной через коммутатор 6, в которой записана единица, на его выходе по вл етс  положительный импульс, срабатывает счетчик 14, который на своих выходах формирует код адреса датчика в запоминающем устройстве . По фронту импульса на выходе мультиплексора 9 происходит запись в
блок 17 кода номера сработавшего датчика , который формируетс  счетчиком 15 и соответствует коду номера  чейки, при опросе которой на выходе
Q 5 0 5 5
0
5
0
5
0
мультиплексора по вл етс  импульс кода номера цикла, сформированного на выходе коммутатора 7 по адресу, сформированному счетчиком 14. Таким образом в блок 17 по адресу 1 записываетс  код номера цикла 10 и номер датчика 1 по адресу 2 код номера цикла 10 и номер датчика 17, по адресу 3 код номера цикла 10 и номер датчика 43. Когда код на выходе счетчика 15 достигает значени , равного максимальному числу датчика , а соответственно и входов мультиплексора 9f срабатывает дешифратор 16, на его выходе по вл етс  перепад напр жени , который по установленному входу счетчика 15 устанавливает его в исходное, нулевое состо ние , по вычитающему входу реверсивного счетчика 10 устанавливает счетчик 10 в состо ние, когда код на его выходе становитс  меньше на единицу (в случае примера он станет равным нулю). При равенстве нулю кода на выходе реверсивного счетчика на выходе элемента ИЛИ 11 устанавливаетс  логический О и элемент И 14 перестает пропускать импульсы от генератора 12 к счетчику 15. Если срабатывание следующего датчика или серии датчиков происходит в момент времени, когда обработка предыдущих еще не закончилась , потери информации не происходит . Информаци , записанна  в  чейки первого параллельного регистра блоков регистров 4 и 5, сдвигаетс  вправо в следующий параллельный регистр, а в первый регистр записываетс  последн   информаци . Одновременно код на выходе реверсивного счетчика увеличиваетс  на единицу и коммутаторы 6 и 7 подключают свои входы к выходам вторых параллельных регистров блоков регистров 4 и 5 и обработка информации продолжаетс . После обработки содержимого вторых параллельных регистров код на выходе реверсивного счетчика 10 уменьшаетс  на единицу, коммутаторы 6 и 7 выдают на свои выходы содержимое первых параллельных регистров блоков регистров 4 и 5. Цикл обработки повтор етс  и содержимое их записываетс  в блок 17. Так записываетс  по адресу 4 код номера цикла 12 и код номера датчика 3.

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  неисправности объекта, содержащее п датчиков
    ЬФМ
SU884471927A 1988-06-14 1988-06-14 Устройство дл контрол неисправности объекта SU1575207A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884471927A SU1575207A1 (ru) 1988-06-14 1988-06-14 Устройство дл контрол неисправности объекта

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884471927A SU1575207A1 (ru) 1988-06-14 1988-06-14 Устройство дл контрол неисправности объекта

Publications (1)

Publication Number Publication Date
SU1575207A1 true SU1575207A1 (ru) 1990-06-30

Family

ID=21394646

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884471927A SU1575207A1 (ru) 1988-06-14 1988-06-14 Устройство дл контрол неисправности объекта

Country Status (1)

Country Link
SU (1) SU1575207A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1416995, кл. G Об F 11/26, 1986. Авторское свидетельство СССР W 1425720, кл. G 06 F 15/46, 1987. *

Similar Documents

Publication Publication Date Title
US4139818A (en) Circuit means for collecting operational errors in IC chips and for identifying and storing the locations thereof
SU1575207A1 (ru) Устройство дл контрол неисправности объекта
SU834771A1 (ru) Запоминающее устройство с само-КОНТРОлЕМ
SU762014A1 (ru) Устройство для диагностики неисправностей цифровых узлов 1
SU1691842A1 (ru) Устройство тестового контрол
SU840817A1 (ru) Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи
SU1010651A1 (ru) Запоминающее устройство с самоконтролем
SU579658A1 (ru) Устройство дл контрол блоков пам ти
SU1705875A1 (ru) Устройство дл контрол оперативной пам ти
SU1511749A1 (ru) Устройство дл контрол мультиплексоров
SU1043668A1 (ru) Устройство дл контрол счетчиков импульсов
SU451083A1 (ru) Устройство дл контрол функциональных элементов дискретных систем
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU811315A1 (ru) Устройство дл индикации
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU1656540A1 (ru) Устройство дл тестировани цифровых блоков
SU1128267A1 (ru) Устройство дл контрол цифровых блоков
SU1436114A1 (ru) Устройство дл распознавани отказов
SU1667242A2 (ru) Устройство контрол исправности счетчика
SU1051728A1 (ru) Устройство проверки счетчиков
SU1474681A2 (ru) Устройство дл диагностики неисправностей технических объектов
SU1499350A1 (ru) Устройство дл анализа состо ний логических схем
SU1148009A1 (ru) Устройство дл контрол цифровых блоков
SU1179348A1 (ru) Устройство дл автоматического контрол блоков