SU826357A1 - Устройство для контроля логических блоков 1 - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для автоматической проверки функционирования логических блоков технических средств цифровой вычислительной техники ,

Известно устройство для обнаружения неисправностей цифровых систем, содержащее блок сравнения, блок памяти тестов, сумматор, соединенный входом через элементы И, ИЛИ и коммутатор с выходами контролируемого логического блока •и.

Недостатком этого устройства является низкое быстродействие в режиме попучения контрольных сумм вследствие отсуг- | ствия возможности задания каждого последующего слова контролирующего теста до момента окончания срабатывания контролируемого логического блока и сумма- _м тара на предыдущем слове.

Наиболее близким техническим решением к предлагаемому является устройство для контроля логических блоков, содержащее блок индикации, формирователь импульсов, соединенный первым выходом с первым входом накапливающего сумматора, вторым выходом — со входом генератора тестов, выходы которого соединены со входами контролируемого логического блока [2].

Это устройство обеспечивает получение контрольных сумм с выходов контролируемого логического блока, суммируя выходные двоичные коды на всех возможных входных словах теста.

Недостатком его является низкое быстродействие вследствие необходимости полного перебора всех возможных входных тестовых наборов для каждого типа контролируемого логического*блока независимо от числа его входов и вследствие отсутствия возможности задания каждого последующего слова контролирующего теста до момента окончания срабатывания контролируемого логического блока по всем выходам и срабатывания накапливающего сумматора.

828887

Цель изобретения — повышение быстродействия устройства.

Поставленная цель постигается тем, что в устройство для контроля логических блоков, содержащее блок индикации, фор- 5 мирователь импульсов, соединенный первым) выходом с первым входим накапливающего сумматора, вторым выходом - со входом генератора тестов, выходы которого соединены со входами Контролируемого логического/1 о блока, введены задатчик номера теста, элемент И, регистр, и блик сравнения, соединенный первыми входами с выходами задатчика номера теста, вторыми входами - с выходами генератора тесте® 15 выходами - со входами элемента И, соединенного выходом со входом формирователя импульсов, третий выход которого соединен с первым входом регистра, соединенного вторыми входами с выходами 20 контролируемого логического блока, выходами - со вторыми входами накапливающего сумматора, выходы которого соединены со входами блока индикации.

На чертеже представлена блок-схема 25 устройства.

Устройство содержит контролируемый логический блок< 1, формирователь 2 импульсов, включающий задающий генератор' 3, элементы 4 запрета и 5 задержки, зо генератор 6 тестов, блок 7 сравнения, задатчик 8 номера теста, элемент И 9, регистр 10, накапливающий сумматор 11 и блок 12 индикации.

Устройство работает следующим обра- 35 зом. Задающий генератор 3 вырабатывает тактовую частоту, которая через элемент 4 поступает на выход формирователя 2 и на вход генератора 6 тестов. до

Генератор 6 тестов, выполненный, например, на двоичном счетчике, вырабатывает на выходах последовательно во времени возрастающие на единицу тестовые наборы, которые поступают на входы 45 контролируемого логического блока 1. Генератор 3 обнуляет регистр 10 перед подачей каждого последующего тестового набора на входы блока 1 с генератора 6,

Получающиеся в результате подачи каждого слова теста выходные логические' сигналы блока 1 поступают на входы регистра 10, где хранятся до момента подачи каждого следующего слова теста. Сумматор 11 суммирует даоичные коды, поступающие с выходов регистра 10, и выдает их для индикации в блок 12. Задатчик 8 задает на входы блока 7 двоич ный код, соответствующий слову теста, на котором прохождение тест-программы должно быть прекращено, например двоичный код счетчика генератора 6. Блок 7 сравнения поразрядно сравнивает заданные с задатчика 8 и генератора 6 двоичные коды и выдает на каждом из выходов сигнал поразрядного совпадения. Элемент И 9 фиксирует совпадение всех разрядов сравниваемых блоком 7 кодов, выдает запрещающий сигнал на вход формирователя 2 и перекрывает таким образом элемент 4, запрещая, дальнейшее прохождение тест» программы.

Элемент 5 обеспечивает задержку срабатывания сумматора 11 на величину /задержки срабатывания наиболее медлен·» ной логической цепи блока 1.

Контрольные суммы, получаемые с выходов сумматора 11, используются для контроля и диагностики неисправонстей блока 1 методом их сравнения с контрольными суммами, заданными в технической документации на блок 1.

Таким образом, введение регистра 10 позволяет подавать каждое последующее слово теста после срабатывания блока 1, не дожидаясь срабатывания сумматора 11, а введение блока -7, задатчика 8 и элемента И 9 не производить, например, перебор полного числа комбинаций счетчика в генераторе 6 в том случае, если число разрядов счетчика больше, чем число входов блока 1, что существенно повышает быстродействие устройства.

Claims (2)

1. (54) УСТРОЙСТВО ДЛЯ КСЖТРОЛЯ ЛОгаЧЕСКИХ БЛОКОВ Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  логических блоков, содержащее блок индикации, формирователь импульсов, соединенный первыМ :выходом с первым входим накапливающего сумматора, вторым выходом - со входом генератора тестов, выходы которого соединены со входами Контролируемого логического блока, введены задатчик номера терта, элемент И, регистр, и блик сравнени , соединенный первыми входами с выходами задатчика номера теста, BTOpHNw входами - с выходами генератора тестов выходами - со входами элемента И, соединенного выходом со входом формировател  импульсов, третий выход которого соединен с первым входом регистра, соединенного вторыми входами с выходами контролируемого логического блока, выходами - со вторыми входами накапливаю щего сумматора, выходы которого соединены со входами блока индикации. На чертеже представлена блок-схема устройства. Устройство содержит контролируемый логический блок 1, формирователь 2 импульсов , включающий задающий генератор 3, элементы 4 запрета и 5 задержки, генератор 6 тестов, блок 7 сравнени , задатчик 8 номера теста, элемент И 9, регистр 10, накапливающий сумматор 11 и блок 12 индикации. Устройство работает следующим образом .. Задающий генератор 3 вырабатывает тактовую частоту, котора  через апемеат 4 поступает на выход фсрмирсвател  2 и на вход генератора 6 тестов. Генератор 6 тестов, выполненный, . например, на двоичном счетчике, вьфаба тьтает на выходах последовательно во времени возрастающие на едннипу тестовые , которые поступают на входы контролируемого логического блока 1. Генератор 3 обнул ет регистр 10 подачей каждого последующего тестового набор на входы блока 1 с генератора 6 Получающиес  в результате подачи каждого слова теста выходные логически сигналы блока I посчупают на входы регистра 10, где хран тс  до момента подачи каждого следующего слова теста. Сумматор 11 суммирует двоичные коды, поступающие с выходов регистра 10, и выдает их дл  индикации в блок 12. Задатчик 8 задает на входы блока 7 двоич ый код, соответствующий слову теста, а котором прохождение тест-программы ojracHO быть прекращено, например двоичый код счетчика генератора 6. Блок 7 равнени  поразр дно сравнивает заданные задатчика 8 и генератора 6 двоичные оды и выдает на каждом из выходов игнал поразрйдаого ссжпадени . Элемент 9 фиксирует совпадение всех разр дов сравниваемых блоком 7 кодов, выдает запрещающий сигнал на вход формировател  2 и перекрывает таким образом 4, запреща , дальнейшее прохождение тёст программы. Элемент 5 об«;печивает задержку срабатьюани  сумматора 11 на величину задержки срабатывани  наиболее медлен- ной логической цепи блока 1. Контрольные суммы, получаемые с выходов сумматсфа II, используютс  дл  контрол  и диагностики неисправонстей блока I метопом их сравнени  с контрольными суммами, заданными в технической {кжументации на блок 1. Таким образом, введение регистра 1О позвол ет подавать каждое последующее слово теста после срабатывани  блока 1, не дожида сь срабатывани  сумматора 11, а введение блока -7, за датчик а 8 и элемента И 9 не производить, например, перебор полного числа комбинаций счетчика в генераторе б в том случае, если число разр дов счетчика больше, чем число входов блока I, что существенно повышает бьютродействие устройства. Формула изобретени  Устройство, дл  контрол  логических блоков, содержащее блок индикации, фс мироваталь импульсов, соединенный первым выходом с первым входом нд сапливак цего сумматора, втфым выходом со входом генератора тестов, выходы которого соединены со входами контроли- руемого логического блока, отличаюш е е с   тем, что, с целью повышени  быстродействи  устройства, в него введены задатш1К номера теста, элемент И, регистр и блок сравнени , соединенный первыми входами с выходами заратчика номера теста, вторыми входами - с выхоиами генератфа тестов, выходами - со входами элемента И, соединенного выходом со входом формирсвател  импульсов, третий выход которого соединен с первым входом регистра, соединенного вторыми

   58263576

   вхооами с выхооамй контролируемого ло- .t. Авторское свваетельство СССР

   гического блока, выходами - со вторыми М« 561965, кл, ;Q06P ll/OO, 1977, вхооами накапливакшего сумматора, выхооы которого соеоинены со входами бло

   ка индикации.
2. 2. Авторское.свиоетепьство СССР

   Источники информации,Nf 558266, кп, G 058 23/02. 1977

   1фнн51тые во внимание гфи экспертизе(гфототип).

   (

   f -6

   J

   44

   k