JP4591961B2 - 1線式データ通信方式における通信装置 - Google Patents
1線式データ通信方式における通信装置 Download PDFInfo
- Publication number
- JP4591961B2 JP4591961B2 JP2005217096A JP2005217096A JP4591961B2 JP 4591961 B2 JP4591961 B2 JP 4591961B2 JP 2005217096 A JP2005217096 A JP 2005217096A JP 2005217096 A JP2005217096 A JP 2005217096A JP 4591961 B2 JP4591961 B2 JP 4591961B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- upper limit
- pulse
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 256
- 230000005540 biological transmission Effects 0.000 claims description 39
- 230000001360 synchronised effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が規定上限値に達するまではクロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する計数手段と、
前記計数値が前記規定上限値に達するまでの期間において受信するデータパルスの有無に応じてデータ値判別を行うデータ値判別手段とを備えた構成とされている。
1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、前記クロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値を保持し、前記規定上限値より小さい計数設定値に達したあとで前記規定上限値に達するまでの期間において受信パルスがあったときは前記計数値を初期化する計数手段と、
前記計数値が前記計数設定値に達するまでの期間において受信するデータパルスの有無に応じてデータ値判別を行い、前記計数値の初期化後に受信するデータパルスがないまま前記計数値が前記規定上限値に達したときは通信を停止する制御を行うデータ値判別手段とを備えた構成とされている。
1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、規定上限値に達する前は受信パルスがあるまでは前記クロックの計数を継続し、前記受信パルスがあったときは前記計数値を初期化し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまでその規定上限値を保持する第1の計数手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が前記規定上限値に達するまでは前記クロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から前記一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する第2の計数手段と、
前記第2の計数手段による計数値が前記規定上限値に達したときに、前記第2の計数手段による計数値から前記第1の計数手段による計数値を減算し、その結果を通信データ値として判別するデータ値判別手段とを備えた構成とされている。ここで、第1の計数手段は、受信パルスがあれば、そのタイミングを問わず、すなわち、データパルスであるか通信基準パルスであるかにかかわりなく、計数値を初期化するようになっている。
1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、規定上限値に達する前は受信パルスがあるまでは前記クロックの計数を継続し、前記受信パルスがあったときは前記計数値を初期化し、前記規定上限値に達したあとは次の受信パルスがあるまでその規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する計数手段と、
前記計数手段による計数値が初期化されてから一定時間にわたって活性化される一定パルス幅信号を出力するワンショット手段と、
前記ワンショット手段による前記一定パルス幅信号が非活性状態において前記計数手段による計数値を前記規定上限値と比較し、その比較結果に応じてデータ値を判別するデータ値判別手段とを備えた構成とされている。ここで、計数手段は、受信パルスがあれば、そのタイミングを問わず、すなわち、データパルスであるか通信基準パルスであるかにかかわりなく、計数値を初期化するようになっている。ここで、ワンショット手段による一定パルス幅信号が活性状態にあるときの受信パルスがデータパルスであるとし、一定パルス幅信号が非活性状態にあるときの受信パルスが通信基準パルスであるとすることに相当している。
1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が規定上限値に達するまではクロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する第1の計数手段と、
前記第1の計数手段による計数値の初期化に伴って初期化され、初期化されてから前記第1の計数手段において前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまでに入力した受信パルスの数を受信パルス数として計数する第2の計数手段と、
計数設定値を記憶する記憶手段と、
前記第2の計数手段による受信パルス数を前記記憶手段に記憶されている計数設定値と比較し、その比較結果に基づいて通信データ値を判別するデータ値判別手段とを備えた構成とされている。
図1(a)は、本発明の実施の形態1における1線式データ通信方式の概略構成を示すブロック図である。質問器1と応答器2は1本の通信線3で接続されている。応答器2は、クロックCLKを発生するクロック発生手段11と、クロック発生手段11のクロックCLKを計数するもので、初期化後、計数値Nsが規定上限値(ここでは一例として「8」であるとする。)に達するまではクロックCLKの計数を継続し、規定上限値「8」に達したあとは、質問器1から通信線2を介して次の受信パルスがあるまでその規定上限値「8」を保持し、規定上限値「8」に達したあとに受信パルスがあったときにクロックCLKの立ち上がりエッジで計数値を初期化する計数手段12と、計数値Nsが規定上限値「8」に達するまでの期間において、クロックCLKの立ち上がりエッジでの受信パルスを検出し、受信パルスの有無に応じてデータ値判別を行い、判別データ値Rを通信データとして記憶するデータ値判別手段13と、計数手段12からの計数値Nsが規定上限値「8」に達するまでの期間において、受信パルス(データパルスPd)があったときの計数値Nsを計数設定値Ndoとして登録し、短いパルス間隔に対応したデータ値(例えばデータ“0”)のデータ送信時に計数値Nsが計数設定値Ndoに達したときに送信信号DOの電位を固定値の“H”レベルから“L”レベルに可変し、長いパルス間隔に対応したデータ値(例えばデータ“1”)のデータ送信時に計数値Nsが計数設定値Ndoに達したときに送信信号DOの電位を固定値の“H”レベルに保持して送信信号DOを形成する出力手段14とを備えている。
本発明の実施の形態2においては、実施の形態1の場合の図1(a)の構成が援用される。図2(a)は、実施の形態2におけるデータ受信時の動作を示すタイミングチャートである。計数手段12は、計数値Nsが規定上限値「8」に達したのちの受信パルス(通信基準パルスPs)によって計数値Nsが初期化されるが、本実施の形態においては、この初期化のタイミングがクロックCLKに対して非同期となっている。すなわち、受信パルス(通信基準パルスPs)があれば直ちに計数値Nsを初期化する。データ値判別手段13は、計数値Nsが規定上限値「8」に達するまでの期間において、受信パルスがあれば、それをデータパルスPdであると認識し、クロック発生手段11により発生されるクロックCLKに対して非同期に、データ値判別を行う。すなわち、受信パルス(データパルスPd)があれば直ちに判別データ値Rを"0"とする。
本発明の実施の形態3においては、実施の形態1の場合の図1(a)の構成が援用される。図2(c)は、実施の形態3におけるデータ送受信時の動作を示すタイミングチャートである。送受信信号DI/DOが示されている。
図3(a)は、本発明の実施の形態4における1線式データ通信方式の概略構成を示すブロック図である。本実施の形態においては、実施の形態1の構成において、応答器2がさらに、規定上限値Nmaxを記憶する記憶手段(不揮発性メモリ)15を備えている。なお、出力手段14は図示を省略している。その他の構成については、実施の形態1と同様であるので同一部分に同一符号を付すにとどめ、説明を省略する。
図4(a)は、本発明の実施の形態5における1線式データ通信方式の概略構成を示すブロック図である。質問器1に対して1本の通信線3を介して接続された応答器2は、クロック発生手段11、計数手段12およびデータ値判別手段13を備えている。計数手段12は、受信信号DIのパルス間隔に対応したクロックCLK数を計数値Nsとして計数する。データ値判別手段13は、計数値Nsが計数設定値Nrより小さいとき、受信パルスの有無を通信データとして記憶する。なお、出力手段14は図示を省略している。その他の構成については、実施の形態1と同様であるので、説明を省略する。
図5(a)は、本発明の実施の形態6における1線式データ通信方式の概略構成を示すブロック図である。質問器1に対して1本の通信線3を介して接続された応答器2は、クロック発生手段11、第1の計数手段12a、第2の計数手段12bおよびデータ値判別手段13を備えている。
図6(a)は、本発明の実施の形態7における1線式データ通信方式の概略構成を示すブロック図である。質問器1と応答器2は1本の通信線3で接続されている。応答器2は、クロック発生手段11、計数手段12、データ値判別手段13およびワンショット手段16を備えている。
計数手段12による計数値Nsは、データ値判別手段13とワンショット手段16に与えられる。
図7(a)は、本発明の実施の形態8における1線式データ通信方式の概略構成を示すブロック図である。質問器1と応答器2は1本の通信線3で接続されている。応答器2は、クロック発生手段11、第1の計数手段12a、第2の計数手段12b、データ値判別手段13および記憶手段(不揮発性メモリ)15を備えている。
2 応答器(通信装置)
3 通信線
11 クロック発生手段
12 計数手段
12a 第1の計数手段
12b 第2の計数手段
13 データ値判別手段
14 出力手段
15 記憶手段(不揮発性メモリ)
16 ワンショット手段
C 比較結果
CLK クロック
DI 受信信号
DO 送信信号
Dn 計数設定値
Ns,Nd 計数値
Ndi 受信信号のパルス間隔に対応したクロック数
Ndo 送信信号のパルス間隔を決定する計数値
Nmax(Nm ) 規定上限値
Nr 計数設定値
Np 受信パルス数
Nc 判定値
Ps 通信基準パルス
Pd データパルス
R 判別データ値
S 一定パルス幅信号
Claims (9)
- 1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が規定上限値に達するまではクロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する計数手段と、
前記計数値が前記規定上限値に達するまでの期間において受信するデータパルスの有無に応じてデータ値判別を行うデータ値判別手段とを備えた1線式データ通信方式における通信装置。 - 前記計数手段は、前記規定上限値に達したあとに前記受信パルスがあったときの計数値の初期化を前記クロックに同期して行う請求項1に記載の通信装置。
- 前記計数手段は、前記規定上限値に達したあとに前記受信パルスがあったときの計数値の初期化を前記クロックに対して非同期で行う請求項1に記載の通信装置。
- データ受信時に、前記計数値が前記規定上限値に達するまでの期間において、データパルスの受信があったときの前記計数値を計数設定値として登録し、前記データパルスの受信があったときに対応したデータ値のデータ送信時に前記計数値が前記計数設定値に達したときに送信信号の電位を固定値から変化させ、前記データパルスの受信がなかったときに対応したデータ値のデータ送信時に前記計数値が前記計数設定値に達したときに送信信号の電位を固定値に保持して送信信号を形成する出力手段をさらに備えた請求項1に記載の通信装置。
- さらに、前記規定上限値を記憶する記憶手段を備え、前記計数手段および前記データ値判別手段における前記規定上限値を前記記憶手段から読み出して設定するように構成されている請求項1から請求項4までのいずれかに記載の通信装置。
- 1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、前記クロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値を保持し、前記規定上限値より小さい計数設定値に達したあとで前記規定上限値に達するまでの期間において受信パルスがあったときは前記計数値を初期化する計数手段と、
前記計数値が前記計数設定値に達するまでの期間において受信するデータパルスの有無に応じてデータ値判別を行い、前記計数値の初期化後に受信するデータパルスがないまま前記計数値が前記規定上限値に達したときは通信を停止する制御を行うデータ値判別手段とを備えた1線式データ通信方式における通信装置。 - 1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、規定上限値に達する前は受信パルスがあるまでは前記クロックの計数を継続し、前記受信パルスがあったときは前記計数値を初期化し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまでその規定上限値を保持する第1の計数手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が前記規定上限値に達するまでは前記クロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から前記一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する第2の計数手段と、
前記第2の計数手段による計数値が前記規定上限値に達したときに、前記第2の計数手段による計数値から前記第1の計数手段による計数値を減算し、その結果を通信データ値として判別するデータ値判別手段とを備えた1線式データ通信方式における通信装置。 - 1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、規定上限値に達する前は受信パルスがあるまでは前記クロックの計数を継続し、前記受信パルスがあったときは前記計数値を初期化し、前記規定上限値に達したあとは次の受信パルスがあるまでその規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する計数手段と、
前記計数手段による計数値が初期化されてから一定時間にわたって活性化される一定パルス幅信号を出力するワンショット手段と、
前記ワンショット手段による前記一定パルス幅信号が非活性状態において前記計数手段による計数値を前記規定上限値と比較し、その比較結果に応じてデータ値を判別するデータ値判別手段とを備えた1線式データ通信方式における通信装置。 - 1本の通信線を介してデータ通信を行う1線式データ通信方式における通信装置であって、
クロックを発生するクロック発生手段と、
前記クロック発生手段のクロックを計数するもので、初期化後、計数値が規定上限値に達するまではクロックの計数を継続し、前記規定上限値に達したあとは前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまで前記規定上限値を保持し、前記規定上限値に達したあとに受信パルスがあったときに前記計数値を初期化する第1の計数手段と、
前記第1の計数手段による計数値の初期化に伴って初期化され、初期化されてから前記第1の計数手段において前記規定上限値に達した時点から一定期間後に受信する受信パルスがあるまでに入力した受信パルスの数を受信パルス数として計数する第2の計数手段と、
計数設定値を記憶する記憶手段と、
前記第2の計数手段による受信パルス数を前記記憶手段に記憶されている計数設定値と比較し、その比較結果に基づいて通信データ値を判別するデータ値判別手段とを備えた1線式データ通信方式における通信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217096A JP4591961B2 (ja) | 2005-07-27 | 2005-07-27 | 1線式データ通信方式における通信装置 |
US11/996,888 US8031822B2 (en) | 2005-07-27 | 2006-07-25 | Communication apparatus |
PCT/JP2006/314648 WO2007013443A1 (ja) | 2005-07-27 | 2006-07-25 | 通信装置 |
EP06781560A EP1909444A4 (en) | 2005-07-27 | 2006-07-25 | COMMUNICATION DEVICE |
CN2006800267957A CN101228753B (zh) | 2005-07-27 | 2006-07-25 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217096A JP4591961B2 (ja) | 2005-07-27 | 2005-07-27 | 1線式データ通信方式における通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036671A JP2007036671A (ja) | 2007-02-08 |
JP4591961B2 true JP4591961B2 (ja) | 2010-12-01 |
Family
ID=37683339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005217096A Active JP4591961B2 (ja) | 2005-07-27 | 2005-07-27 | 1線式データ通信方式における通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8031822B2 (ja) |
EP (1) | EP1909444A4 (ja) |
JP (1) | JP4591961B2 (ja) |
CN (1) | CN101228753B (ja) |
WO (1) | WO2007013443A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101707042B (zh) * | 2009-07-20 | 2012-09-26 | 深圳市天微电子有限公司 | 用于单线级联数据通讯的编码和数据存储再生转发方法 |
CN102129838B (zh) * | 2011-04-28 | 2013-01-23 | 深圳市天微电子有限公司 | Led显示数据的处理方法及装置 |
CN115189763B (zh) * | 2022-07-12 | 2023-12-01 | 安徽问天量子科技股份有限公司 | 基于tdc的量子脉冲截取方法及量子密钥分发系统 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2757371B2 (ja) * | 1988-05-09 | 1998-05-25 | ソニー株式会社 | ビデオテープレコーダ |
JPH0265318A (ja) * | 1988-08-31 | 1990-03-06 | Nippon Telegr & Teleph Corp <Ntt> | 信号送受信装置 |
US5336874A (en) * | 1991-02-22 | 1994-08-09 | Alps Electric Co., Ltd. | Bar code reader with error detection and decode control |
JP3329088B2 (ja) * | 1994-02-16 | 2002-09-30 | 株式会社デンソー | パルス発生装置,周波数可変発振装置及びpll装置 |
US5577071A (en) * | 1994-02-25 | 1996-11-19 | Motorola, Inc. | Method for and apparatus to extract a frequency reference, a time reference and data from a single information system |
US6205182B1 (en) * | 1998-02-25 | 2001-03-20 | Cisco Technology, Inc. | Encoding a clock signal and a data signal into a single signal for distribution in a signal forwarding device |
DE10061235A1 (de) * | 2000-12-08 | 2002-06-27 | Infineon Technologies Ag | Filter |
JP2003047280A (ja) * | 2001-07-27 | 2003-02-14 | Mitsubishi Electric Corp | モータ駆動騒音低減装置およびモータ駆動騒音低減信号の作成方法 |
US6466058B1 (en) * | 2001-12-10 | 2002-10-15 | Texas Instruments Incorporated | PLL lock detection using a cycle slip detector with clock presence detection |
US7406100B2 (en) * | 2003-05-21 | 2008-07-29 | Atmel Corporation | Bi-directional single wire interface |
US7009913B2 (en) * | 2003-10-06 | 2006-03-07 | Mitsubishi Denki Kabushiki Kaisha | Sequence controller |
CN1642010B (zh) * | 2004-01-01 | 2010-04-28 | 华为技术有限公司 | 时钟锁定和频率偏差的检测装置 |
US7729427B2 (en) * | 2004-02-24 | 2010-06-01 | Intersil Americas Inc. | Pseudo-synchronous one wire bidirectional bus interface |
JP4681830B2 (ja) * | 2004-06-24 | 2011-05-11 | パナソニック株式会社 | Pwm回路およびpwm回路制御方法 |
-
2005
- 2005-07-27 JP JP2005217096A patent/JP4591961B2/ja active Active
-
2006
- 2006-07-25 EP EP06781560A patent/EP1909444A4/en not_active Withdrawn
- 2006-07-25 WO PCT/JP2006/314648 patent/WO2007013443A1/ja active Application Filing
- 2006-07-25 US US11/996,888 patent/US8031822B2/en active Active
- 2006-07-25 CN CN2006800267957A patent/CN101228753B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101228753B (zh) | 2011-05-25 |
CN101228753A (zh) | 2008-07-23 |
WO2007013443A1 (ja) | 2007-02-01 |
EP1909444A1 (en) | 2008-04-09 |
EP1909444A4 (en) | 2011-01-05 |
US8031822B2 (en) | 2011-10-04 |
JP2007036671A (ja) | 2007-02-08 |
US20100142627A1 (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2606062C2 (ru) | Способ и устройство для проверки правильности функционирования последовательной передачи данных | |
US20110163853A1 (en) | Method for Selecting One or More Transponders | |
KR20060111412A (ko) | 전송될 기록 데이터의 인식 시 클록 신호와 스트로브신호간의 위상 관계를 적합화하는 방법 및 반도체 메모리 | |
CN112448874B (zh) | 车载通信装置及其时间同步方法 | |
US7415581B2 (en) | Semiconductor memory chip | |
JP4591961B2 (ja) | 1線式データ通信方式における通信装置 | |
CN108369565B (zh) | 通信装置、通信方法、存储介质、以及通信系统 | |
CN103891194A (zh) | 测量值传输设备 | |
CN106297889B (zh) | 存储器测试系统及其测试方法 | |
US7036037B1 (en) | Multi-bit deskewing of bus signals using a training pattern | |
US7587533B2 (en) | Digital programming interface between a baseband processor and an integrated radio-frequency module | |
US9660617B2 (en) | Semiconductor apparatus | |
US9374096B2 (en) | Semiconductor apparatus and semiconductor system including the same, and method of operating the same | |
US6362671B2 (en) | Device for the regeneration of a clock signal | |
JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
US20120051495A1 (en) | Apparatus for generating control data | |
KR100863533B1 (ko) | 반도체 장치 및 그 구동방법 | |
US6825705B2 (en) | Clock signal generation circuit and audio data processing apparatus | |
JP5383856B2 (ja) | 送信回路 | |
KR100293452B1 (ko) | 비동기 직렬 데이터의 수신장치 | |
JPH08139711A (ja) | 非同期データの受信回路 | |
JPH07250101A (ja) | エラスティックストア回路 | |
KR101040270B1 (ko) | Rs-422 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법 | |
JP4477447B2 (ja) | 通信システム装置及びその通信方法 | |
JP2009118315A (ja) | 通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4591961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |