JP4616370B2 - シリアルデータの劣化検出回路を有する制御回路 - Google Patents

シリアルデータの劣化検出回路を有する制御回路 Download PDF

Info

Publication number
JP4616370B2
JP4616370B2 JP2008159453A JP2008159453A JP4616370B2 JP 4616370 B2 JP4616370 B2 JP 4616370B2 JP 2008159453 A JP2008159453 A JP 2008159453A JP 2008159453 A JP2008159453 A JP 2008159453A JP 4616370 B2 JP4616370 B2 JP 4616370B2
Authority
JP
Japan
Prior art keywords
phase
data
outputs
detection circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008159453A
Other languages
English (en)
Other versions
JP2010004144A (ja
Inventor
一成 青山
邦孝 小槇
真広 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2008159453A priority Critical patent/JP4616370B2/ja
Priority to DE102009023301A priority patent/DE102009023301B4/de
Publication of JP2010004144A publication Critical patent/JP2010004144A/ja
Application granted granted Critical
Publication of JP4616370B2 publication Critical patent/JP4616370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection
    • H04B10/69Electrical arrangements in the receiver
    • H04B10/697Arrangements for reducing noise and distortion

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、受信したシリアルデータの劣化を検出する回路を有する制御機器に関する。
図10は数値制御装置やロボットコントローラとサーボアンプを光ファイバケーブルで接続しデータ通信する状態を示す図である。数値制御装置110とサーボアンプ120あるいはサーボアンプ同士を光ファイバーケーブルによるシリアルバスに接続したモータ制御システムでは、光ファイバーケーブルの折損などにより、光信号が劣化し、それによって光信号として受信したシリアルデータに歪みが発生することがある。歪みが多少あったとしても、受信したシリアルデータをパラレルデータに変換するために使用されるクロック・データ・リカバリー(CDR:Clock Data Recovery、特許文献1等で開示)の追従範囲内であれば正しくデータを受信できるが、歪みがCDRの追従範囲を超えるほど大きくなれば、データエラーが発生する危険がある。このため、予防保守の観点から、実際にエラーが発生する前に、光信号の歪みを検出し、ワーニングを出力する仕組みが望まれている。
しかるに、光通信において、受信した光信号の劣化検出装置に関する先行技術として、特許文献2に開示された技術がある。特許文献2に記載の発明は、光信号の劣化状態を検出することを目的とし、光から電気に変換された信号から抽出した伝送路クロックと基準クロックとを位相比較器で比較し、伝送路クロックと基準クロックの位相のずれの変化量が所定の基準値より大きいとき、光信号の劣化を検出するものであるが、光から電気に変換された信号の位相を直接評価するものではない。このため、特許文献2の発明では、抽出後の伝送路クロックに異常(クロック抜けや周波数変動)が発生して始めて光信号の劣化を検出することができる。しかし、これでは受信した光信号に異常が発生するまで、光信号が劣化したか否かが分からないという問題が生じる。
特開2003−168973号公報(特許請求の範囲の[請求項1]、明細書の段落番号[0034]〜[0045]および図面の[図1]、[図11]参照)。 特開平8−79315号公報(明細書の段落番号[0014]〜[0016]、[0025]および図面の[図1]参照)。
これに対し、本発明は、受信した光信号に異常が発生するまで光信号が劣化したか否かが分からないという問題を解決するためになされたものであり、光信号から電気信号に変換された信号の位相を直接評価することによって、例えばクロック・データ・リカバリー(CDR)から出力されるクロックに異常が発生するより前に光信号の劣化を検出し、予防的に保守することを可能とする制御機器の提供を目的とする。
端的には、本発明は受信した光信号に異常が発生する前に光信号の劣化を検出することを目的とする。
上記目的を達成する本発明による制御機器は、シリアル通信機能を備えた制御機器において、前記シリアル通信機能により受信したシリアルデータの立上りあるいは立下りエッジの位相を検出し、該シリアルデータの立上りあるいは立下りエッジの位相と基準クロックの位相との間の位相差を位相データとして出力する位相検出回路と、前記位相検出回路から出力される前記位相データが予め設定された範囲を超えたか否かを判定し、該位相データが予め設定された範囲を超えたと判定したときワーニングを出力する位相判定回路と、を備えたことを特徴とする。
上記制御機器において、前記基準クロックの位相が前記シリアルデータの立上りあるいは立下りエッジの位相と同一位相になるように追従制御される。
上記制御機器において、前記基準クロックは、前記シリアルデータの転送レートと同一周波数である。
上記制御機器において、前記位相データの移動平均と前記位相データの差を修正位相データとして算出し、該修正位相データを出力する調整回路を備え、前記位相判定回路は前記修正位相データが予め設定された範囲を超えたときワーニングを出力する。
上記制御機器において、前記位相データの2乗値あるいは絶対値の一定時間あたりの積算値を修正位相データとして算出し、該修正位相データを出力する調整回路を備え、前記位相判定回路は前記修正位相データが予め設定された範囲を超えたときワーニングを出力する。
上記構成により、光信号から電気信号に変換された信号のデータエッジの位置の変動を直接観測することで、クロック・データ・リカバリ(CDR)から出力される再生データあるいは再生クロックに異常が発生するより前に光信号の劣化を検出できる。
図1は本発明による光信号の劣化検出回路の一実施形態を示す図である。図1全体に示す劣化検出回路1において、光通信で受信した光信号のシリアルデータは、まず、光/電変換回路11によって電気信号のシリアルデータに変換されると、位相検出回路12に送られる。位相検出回路12では、入力されたシリアルデータが位相比較器121に入力され、位相比較器121に別途入力されている基準クロック120との間で位相の比較が行われ、シリアルデータの立ち上がり/立下りエッジの位相と、基準クロックとの位相差が位相データとして出力される。
位相比較器121は、例えば、基準クロック120の数倍の周波数のカウント用クロックによって、シリアルデータと基準クロックの立ち上がりとの間が、カウント用クロックの何周期分であるかをカウントする。その際に、シリアルデータの位相が基準クロック120の位相に対して進んでいればプラス、遅れていればマイナスのカウント値を出力する。
基準クロックが、劣化の無い理想的なシリアルデータの立ち上がり/立下りエッジの位相と同一の位相であれば、位相比較器121から出力される位相データは、光信号の位相の理想値からの位相差、即ち、光信号の劣化を表わす。
図2は図1の劣化検出回路におけるシリアルデータの位相が通常は基準クロックの位相とずれていない例を示す図である。図1に示す位相検出回路12から出力された位相(差)データは位相判定回路13に送られる。位相判定回路13は、予め設定された値、図2に示す例では「9」に対して位相がずれている、すなわち通常で「0」の位相データの絶対値が「9」を超えたとき位相がずれている、と判断し、ワーニングを出力する。
図3は図1の劣化検出回路におけるシリアルデータの位相が通常で基準クロックの位相とずれている例を示す図である。基準クロックが光信号の通信レートと全く同じ周波数のクロック発生回路(不図示)の出力であった場合、位相検出回路12からは、一定のオフセットを含んではいるが、光信号の歪の情報を含む位相データが出力される。位相検出回路12から出力された位相データは位相判定回路13に送られる。位相判定回路13は通常で「+8」の位相データが予め設定された範囲、図3に示す例では「−1」からはずれていたら、ワーニングを出力する。
ところで、基準クロックとして通信レートと全く同じ周波数のクロックを生成することが難しい場合、基準クロックはわずかではあるが周波数偏差のある、クロック発生回路の出力とせざるを得ない。
図4は図1の劣化検出回路における基準クロックと通信レートの間に周波数偏差がある場合の基準クロックとシリアルデータの位相を表した図であるが、この図に示すように、光信号の歪が無くても、周波数偏差のために位相データは時間の経過と共に変化してしまう。このため、位相判定回路12において、固定の閾値を設定することはできないという問題がある。
これに対応するために、2つの方法が考えられる。一つ目は、基準クロックの位相をシリアルデータの位相に追従するように制御されたクロックを用いる方法である。
シリアルデータから受信クロックを生成するためのクロック・データ・リカバリー(CDR)の内部の位相検出器に入力されている再生クロック(特許文献1の図11参照)は、立上りエッジの位相が、シリアルデータの立ち上がり/立下りエッジの位相と同一になるように制御されることでシリアルデータに追従しており、また、光信号の劣化などで発生する突発的な波形歪みによって位相がロックした状態から外れないように、追従時の特性が調整されており、緩やかな位相の変化には追従するが、突発的な位相変化には追従しないようになっている。この再生クロックを図1の基準クロックとすれば、図4のように周波数の偏差によって基準クロックとシリアルデータとの位相差が拡大することは無くなる。
また、この基準クロックは前述のように突発的な位相変化には追従しないため、図2での光信号の劣化による波形歪みが発生した場合でも、再生クロックの追従制御によって位相検出回路の出力する位相データが失われることは殆ど無い。少なくとも、基準クロックが追従可能な範囲以上の波形歪みがシリアルデータに発生すれば、歪みが観測可能である。したがって、上記再生クロックは完全ではないが、光信号の理想的な基準クロックの代替となり得る。
2つめの方法は、位相検出回路から出力される位相データの移動平均を求めて位相データから差し引くための調整回路を設けることで、基準クロックの周波数偏差をキャンセルするものである。
図5は図1に示す光信号の劣化検出回路の一部の詳細を示す図である。図5に示すように、位相判定回路53の前段に基準クロックの周波数偏差をキャンセルする調整回路52を設けてシリアルデータ劣化検出回路50を構成する。位相検出回路51から出力された位相データは、調整回路52に入力され、調整回路52からは、クロックの周波数偏差をキャンセルされた修正位相データが出力され、位相判定回路53に入力される。位相判定回路53は、予め設定された閾値の範囲を超えた修正位相データが入力されたら、ワーニングを出力する。
図6は図5に示す調整回路52の詳細を示す図である。調整回路52内の移動平均回路61は、入力された位相データからその位相データの移動平均データを取り、差分回路62は位相データと移動平均データとの差分を修正位相データとして出力する。
図7は図5に示す調整回路52の動作の第1具体例を示す図である。ここでは、移動平均として、過去6回の位相データの平均値を取るようにしている。修正移動データは、位相データから移動平均データをマイナスすることで得られる。修正移動データには、修正の際に生じた揺らぎが存在するが、揺らぎは、一定の範囲内(例えば±3以内)に収まっている。
図8は図5に示す調整回路52の動作の第2具体例を示す図であり、図7の光信号が歪んだ場合を示す図である。光信号の劣化に対して、一定の閾値、例えば「10」で判定が可能であることを示している。
以上述べてきたように、本発明によれば、シリアルデータの立上りあるいは立下りエッジの位相と基準クロックの位相との間の位相差を位相データとして出力する位相検出回路により、波形歪みによる位相のずれを検出することが可能であるが、波形歪みによる位相のずれが突然大きな値になるのではなく、ゆっくりと小さいずれでゆらいでいる場合、単純に位相差の大きさを閾値とすると、ワーニングが出力されない。
図9は図5に示す調整回路52の動作の第3具体例を示す図であり、修正位相データとして、位相データ4個毎に、位相データの絶対値の積算値を修正位相データとした場合の例を示す図である。
図8に示すように波形歪みによる位相のずれが突然大きな値になるのではなく、ゆっくりと小さいずれでゆらいでいる場合、位相データとして、位相差の2乗値または絶対値の一定時間あたりの積算値を位相データとした修正位相データを図5の位相判定回路53に出力することで、位相判定回路53はワーニングを出力することが可能となる。すなわち、図5の調整回路52において、入力された位相データの2乗値または絶対値の一定時間あたりの積算値を修正位相データとして出力するように構成ことで波形歪みによる位相のずれがゆっくりと小さいずれでゆらいでいる場合でも位相判定回路53で位相データの絶対値の積算値が閾値「10」を超えたときワーニングを出力する。
以上、図1〜図9を用いて説明した実施形態では、例として数値制御装置やロボットコントローラとサーボアンプとのシステムを揚げたが、サーボアンプは、数値制御装置やロボットコントローラの表示器、あるいは、IOやセンサ入力機器とすることも可能である。
ワーニングが出力されたら、数値制御装置やロボットコントローラの画面に表示させたり、数値制御装置やロボットコントローラがLAN(Local Area Network)に接続されていれば、上位のコンピュータの画面にワーニングを表示することが可能である。勿論シリアルバスを経由して、サーボアンプのワーニング出力を数値制御装置やロボットコントローラに転送し、数値制御装置やロボットコントローラの画面や上位コンピュータの画面に表示することが可能である。
また、サーボアンプにコンピュータが接続可能あれば、このコンピュータの画面に表示することも可能である。
本発明による光信号の劣化検出回路の一実施形態を示す図である。 図1の劣化検出回路におけるシリアルデータの位相が通常は基準クロックの位相とずれていない例を示す図である。 図1の劣化検出回路におけるシリアルデータの位相が通常で基準クロックの位相とずれている例を示す図である。 図1の劣化検出回路における基準クロックと通信レートの間に周波数偏差がある場合の基準クロックとシリアルデータの位相を表した図である。 図1に示す光信号の劣化検出回路の一部の詳細を示す図である。 図5に示す調整回路52の詳細を示す図である。 図5に示す調整回路52の動作の第1具体例を示す図である。 図5に示す調整回路52の動作の第2具体例を示す図である。 図5に示す調整回路52の動作の第3具体例を示す図である。 数値制御装置とサーボアンプを光ファイバケーブルで接続しデータ通信する状態を示す図である。
符号の説明
1 劣化検出回路
11 光/電変換回路
12、51 位相検出回路
13、53 位相判定回路
52 調整回路
61 移動平均回路
62 差分回路

Claims (3)

  1. シリアル通信機能を備えた制御機器において、
    前記シリアル通信機能により受信したシリアルデータの立上りあるいは立下りエッジの位相を検出し、該シリアルデータの立上りあるいは立下りエッジの位相と基準クロックの位相との間の位相差を位相データとして出力する位相検出回路と、
    前記位相検出回路から出力される前記位相データが予め設定された範囲を超えたか否かを判定し、該位相データが予め設定された範囲を超えたと判定したときワーニングを出力する位相判定回路と、
    を備え、
    前記基準クロックの位相が前記シリアルデータの立上りあるいは立下りエッジの位相と同一位相になるように追従制御される、制御機器。
  2. シリアル通信機能を備えた制御機器において、
    前記シリアル通信機能により受信したシリアルデータの立上りあるいは立下りエッジの位相を検出し、該シリアルデータの立上りあるいは立下りエッジの位相と基準クロックの位相との間の位相差を位相データとして出力する位相検出回路と、
    前記位相検出回路から出力される前記位相データが予め設定された範囲を超えたか否かを判定し、該位相データが予め設定された範囲を超えたと判定したときワーニングを出力する位相判定回路と、
    を備え、
    前記位相データの移動平均と前記位相データの差を修正位相データとして算出し、該修正位相データを出力する調整回路を備え、
    前記位相判定回路は前記修正位相データが予め設定された範囲を超えたときワーニングを出力する、制御機器。
  3. シリアル通信機能を備えた制御機器において、
    前記シリアル通信機能により受信したシリアルデータの立上りあるいは立下りエッジの位相を検出し、該シリアルデータの立上りあるいは立下りエッジの位相と基準クロックの位相との間の位相差を位相データとして出力する位相検出回路と、
    前記位相検出回路から出力される前記位相データが予め設定された範囲を超えたか否かを判定し、該位相データが予め設定された範囲を超えたと判定したときワーニングを出力する位相判定回路と、
    を備え、
    前記位相データの2乗値あるいは絶対値の一定時間あたりの積算値を修正位相データとして算出し、該修正位相データを出力する調整回路を備え、
    前記位相判定回路は前記修正位相データが予め設定された範囲を超えたときワーニングを出力する、制御機器。
JP2008159453A 2008-06-18 2008-06-18 シリアルデータの劣化検出回路を有する制御回路 Expired - Fee Related JP4616370B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008159453A JP4616370B2 (ja) 2008-06-18 2008-06-18 シリアルデータの劣化検出回路を有する制御回路
DE102009023301A DE102009023301B4 (de) 2008-06-18 2009-05-29 Steuervorrichtung mit einer Erkennungsschaltung für die Schädigung eines seriellen Datensignals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008159453A JP4616370B2 (ja) 2008-06-18 2008-06-18 シリアルデータの劣化検出回路を有する制御回路

Publications (2)

Publication Number Publication Date
JP2010004144A JP2010004144A (ja) 2010-01-07
JP4616370B2 true JP4616370B2 (ja) 2011-01-19

Family

ID=41335144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159453A Expired - Fee Related JP4616370B2 (ja) 2008-06-18 2008-06-18 シリアルデータの劣化検出回路を有する制御回路

Country Status (2)

Country Link
JP (1) JP4616370B2 (ja)
DE (1) DE102009023301B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637784B2 (ja) * 2010-09-03 2014-12-10 ファナック株式会社 テスト信号による通信路の劣化部位の判定機能を有する送受信システム
JP6247247B2 (ja) 2015-04-10 2017-12-13 ファナック株式会社 制御システム
JP6945072B2 (ja) 2018-05-21 2021-10-06 オリンパス株式会社 無線通信装置、カプセル型内視鏡システムおよび判定方法
JP6959214B2 (ja) 2018-11-29 2021-11-02 ファナック株式会社 数値制御装置
WO2021141026A1 (ja) * 2020-01-08 2021-07-15 ファナック株式会社 通信装置、産業機械及び通信品質判定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226739A (ja) * 1986-03-28 1987-10-05 Fujitsu Ltd クロツクモ−ド設定誤り検出方式
JPH07177134A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 位相検出回路及び該回路を備える位相調整回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879315A (ja) 1994-08-30 1996-03-22 Nec Corp 光信号劣化検出回路
FR2764146B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Circuit de detection d'erreur de reception dans une transmission asynchrone
US6549604B2 (en) * 1999-12-28 2003-04-15 Symmetricom, Inc. Clock recovery and detection of rapid phase transients
JP2003168973A (ja) 2001-11-29 2003-06-13 Fuji Film Microdevices Co Ltd クロックリカバリー回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226739A (ja) * 1986-03-28 1987-10-05 Fujitsu Ltd クロツクモ−ド設定誤り検出方式
JPH07177134A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 位相検出回路及び該回路を備える位相調整回路

Also Published As

Publication number Publication date
DE102009023301A1 (de) 2009-12-24
DE102009023301B4 (de) 2013-01-31
JP2010004144A (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
JP4528827B2 (ja) 光入力断検出装置
JP4616370B2 (ja) シリアルデータの劣化検出回路を有する制御回路
JP6486888B2 (ja) 移動平均フィルタの動作制御方法
US7787781B2 (en) Optical receiver reliably detectable loss-of-signal state
US20160109862A1 (en) Multiplex control device
EP3316535B1 (en) Self-adaptive equalizer and method of implementing adaptive equalization
KR20190075810A (ko) 반도체 장치 및 그 회전 이상 검출 방법
JPWO2008001419A1 (ja) 通信装置
WO2022030192A1 (ja) 通信装置、通信システム、通信方法
US9574925B2 (en) Fluid measurement device having a circuit for precise flow measurement
US8885188B2 (en) Communication system for transmitting multiple pulse signals, transmission circuit, reception circuit, and image forming apparatus
JP3953093B2 (ja) A/d変換装置
EP1742123A2 (en) Continuous median failure control system and method
JP2005033401A (ja) 光送受信装置
US8798459B2 (en) Optical receiver and method of detecting loss of optical signal of the optical receiver
JP2009278820A (ja) モータ駆動装置
JP2009032066A (ja) ディジタル式制御装置の通信異常検知手法
JP7302819B2 (ja) 故障点位置標定システム、親局、親局の制御方法、プログラム
JP5825480B2 (ja) フィールド配線診断装置
JP6185949B2 (ja) 計量メータシステム、計量データ処理装置、計量メータ及び計量データ処理方法
JP2010093719A (ja) 光信号受信機、光伝送装置、光信号の異常検出方法
TWI737550B (zh) 雷射設備之檢測方法與系統
JP4983916B2 (ja) 光再生装置および光再生方法
JP4308624B2 (ja) エンジン制御装置
JP6863623B1 (ja) 光伝送装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100115

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

R150 Certificate of patent or registration of utility model

Ref document number: 4616370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees