WO2021141026A1 - 通信装置、産業機械及び通信品質判定方法 - Google Patents

通信装置、産業機械及び通信品質判定方法 Download PDF

Info

Publication number
WO2021141026A1
WO2021141026A1 PCT/JP2021/000111 JP2021000111W WO2021141026A1 WO 2021141026 A1 WO2021141026 A1 WO 2021141026A1 JP 2021000111 W JP2021000111 W JP 2021000111W WO 2021141026 A1 WO2021141026 A1 WO 2021141026A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase difference
communication device
serial
signal
clock signal
Prior art date
Application number
PCT/JP2021/000111
Other languages
English (en)
French (fr)
Inventor
林拓朗
Original Assignee
ファナック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファナック株式会社 filed Critical ファナック株式会社
Priority to JP2021570055A priority Critical patent/JP7343617B2/ja
Priority to DE112021000274.0T priority patent/DE112021000274T5/de
Priority to US17/791,117 priority patent/US20230034831A1/en
Priority to CN202180008637.3A priority patent/CN114930730A/zh
Publication of WO2021141026A1 publication Critical patent/WO2021141026A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33243—Detect quality of received data, message

Definitions

  • the present invention relates to a communication device, an industrial machine, and a communication quality determination method.
  • the noise level in the serial communication line is detected by the noise detector provided on the main board, and the noise level of the serial communication line is based on the degree of the noise level detected by the noise detector. Is disclosed to be determined by the determination unit.
  • An object of the present invention is to provide a communication device, an industrial machine, and a communication quality determination method that contribute to an accurate evaluation of communication quality.
  • the communication device includes a transmission unit that transmits a serial signal and a first reference clock signal having the same period as one bit of the serial transmission signal that is the serial signal transmitted from the transmission unit.
  • the first phase difference determining unit for determining the first phase difference, which is the phase difference from the edge of the serial transmission signal transmitted from the transmitting unit, and the first phase difference exceed the first phase difference threshold.
  • the industrial machine includes the above-mentioned communication device.
  • the communication quality determination method has a transmission step of transmitting a serial signal from a transmission unit and a period of one bit of the serial transmission signal which is the serial signal transmitted in the transmission step.
  • the first phase difference determination step for determining the first phase difference, which is the phase difference between the first reference clock signal and the edge of the serial transmission signal transmitted from the transmission unit, and the first phase difference are first. It has a determination step of determining that there is an abnormality in the serial transmission signal transmitted in the transmission step when the phase difference threshold is exceeded.
  • the present invention it is possible to provide a communication device, an industrial machine, and a communication quality determination method that contribute to an accurate evaluation of communication quality.
  • the industrial machine 10 is provided with a control device 12.
  • the control device 12 includes a servo amplifier 18, a control unit 20, a storage unit 22, and a display control unit 23.
  • the control device 12 is provided with components other than these components, components other than these components will be omitted for simplification of description.
  • the servo amplifier 18 is provided in the industrial machine 10 has been described here as an example, the present invention is not limited to this. For example, when a spindle motor is used as the drive motor, a spindle amplifier or the like may be used instead of the servo amplifier 18.
  • the storage unit 22 is provided with, for example, a volatile memory (not shown) and a non-volatile memory (not shown).
  • volatile memory include RAM (Random Access Memory) and the like.
  • non-volatile memory include a ROM (Read Only Memory), a flash memory, and the like. Programs, data and the like can be stored in the storage unit 22.
  • the display control unit 23 can perform display control on the display unit 24, which will be described later.
  • the display control unit 23 can display the information supplied from the control unit 20 on the display screen of the display unit 24.
  • the industrial machine 10 is further provided with a servomotor 14.
  • the servomotor 14 can be driven by a drive current supplied from the servo amplifier 18.
  • one servomotor 14 is shown in FIG. 1, the industrial machine 10 may be provided with a plurality of servomotors 14.
  • the case where the industrial machine 10 is provided with the servomotor 14 as the drive motor has been described as an example, but the present invention is not limited to this.
  • a spindle motor or the like may be used instead of the servo motor 14.
  • the servomotor 14 is provided with an encoder (absolute encoder) 16.
  • the encoder 16 can detect the rotational position of the output shaft of the servomotor 14.
  • the encoder 16 is provided with a communication device 100B for communicating with the communication device 100A provided in the servo amplifier 18.
  • the communication device 100B may output a signal indicating the rotation position of the output shaft of the servomotor 14 to the communication device 100A.
  • the servomotor 14 can be feedback-controlled based on the signal output from the encoder 16, that is, the signal output from the communication device 100B.
  • an incremental encoder may be used as the encoder 16.
  • the servo amplifier (servo driver) 18 can supply a drive current for rotationally driving the servomotor 14 to the servomotor 14.
  • the servo amplifier 18 is provided with a communication device 100A for communicating with the communication device 100B.
  • Serial communication can be performed between the communication device 100A and the communication device 100B. Examples of such serial communication standards include, but are not limited to, RS-485 and the like.
  • the display unit (display device) 24 and the operation unit 26 can be connected to the control device 12.
  • An operation screen for inputting an operation to the industrial machine 10 may be displayed on a display screen (not shown) provided on the display unit 24. Further, on the display screen of the display unit 24, information indicating the determination result by the determination unit 116 (see FIG. 2) described later may be displayed.
  • a liquid crystal display device or the like can be used as the display unit 24, but the display unit 24 is not limited thereto.
  • the user can input an operation to the industrial machine 10 by operating the operation unit 26.
  • a mouse or the like can be used as the operation unit 26, but the operation unit 26 is not limited to this.
  • the touch panel can function as the operation unit 26.
  • the communication device 100A is provided in the servo amplifier 18.
  • the communication device 100B is provided in the encoder 16.
  • a case where the communication device 100A is provided in the servo amplifier 18 and the communication device 100B is provided in the encoder 16 will be described as an example, but the present invention is not limited to this.
  • the communication device 100B is provided with a receiving unit (receiving circuit) 102 and a transmitting unit (transmitting circuit) 104.
  • the transceiver 106 is composed of the receiving unit 102 and the transmitting unit 104.
  • the communication device 100B is also provided with components other than these components, but in FIG. 2, components other than these components are omitted for simplification of description.
  • the communication device 100A is provided with a transmission unit (transmission circuit) 108 and a reception unit (reception circuit) 110.
  • the transceiver 112 is composed of the transmitting unit 108 and the receiving unit 110.
  • the transmission unit 108 may transmit the serial signal (serial transmission signal) D1, that is, the serial data to the reception unit 102 provided in the communication device 100B.
  • the receiving unit 110 can receive the serial signal (serial reception signal) D2 transmitted from the transmitting unit 104 provided in the communication device 100B, that is, serial data.
  • the timings of the rising edges of the plurality of clock signals TCLK1 to TCLK8 are shifted by the time ⁇ T2. That is, the plurality of clock signals TCLK1 to TCLK8 have phase differences corresponding to the time ⁇ T2.
  • the 1-bit period ⁇ T1 of the serial signal D1 is an integral multiple of the time ⁇ T2 corresponding to the phase difference between the plurality of clock signals TCLK1 to TCLK8.
  • the 1-bit period ⁇ T1 of the serial signal D1 is eight times the time ⁇ T2 corresponding to the phase difference between the plurality of clock signals TCLK1 to TCLK8.
  • the plurality of clock signals TCLK1 to TCLK8 have a phase difference corresponding to a time ⁇ T2 shorter than the 1-bit period ⁇ T1 of the serial signal D1.
  • the clock signal TCLK1 can be generated by using, for example, a crystal oscillator (not shown).
  • the clock signals (phase shift clock signal) TCLK2 to TCLK8 can be generated from the clock signal TCLK1 by using, for example, a phase shift circuit (clock phase shift circuit) (not shown).
  • a phase shift circuit clock phase shift circuit
  • the reference numeral TCLK is used, and when the individual clock signals are described, the reference numerals TCLK1 to TCLK8 are used.
  • a case where eight clock signals TCLK are generated by the clock signal generation unit 109 will be described as an example, but the number of clock signals TCLK generated by the clock signal generation unit 109 is not limited to eight. ..
  • the transmission unit 108 transmits the serial signal D1 according to, for example, the clock signal TCLK1.
  • the serial signal D1 is output from the transmission unit 108 according to the rising edge of the clock signal TCLK1.
  • the serial signal D1 output from the transmission unit 108 is received by the reception unit 102 provided in the communication device 100B.
  • the serial signal D1 output from the transmission unit 108 is input to the first phase difference determination unit 114, which will be described later, provided in the communication device 100A. More specifically, the serial signal D1 output from the transmission unit 108 is input to the first phase difference determination unit 114 via a reception circuit (not shown) or the like.
  • the appropriate clock signal TCLK among the plurality of clock signals TCLK1 to TCLK8 having phase differences with each other is determined as the first reference clock signal REFTCLK as described later.
  • the serial signal D1 transmitted from the transmission unit 108 has an abnormality is determined by the edge of the serial signal D1 input to the first phase difference determination unit 114 and the first reference clock signal REFTCLK. Judgment is made based on the phase difference of.
  • the edge of the serial signal D1 includes a rising edge and a falling edge.
  • the communication device 100A is further provided with a first determination unit (first determination circuit) 111.
  • the first determination unit 111, the first phase difference determination unit 114 described later, and the determination unit 116 described later may be composed of one or more processors (microprocessors), but the present invention is not limited thereto.
  • a processor for example, a CPU, a DSP (Digital Signal Processor), or the like can be used.
  • a processor for example, a CPU, a DSP (Digital Signal Processor), or the like can be used.
  • the first determination unit 111 uses the appropriate clock signal TCLK among the plurality of clock signals TCLK1 to TCLK8 as the first reference. Determined as the clock signal REFTCLK.
  • the first determination unit 111 may determine, for example, the clock signal TCLK located immediately before or after the edge of the serial signal D1 as the first reference clock signal REFTCLK.
  • the first reference clock signal REFTCLK is for determining whether or not the serial signal D1 output from the transmission unit 108 has an abnormality.
  • a case where the clock signal TCLK located immediately after the edge of the serial signal D1 is determined as the first reference clock signal REFTCLK will be described as an example.
  • the clock signal TCLK located immediately after the edge of the serial signal D1 is the clock signal TCLK4. Therefore, in the example shown in FIG. 3, the clock signal TCLK4 can be determined as the first reference clock signal REFTCLK.
  • the clock signal TCLK located immediately after the edge of the serial signal D1 may fluctuate due to jitter or the like. Therefore, when determining the first reference clock signal REFTCLK, it is preferable to determine the clock signal TCLK that is located immediately after the edge of the serial signal D1 and has a sufficiently high frequency as the first reference clock signal REFTCLK. More specifically, it is preferable to determine the clock signal TCLK whose frequency is equal to or higher than the frequency threshold value as the first reference clock signal REFTCLK.
  • the frequency threshold can be, for example, about 80%, but is not limited thereto. For example, it is assumed that the clock signal TCLK located immediately after the nth edge of the serial signal D1 is the clock signal TCLK4.
  • the clock signal TCLK located immediately after the n + 1th edge of the serial signal D1 is the clock signal TCLK4. It is assumed that the clock signal TCLK located immediately after the n + 2nd edge of the serial signal D1 is the clock signal TCLK5. It is assumed that the clock signal TCLK located immediately after the n + 3rd edge of the serial signal D1 is the clock signal TCLK4. It is assumed that the clock signal TCLK located immediately after the n + 4th edge of the serial signal D1 is the clock signal TCLK4.
  • the first determination unit 111 may determine the clock signal TCLK4 as the first reference clock signal REFTCLK.
  • the case where the clock signal TCLK whose frequency is located immediately after the edge of the serial signal D1 is equal to or higher than the frequency threshold value is determined as the first reference clock signal REFTCLK has been described as an example, but the present invention is limited to this. It's not a thing.
  • the clock signal TCLK most frequently located immediately after the edge of the serial signal D1 may be determined as the first reference clock signal REFTCLK.
  • the period of the clock signal TCLK is set to be equivalent to the period ⁇ T1 of 1 bit of the serial signal D1. Therefore, it is not necessary to frequently change the first reference clock signal REFTCLK.
  • the delay time existing between the timing of the rising edge of the clock signal TCLK and the timing of the edge of the serial signal D1 input to the first phase difference determination unit 114 may fluctuate due to a temperature change or the like. Therefore, a clock signal TCLK different from the clock signal TCLK previously determined as the first reference clock REFTCLK may be located immediately after the edge of the serial signal D1. In such a case, the clock signal TCLK located immediately after the edge of the serial signal D1 is newly determined as the first reference clock signal REFTCLK. Such a change in the first reference clock REFTCLK can occur with a certain frequency.
  • the communication device 100A is further provided with a first phase difference determination unit (first phase difference determination circuit) 114.
  • the first phase difference determination unit 114 can determine the first phase differences TPD1 to TPD4, which are the phase differences between the edge of the serial signal D1 transmitted from the transmission unit 108 and the first reference clock signal REFTCLK.
  • TPD1 to TPD4 are the phase differences between the edge of the serial signal D1 transmitted from the transmission unit 108 and the first reference clock signal REFTCLK.
  • TPD1 to TPD4 are the phase differences between the edge of the serial signal D1 transmitted from the transmission unit 108 and the first reference clock signal REFTCLK.
  • the first phase difference determination unit 114 may supply the first phase difference TPD obtained by the determination to the determination unit 116 described later.
  • the communication device 100A is further provided with a determination unit (determination circuit) 116.
  • a determination unit determination circuit
  • the determination unit 116 can determine that the serial signal D1 transmitted from the transmission unit 108 has an abnormality.
  • the determination unit 116 may supply the control unit 20 with information indicating whether or not the serial signal D1 transmitted from the transmission unit 108 has an abnormality.
  • the determination unit 116 can determine the degree of communication abnormality based on the number of times that the first phase difference TPD exceeds the first phase difference threshold PTH1 within a predetermined time.
  • the determination unit 116 may supply the control unit 20 with information indicating the degree of abnormality in communication.
  • the determination unit 116 determines as follows. Is done.
  • Timing t1 indicates the timing of the rising edge of the serial signal D1. That is, at the timing t1, the serial signal D1 transitions from the low level to the high level.
  • Timing t2 indicates the timing of the rising edge of the first reference clock signal REFTCLK. More specifically, the timing t2 indicates the timing of the rising edge of the first reference clock signal REFTCLK closest to the timing t1. At the timing t2, the first reference clock signal REFTCLK transitions from the low level to the high level.
  • the phase difference between the rising edge timing t1 of the serial signal D1 and the rising edge timing t2 of the first reference clock signal REFTCLK, that is, the first phase difference TPD1 is the first phase difference in the example shown in FIG. It is less than the threshold PTH1.
  • the determination unit 116 determines that the serial signal D1 transmitted from the transmission unit 108 is normal.
  • Timing t3 indicates the timing of the falling edge of the serial signal D1. That is, at the timing t3, the serial signal D1 transitions from the high level to the low level.
  • Timing t4 indicates the timing of the rising edge of the first reference clock signal REFTCLK. More specifically, the timing t4 indicates the timing of the rising edge of the first reference clock signal REFTCLK closest to the timing t3. At the timing t4, the first reference clock signal REFTCLK transitions from the low level to the high level.
  • the phase difference between the timing t3 of the falling edge of the serial signal D1 and the timing t4 of the rising edge of the first reference clock signal REFTCLK, that is, the first phase difference TPD2 is the first in the example shown in FIG.
  • the phase difference threshold is less than PTH1.
  • the determination unit 116 determines that the serial signal D1 transmitted from the transmission unit 108 is normal.
  • Timing t5 indicates the timing of the rising edge of the serial signal D1. That is, at the timing t5, the serial signal D1 transitions from the low level to the high level.
  • Timing t6 indicates the timing of the rising edge of the first reference clock signal REFTCLK. More specifically, the timing t6 indicates the timing of the rising edge of the first reference clock signal REFTCLK closest to the timing t5. At the timing t6, the first reference clock signal REFTCLK transitions from the low level to the high level.
  • the phase difference between the rising edge timing t5 of the serial signal D1 and the rising edge timing t6 of the first reference clock signal REFTCLK, that is, the first phase difference TPD3 is the first phase difference in the example shown in FIG. It is less than the threshold PTH1. As described above, when the first phase difference TPD is less than the first phase difference threshold value PTH1, the determination unit 116 determines that the serial signal D1 transmitted from the transmission unit 108 is normal.
  • Timing t7 indicates the timing of the falling edge of the serial signal D1. That is, at the timing t7, the serial signal D1 transitions from the high level to the low level.
  • the timing of the rising edge of the first reference clock signal REFTCLK closest to the timing t7 of the falling edge of the serial signal D1 is t6.
  • the phase difference between the timing t7 of the falling edge of the serial signal D1 and the timing t6 of the rising edge of the first reference clock signal REFTCLK, that is, the first phase difference TPD4 is the first in the example shown in FIG.
  • the phase difference threshold is PTH1 or higher.
  • the reason why the first phase difference TPD4 is equal to or higher than the first phase difference threshold value PTH1 is that the transmission line between the transmission unit 108 and the reception unit 102 is affected by disturbance noise, and the transmission unit This is because the inversion 200 has occurred in the serial signal D1 transmitted from 108.
  • the determination unit 116 determines that the serial signal D1 transmitted from the transmission unit 108 has an abnormality.
  • step S1 the transmission unit 108 transmits the serial signal D1. After that, the process proceeds to step S2.
  • the first determination unit 111 determines the clock signal TCLK located immediately after the edge of the serial signal D1 among the plurality of clock signals TCLK as the first reference clock signal REFTCLK.
  • the clock signal TCLK whose frequency is located immediately after the edge of the serial signal D1 is equal to or higher than the frequency threshold value can be determined as the first reference clock signal REFTCLK, but is not limited thereto.
  • the clock signal TCLK most frequently located immediately after the edge of the serial signal D1 may be determined as the first reference clock signal REFTCLK.
  • FIG. 5 is a flowchart showing an example of the operation of the communication device according to the present embodiment.
  • FIG. 5 shows an example of determining whether or not the serial signal D1 transmitted from the transmission unit 108 has an abnormality. The operation as shown in FIG. 5 is repeated.
  • step S11 the transmission unit 108 transmits the serial signal D1.
  • step S12 the first phase difference determination unit 114 determines the first phase difference TPD between the timing of the rising edge of the clock signal TCLK and the timing of the edge of the serial signal D1.
  • step S14 the determination unit 116 determines that the serial signal D1 transmitted from the transmission unit 108 has an abnormality.
  • FIG. 6 is a flowchart showing an example of the operation of the communication device according to the present embodiment.
  • FIG. 6 shows an example in which the degree of communication abnormality is determined based on the number of times that the first phase difference TPD exceeds the first phase difference threshold value PTH1 within a predetermined time.
  • the degree of communication abnormality is classified into three categories, large, medium, and small, will be described as an example, but the present invention is not limited to this.
  • step S21 the determination unit 116 counts the number of times that the first phase difference TPD exceeds the first phase difference threshold PTH1 within a predetermined time.
  • step S23 the determination unit 116 determines whether or not the number of times the first phase difference TPD exceeds the first phase difference threshold PTH1 exceeds the second number threshold NTH2 within a predetermined time.
  • the second number threshold NTH2 is smaller than the first number threshold NTH1. If the number of times the first phase difference TPD exceeds the first phase difference threshold PTH1 within a predetermined time exceeds the second number threshold NTH2 (YES in step S23), the process proceeds to step S25. If the number of times the first phase difference TPD exceeds the first phase difference threshold PTH1 within a predetermined time is equal to or less than the second number threshold NTH2 (NO in step S23), the process proceeds to step S26.
  • step S24 the determination unit 116 determines that the degree of communication abnormality is large.
  • step S25 the determination unit 116 determines that the degree of communication abnormality is medium.
  • FIG. 7 is a block diagram showing a communication device according to the present embodiment.
  • the same components as those of the communication device and the like according to the first embodiment shown in FIGS. 1 to 6 are designated by the same reference numerals, and the description thereof will be omitted or simplified.
  • the second phase difference RPD1 to RPD4 which is the phase difference between the serial signal D2 received by the receiving unit 110 and the second reference clock REFRCLK, exceeds the second phase difference threshold value PTH2. However, it is further determined.
  • the reference numerals RPD are used, and when the individual second phase differences are described, the reference numerals RPD1 to RPD4 are used.
  • the communication device 100A is further provided with a clock signal generation unit (clock signal generation circuit) 117.
  • the clock signal generation unit 117 can generate a plurality of clock signals RCLK1 to RCLK8.
  • FIG. 8 is a time chart showing an example of a serial signal and a clock signal.
  • the serial signal D2 input to the receiving unit 110 is shown in FIG.
  • the periods of the plurality of clock signals RCLK1 to RCLK8 are set to be equal to each other.
  • the period of the clock signals RCLK1 to RCLK8 is set to be equivalent to the 1-bit period ⁇ T3 of the serial signal D2.
  • the timings of the rising edges of the plurality of clock signals RCLK1 to RCLK8 are shifted by the time ⁇ T4. That is, the plurality of clock signals RCLK1 to RCLK8 have phase differences corresponding to the time ⁇ T4.
  • the 1-bit period ⁇ T3 of the serial signal D2 is an integral multiple of the time ⁇ T4 corresponding to the phase difference between the plurality of clock signals RCLK1 to RCLK8.
  • the 1-bit period ⁇ T3 of the serial signal D2 is eight times the time ⁇ T4 corresponding to the phase difference between the plurality of clock signals RCLK1 to RCLK8.
  • the plurality of clock signals RCLK1 to RCLK8 have a phase difference corresponding to a time ⁇ T4 shorter than the 1-bit period ⁇ T3 of the serial signal D2.
  • the clock signal RCLK1 can be generated by using, for example, a crystal oscillator (not shown).
  • the clock signals (phase shift clock signals) RCLK2 to RCLK8 can be generated from the clock signals RCLK1 by using, for example, a phase shift circuit (clock phase shift circuit) (not shown).
  • a phase shift circuit clock phase shift circuit
  • the reference numeral RCLK is used, and when the individual clock signals are described, the reference numerals RCLK1 to RCLK8 are used.
  • a case where eight clock signals RCLK are generated by the clock signal generation unit 117 will be described as an example, but the number of clock signals RCLK generated by the clock signal generation unit 117 is not limited to eight. ..
  • the plurality of clock signals RCLK are not synchronized with the serial signal D2 supplied from the transmission unit 104 provided in the communication device 100B.
  • the period of the clock signal RCLK is set to be equivalent to the period ⁇ T3 of 1 bit of the serial signal D2.
  • the communication device 100A is further provided with a second determination unit (determination circuit) 118.
  • a second determination unit determination circuit
  • the first determination unit 111, the first phase difference determination unit 114, the determination unit 116, the second determination unit 118, and the second phase difference determination unit 120 described later may be configured by one or more processors. , Not limited to this.
  • a processor for example, a CPU, a DSP, or the like can be used.
  • the second determination unit 118 may determine the clock signal RCLK located immediately before or after the edge of the serial signal D2 among the plurality of clock signals RCLK as the second reference clock signal REFRCLK.
  • the second reference clock signal REFRCLK is for determining the second phase difference RPD of the serial signal D2.
  • the second determination unit 118 sets the clock signal RCLK located immediately before or after the edge of the serial signal D2 as the second reference clock signal REFRCLK.
  • the clock signal RCLK located immediately before or after the edge of the serial signal D2 is the clock signal RCLK7. Therefore, in the example shown in FIG. 8, the clock signal RCLK7 can be determined as the second reference clock signal REFRCLK.
  • the edge of the serial signal D2 includes a rising edge and a falling edge.
  • the clock signal RCLK located immediately after the edge of the serial signal D2 may fluctuate due to jitter or the like. Therefore, when determining the second reference clock signal REFRCLK, it is preferable to determine the clock signal RCLK that is located immediately after the edge of the serial signal D2 and has a sufficiently high frequency as the second reference clock signal REFRCLK. More specifically, it is preferable to determine the clock signal RCLK whose frequency is equal to or higher than the frequency threshold value as the second reference clock signal REFRCLK.
  • the frequency threshold can be, for example, about 80%, but is not limited thereto. For example, it is assumed that the clock signal RCLK located immediately after the nth edge of the serial signal D2 is the clock signal RCLK7.
  • the clock signal RCLK located immediately after the n + 1th edge of the serial signal D2 is the clock signal RCLK7. It is assumed that the clock signal RCLK located immediately after the n + 2nd edge of the serial signal D2 is the clock signal RCLK8. It is assumed that the clock signal RCLK located immediately after the n + 3rd edge of the serial signal D2 is the clock signal RCLK7. It is assumed that the clock signal RCLK located immediately after the n + 4th edge of the serial signal D2 is the clock signal RCLK7. When the frequency threshold value is 80%, the clock signal RCLK that exceeds the frequency threshold value is the clock signal RCLK7. In such a case, the second determination unit 118 may determine the clock signal RCLK7 as the second reference clock signal REFRCLK.
  • the case where the clock signal RCLK whose frequency is located immediately after the edge of the serial signal D2 is equal to or higher than the frequency threshold value is determined as the second reference clock signal REFRCLK has been described as an example, but the present invention is limited to this. It's not a thing.
  • the clock signal RCLK most frequently located immediately after the edge of the serial signal D2 may be determined as the second reference clock signal REFRCLK.
  • the period of the clock signal RCLK is set to be equivalent to the period ⁇ T3 of 1 bit of the serial signal D2. Therefore, it is not necessary to change the second reference clock signal REFRCLK frequently. However, a slight error may occur between the period of the clock signal RCLK and the period of 1 bit of the serial signal D2. Therefore, the second reference clock signal REFRCLK determined in the past by the second determination unit 118 may not be located immediately before or after the edge of the serial signal D2. In such a case, the clock signal RCLK located immediately after the edge of the serial signal D2 is newly determined as the second reference clock signal REFRCLK. Such a change of the second reference clock REFRCLK can be performed with a certain frequency.
  • the communication device 100A is further provided with a second phase difference determination unit (second phase difference determination circuit) 120.
  • the second phase difference determination unit 120 can determine the second phase difference RPD, which is the phase difference between the edge of the serial signal D2 received by the reception unit 110 and the clock signal RCLK (see FIG. 8).
  • the second phase difference determination unit 120 may supply the second phase difference RPD obtained by the determination to the determination unit 116.
  • the phase difference between the rising edge timing t11 of the serial signal D2 and the rising edge timing t12 of the second reference clock signal REFRCLK, that is, the second phase difference RPD1 is the second phase difference in the example shown in FIG. It is less than the threshold PTH2.
  • the determination unit 116 determines that the serial signal D2 received by the reception unit 110 is normal.
  • Timing t13 indicates the timing of the falling edge of the serial signal D2. That is, at the timing t13, the serial signal D2 transitions from the high level to the low level.
  • Timing t14 indicates the timing of the rising edge of the second reference clock signal REFRCLK. More specifically, the timing t14 indicates the timing of the rising edge of the second reference clock signal REFRCLK closest to the timing t13. At the timing t14, the second reference clock signal REFRCLK transitions from the low level to the high level.
  • the phase difference between the timing t13 of the falling edge of the serial signal D2 and the timing t14 of the rising edge of the second reference clock signal REFRCLK, that is, the second phase difference RPD2 is the second position in the example shown in FIG.
  • the phase difference threshold is less than PTH2. As described above, when the second phase difference RPD is less than the second phase difference threshold PTH2, the determination unit 116 determines that the serial signal D2 received by the reception unit 110 is normal.
  • Timing t15 indicates the timing of the rising edge of the serial signal D2. That is, at the timing t15, the serial signal D2 transitions from the low level to the high level.
  • Timing t16 indicates the timing of the rising edge of the second reference clock signal REFRCLK. More specifically, the timing t16 indicates the timing of the rising edge of the second reference clock signal REFRCLK closest to the timing t15. At the timing t16, the second reference clock signal REFRCLK transitions from the low level to the high level.
  • the phase difference between the rising edge timing t15 of the serial signal D2 and the rising edge timing t16 of the second reference clock signal REFRCLK, that is, the second phase difference RPD3 is the second phase difference in the example shown in FIG. It is less than the threshold PTH2. As described above, when the second phase difference RPD is less than the second phase difference threshold PTH2, the determination unit 116 determines that the serial signal D2 received by the reception unit 110 is normal.
  • Timing t17 indicates the timing of the falling edge of the serial signal D2. That is, at the timing t17, the serial signal D2 transitions from the high level to the low level.
  • the timing of the rising edge of the second reference clock signal REFRCLK closest to the timing t17 of the falling edge of the serial signal D2 is t16.
  • the phase difference between the rising edge timing t16 of the second reference clock signal REFRCLK and the falling edge timing t17 of the serial signal D2, that is, the second phase difference RPD4, is the second position in the example shown in FIG.
  • the phase difference threshold is PTH2 or higher.
  • the reason why the second phase difference RPD4 is equal to or higher than the second phase difference threshold value PTH2 is that the transmission line between the receiving unit 110 and the transmitting unit 104 is affected by the disturbance noise and the receiving unit. This is because the inversion 202 has occurred in the serial signal D2 received by 110.
  • the determination unit 116 determines that the serial signal D2 received by the reception unit 110 has an abnormality.
  • the determination unit 116 can determine the degree of communication abnormality based on the number of times that the second phase difference RPD exceeds the second phase difference threshold PTH2 within a predetermined time.
  • the determination unit 116 may supply the control unit 20 with information indicating the degree of abnormality in communication.
  • the second phase difference threshold PTH2 is variable.
  • the second phase difference threshold PTH2 can be adjusted by the user.
  • the user can adjust the second phase difference threshold PTH2 via the operation unit 26.
  • the determination unit 116 can determine the cause of the communication abnormality based on the determination result by the first phase difference determination unit 114 and the determination result by the second phase difference determination unit 120.
  • the determination unit 116 includes disturbance noise as a communication abnormality factor. Can be determined to be
  • the determination unit 116 determines that the communication abnormality factor is jitter. Can be determined.
  • FIG. 9 is a flowchart showing an example of the operation of the communication device according to the present embodiment. The operation for determining the second reference clock signal REFRCLK is shown in FIG.
  • step S31 the receiving unit 110 receives the serial signal D2. After that, the process proceeds to step S32.
  • the second determination unit 118 determines the clock signal RCLK located immediately after the edge of the serial signal D2 among the plurality of clock signals RCLK as the second reference clock signal REFRCLK.
  • the clock signal RCLK whose frequency is located immediately after the edge of the serial signal D2 is equal to or greater than the frequency threshold value can be determined as the second reference clock signal REFRCLK, but is not limited thereto.
  • the clock signal RCLK most frequently located immediately after the edge of the serial signal D2 may be determined as the second reference clock signal REFRCLK.
  • FIG. 10 is a flowchart showing an example of the operation of the communication device according to the present embodiment.
  • FIG. 10 shows an example of determining whether or not the serial signal D2 received by the receiving unit 110 has an abnormality. The operation as shown in FIG. 10 is repeated.
  • step S41 the receiving unit 110 receives the serial signal D2.
  • step S44 the determination unit 116 determines that the serial signal D2 received by the reception unit 110 has an abnormality.
  • step S45 the determination unit 116 determines that the serial signal D2 received by the reception unit 110 is normal. In this way, the process shown in FIG. 10 is performed.
  • FIG. 11 is a flowchart showing an example of the operation of the communication device according to the present embodiment.
  • FIG. 11 shows an example in which the degree of communication abnormality is determined based on the number of times that the second phase difference RPD exceeds the second phase difference threshold value PTH2 within a predetermined time.
  • the degree of communication abnormality is classified into three categories, large, medium, and small, will be described as an example, but the present invention is not limited to this.
  • step S51 the determination unit 116 counts the number of times that the second phase difference RPD exceeds the second phase difference threshold PTH2 within a predetermined time.
  • step S52 the determination unit 116 determines whether or not the number of times the second phase difference RPD exceeds the second phase difference threshold PTH2 exceeds the third number threshold NTH3 within a predetermined time. If the number of times the second phase difference RPD exceeds the second phase difference threshold PTH2 within a predetermined time exceeds the third number threshold NTH3 (YES in step S52), the process proceeds to step S54. If the number of times the second phase difference RPD exceeds the second phase difference threshold PTH2 within a predetermined time is equal to or less than the third number threshold NTH3 (NO in step S52), the process proceeds to step S53.
  • step S54 the determination unit 116 determines that the degree of communication abnormality is large.
  • step S55 the determination unit 116 determines that the degree of communication abnormality is medium.
  • step S56 the determination unit 116 determines that the degree of communication abnormality is small.
  • FIG. 12 is a flowchart showing an example of the operation of the communication device according to the present embodiment.
  • FIG. 12 shows an example in which a communication abnormality factor is determined based on the determination result by the first phase difference determination unit 114 and the determination result by the second phase difference determination unit 120.
  • step S61 the determination unit 116 determines whether or not the second phase difference RPD exceeds the second phase difference threshold PTH2.
  • the process proceeds to step S62.
  • the second phase difference RPD is equal to or less than the second phase difference threshold value PTH2 (NO in step S61)
  • the process shown in FIG. 12 is completed.
  • step S62 the determination unit 116 determines whether or not the first phase difference TPD exceeds the first phase difference threshold PTH1.
  • the process proceeds to step S63.
  • the first phase difference TPD is equal to or less than the first phase difference threshold value PTH1 (NO in step S62)
  • the process proceeds to step S64.
  • step S63 the determination unit 116 determines that disturbance noise is included in the communication abnormality factor.
  • step S64 the determination unit 116 determines that the cause of the communication abnormality is jitter. In this way, the process shown in FIG. 12 is completed.
  • the second phase difference RPD in the serial signal D2 received by the receiving unit 110 exceeds the second phase difference threshold PTH2.
  • the second phase difference RPD may exceed the second phase difference threshold PTH2, but the first phase difference TPD does not exceed the first phase difference threshold PTH1.
  • the communication device (100A) has the same period as the transmission unit (108) for transmitting the serial signal (D1) and the 1-bit period ( ⁇ T1) of the serial transmission signal which is the serial signal transmitted from the transmission unit.
  • the first phase difference determination unit (114) for determining the first phase difference (TPD1 to TPD4), which is the phase difference between the first reference clock signal (REFTCLK) and the edge of the serial transmission signal transmitted from the transmission unit.
  • a determination unit (116) for determining that there is an abnormality in the serial transmission signal transmitted from the transmission unit when the first phase difference exceeds the first phase difference threshold (PTH1).
  • the first determination unit may determine a clock signal located immediately before or after the edge of the serial transmission signal among the plurality of clock signals as the first reference clock signal.
  • the determination unit may determine the degree of communication abnormality based on the number of times the first phase difference exceeds the first phase difference threshold within a predetermined time. With such a configuration, it is possible to more accurately grasp the degree of communication abnormality.
  • the first phase difference threshold value may be variable.
  • a second reference clock signal (REFRCLK) having the same period as the receiving unit (110) for receiving the serial signal (D2) and the 1-bit period ( ⁇ T3) of the serial receiving signal which is the serial signal received by the receiving unit.
  • the second phase difference determination unit (120) for determining the second phase difference (RPD1 to RPD4) which is the phase difference from the edge of the serial reception signal received by the reception unit.
  • the determination unit may determine that the serial reception signal received by the reception unit has an abnormality.
  • the second clock signal is one of a plurality of clock signals (RCLK1 to RCLK8) having a phase difference corresponding to a time ( ⁇ T4) shorter than the one-bit period of the serial reception signal and having the same period. It may further have a second determination unit (118) that determines as a reference clock signal.
  • the second determination unit may determine a clock signal located immediately before or after the edge of the serial reception signal among the plurality of clock signals as the second reference clock signal.
  • the determination unit may determine the cause of abnormality in communication based on the determination result by the first phase difference determination unit and the determination result by the second phase difference determination unit. With such a configuration, it is possible to more accurately grasp the cause of the abnormality in communication.
  • the determination unit includes disturbance noise as the abnormal factor. It may be determined that.
  • the determination unit determines that the abnormal factor is jitter. It may be determined.
  • the second phase difference threshold value may be variable.
  • the determination unit may determine the degree of communication abnormality based on the number of times the second phase difference exceeds the second phase difference threshold within a predetermined time.
  • the industrial machine (10) is provided with the above-mentioned communication device.
  • the communication quality determination method includes a transmission step (S11) in which a serial signal is transmitted from a transmission unit, and a first reference clock having the same period as one bit of the serial transmission signal, which is the serial signal transmitted in the transmission step.
  • the first phase difference determination step (S12) for determining the first phase difference, which is the phase difference between the signal and the edge of the serial transmission signal transmitted from the transmission unit, and the first phase difference are the first phase differences. It has a determination step (S13, S14) for determining that the serial transmission signal transmitted in the transmission step has an abnormality when the threshold value is exceeded.
  • a communication abnormality factor may be determined based on the determination result in the first phase difference determination step and the determination result in the second phase difference determination step.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

通信品質の的確な評価に資する通信装置、産業機械及び通信品質判定方法を提供する。通信装置（１００Ａ）は、シリアル信号（Ｄ１）を送信する送信部（１０８）と、送信部から送信されるシリアル信号であるシリアル送信信号の１ビットの周期（ΔＴ１）と同じ周期を有する第１基準クロック信号（ＲＥＦＴＣＬＫ）と、送信部から送信されたシリアル送信信号のエッジとの位相差である第１位相差（ＴＰＤ１～ＴＰＤ４）を判定する第１位相差判定部（１１４）と、第１位相差が第１位相差閾値（ＰＴＨ１）を超えた場合に、送信部から送信されたシリアル送信信号に異常があると判定する判定部（１１６）と、を備える。

Description

通信装置、産業機械及び通信品質判定方法
　本発明は、通信装置、産業機械及び通信品質判定方法に関する。
　特開２００３－２６５８１０号公報には、主基板に備えられたノイズ検知器によってシリアル通信線における雑音レベルが検出され、ノイズ検知器によって検出された雑音レベルの程度に基づいてシリアル通信線のノイズ水準が判断部によって判定されることが開示されている。
　しかしながら、通信品質のより的確な評価に資する技術が待望されている。
　本発明の目的は、通信品質の的確な評価に資する通信装置、産業機械及び通信品質判定方法を提供することにある。
　本発明の一態様による通信装置は、シリアル信号を送信する送信部と、前記送信部から送信される前記シリアル信号であるシリアル送信信号の１ビットの周期と同じ周期を有する第１基準クロック信号と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差を判定する第１位相差判定部と、前記第１位相差が第１位相差閾値を超えた場合に、前記送信部から送信された前記シリアル送信信号に異常があると判定する判定部と、を備える。
　本発明の他の態様による産業機械は、上記のような通信装置を備える。
　本発明の他の態様による通信品質判定方法は、シリアル信号を送信部から送信する送信ステップと、前記送信ステップにおいて送信される前記シリアル信号であるシリアル送信信号の１ビットの周期と同じ周期を有する第１基準クロック信号と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差を判定する第１位相差判定ステップと、前記第１位相差が第１位相差閾値を超えた場合に、前記送信ステップにおいて送信された前記シリアル送信信号に異常があると判定する判定ステップと、を有する。
　本発明によれば、通信品質の的確な評価に資する通信装置、産業機械及び通信品質判定方法を提供することができる。
第１実施形態による産業機械を示すブロック図である。 第１実施形態による通信装置を示すブロック図である。 シリアル信号及びクロック信号の例を示すタイムチャートである。 第１実施形態による通信装置の動作の例を示すフローチャートである。 第１実施形態による通信装置の動作の例を示すフローチャートである。 第１実施形態による通信装置の動作の例を示すフローチャートである。 第２実施形態による通信装置を示すブロック図である。 シリアル信号及びクロック信号の例を示すタイムチャートである。 第２実施形態による通信装置の動作の例を示すフローチャートである。 第２実施形態による通信装置の動作の例を示すフローチャートである。 第２実施形態による通信装置の動作の例を示すフローチャートである。 第２実施形態による通信装置の動作の例を示すフローチャートである。
　本発明による通信装置、産業機械及び通信品質判定方法について、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。
　［第１実施形態］
　第１実施形態による通信装置、産業機械及び通信品質判定方法について図１～図６を用いて説明する。図１は、本実施形態による産業機械を示すブロック図である。本実施形態による産業機械１０としては、例えば、工作機械、ロボット等が挙げられるが、これに限定されるものではない。
　図１に示すように、産業機械１０には、制御装置１２が備えられている。制御装置１２には、サーボアンプ１８と、制御部２０と、記憶部２２と、表示制御部２３とが備えられている。なお、制御装置１２には、これらの構成要素以外の構成要素も備えられているが、説明の簡略化のため、これらの構成要素以外の構成要素については省略する。なお、ここでは、サーボアンプ１８が産業機械１０に備えられている場合を例に説明したが、これに限定されるものではない。例えば、駆動モータとしてスピンドルモータが用いられている場合には、サーボアンプ１８の代わりにスピンドルアンプ等が用いられるようにしてもよい。
　制御部２０は、産業機械１０の全体の制御を司る。制御部２０は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され得るが、これに限定されるものではない。
　記憶部２２には、例えば、不図示の揮発性メモリと、不図示の不揮発性メモリとが備えられている。揮発性メモリとしては、例えばＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等が挙げられる。不揮発性メモリとしては、例えばＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ等が挙げられる。プログラム、データ等が、記憶部２２に記憶され得る。
　表示制御部２３は、後述する表示部２４に対する表示制御を行い得る。表示制御部２３は、制御部２０から供給される情報を、表示部２４の表示画面に表示し得る。
　産業機械１０には、サーボモータ１４が更に備えられている。サーボモータ１４は、サーボアンプ１８から供給される駆動電流によって駆動され得る。図１においては、１つのサーボモータ１４が図示されているが、産業機械１０には、複数のサーボモータ１４が備えられ得る。なお、ここでは、産業機械１０に駆動モータとしてサーボモータ１４が備えられている場合を例に説明したが、これに限定されるものではない。例えば、サーボモータ１４の代わりにスピンドルモータ等が用いられるようにしてもよい。
　サーボモータ１４には、エンコーダ（アブソリュートエンコーダ）１６が備えられている。エンコーダ１６は、サーボモータ１４の出力軸の回転位置を検知し得る。エンコーダ１６には、サーボアンプ１８に備えられた通信装置１００Ａとの間で通信を行うための通信装置１００Ｂが備えられている。通信装置１００Ｂは、サーボモータ１４の出力軸の回転位置を示す信号を、通信装置１００Ａに出力し得る。サーボモータ１４は、エンコーダ１６から出力される信号、即ち、通信装置１００Ｂから出力される信号に基づいて、フィードバック制御され得る。また、ここでは、エンコーダ１６としてアブソリュートエンコーダが用いられる場合を例に説明したが、これに限定されるものではない。例えば、エンコーダ１６としてインクリメンタルエンコーダが用いられるようにしてもよい。
　サーボアンプ（サーボドライバ）１８は、サーボモータ１４を回転駆動するための駆動電流をサーボモータ１４に供給し得る。サーボアンプ１８には、通信装置１００Ｂとの間で通信を行うための通信装置１００Ａが備えられている。通信装置１００Ａと通信装置１００Ｂとの間では、シリアル通信が行われ得る。かかるシリアル通信の規格としては、例えばＲＳ－４８５等が挙げられ得るが、これに限定されるものではない。
　制御装置１２には、表示部（表示装置）２４と、操作部２６とが接続され得る。表示部２４に備えられた不図示の表示画面には、産業機械１０に対する操作入力を行うための操作画面が表示され得る。また、表示部２４の表示画面には、後述する判定部１１６（図２参照）による判定結果を示す情報が表示され得る。表示部２４としては、液晶表示装置等が用いられ得るが、これに限定されるものではない。
　ユーザは、操作部２６を操作することによって、産業機械１０に対する操作入力を行い得る。操作部２６としては、マウス等が用いられ得るが、これに限定されるものではない。表示部２４にタッチパネルが備えられている場合には、当該タッチパネルは操作部２６として機能し得る。
　産業機械１０には、上記の構成要素以外の構成要素も備えられているが、ここでは、説明の簡略化のため、上記の構成要素以外の構成要素については説明を省略する。
　図２は、本実施形態による通信装置を示すブロック図である。
　通信装置１００Ａは、上述したように、サーボアンプ１８に備えられている。通信装置１００Ｂは、上述したように、エンコーダ１６に備えられている。なお、ここでは、通信装置１００Ａがサーボアンプ１８に備えられており、通信装置１００Ｂがエンコーダ１６に備えられている場合を例に説明するが、これに限定されるものではない。
　通信装置１００Ｂには、受信部（受信回路）１０２と、送信部（送信回路）１０４とが備えられている。受信部１０２と送信部１０４とによって、トランシーバ１０６が構成されている。通信装置１００Ｂには、これらの構成要素以外の構成要素も備えられているが、図２においては、説明の簡略化のため、これらの構成要素以外の構成要素が省略されている。
　通信装置１００Ａには、送信部（送信回路）１０８と、受信部（受信回路）１１０とが備えられている。送信部１０８と受信部１１０とによって、トランシーバ１１２が構成されている。送信部１０８は、シリアル信号（シリアル送信信号）Ｄ１、即ち、シリアルデータを、通信装置１００Ｂに備えられた受信部１０２に送信し得る。受信部１１０は、通信装置１００Ｂに備えられた送信部１０４から送信されるシリアル信号（シリアル受信信号）Ｄ２、即ち、シリアルデータを受信し得る。
　通信装置１００Ａには、クロック信号生成部（クロック信号生成回路）１０９が更に備えられている。クロック信号生成部１０９は、図３に示すように、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８を生成し得る。図３は、シリアル信号及びクロック信号の例を示すタイムチャートである。送信部１０８から出力されたシリアル信号Ｄ１、より具体的には、後述する第１位相差判定部１１４に入力されるシリアル信号Ｄ１が図３には示されている。複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８の周期は、互いに等しく設定されている。クロック信号ＴＣＬＫ１～ＴＣＬＫ８の周期は、シリアル信号Ｄ１の１ビットの周期ΔＴ１と同等に設定されている。複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８の立ち上がりエッジのタイミングは、時間ΔＴ２ずつずらされている。即ち、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８は、時間ΔＴ２に対応する位相差を互いに有している。シリアル信号Ｄ１の１ビットの周期ΔＴ１は、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８間の位相差に対応する時間ΔＴ２の整数倍になっている。ここでは、シリアル信号Ｄ１の１ビットの周期ΔＴ１は、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８間の位相差に対応する時間ΔＴ２の８倍になっている。このように、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８は、シリアル信号Ｄ１の１ビットの周期ΔＴ１よりも短い時間ΔＴ２に対応する位相差を互いに有している。
　クロック信号ＴＣＬＫ１は、例えば、不図示の水晶発振器等を用いて生成され得る。クロック信号（位相シフトクロック信号）ＴＣＬＫ２～ＴＣＬＫ８は、例えば、不図示の位相シフト回路（クロック位相シフト回路）を用いてクロック信号ＴＣＬＫ１から生成され得る。クロック信号一般について説明する際には、符号ＴＣＬＫを用い、個々のクロック信号について説明する際には、符号ＴＣＬＫ１～ＴＣＬＫ８を用いる。ここでは、８つのクロック信号ＴＣＬＫがクロック信号生成部１０９によって生成される場合を例に説明するが、クロック信号生成部１０９によって生成されるクロック信号ＴＣＬＫの数は８つに限定されるものではない。
　送信部１０８は、例えばクロック信号ＴＣＬＫ１に従ってシリアル信号Ｄ１を送信する。例えばクロック信号ＴＣＬＫ１の立ち上がりに従って送信部１０８からシリアル信号Ｄ１が出力される。送信部１０８から出力されたシリアル信号Ｄ１は、上述したように、通信装置１００Ｂに備えられた受信部１０２によって受信される。また、送信部１０８から出力されたシリアル信号Ｄ１は、通信装置１００Ａに備えられた後述する第１位相差判定部１１４に入力される。より具体的には、送信部１０８から出力されたシリアル信号Ｄ１は、不図示の受信回路等を介して、第１位相差判定部１１４に入力される。
　図３からわかるように、クロック信号ＴＣＬＫ１の立ち上がりエッジのタイミングと、第１位相差判定部１１４に入力されるシリアル信号Ｄ１のエッジのタイミングとの間には、ある程度の遅延時間が存在する。かかる遅延時間は、量産される通信装置１００Ａの全てにおいて均一な値になるわけではない。また、かかる遅延時間は、周囲温度の変化等によっても変動し得る。このため、位相差を互いに有する複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８のうちの適切なクロック信号ＴＣＬＫが、後述するようにして第１基準クロック信号ＲＥＦＴＣＬＫとして決定される。そして、後述するように、送信部１０８から送信されたシリアル信号Ｄ１に異常があるか否かが、第１位相差判定部１１４に入力されるシリアル信号Ｄ１のエッジと第１基準クロック信号ＲＥＦＴＣＬＫとの位相差に基づいて判定される。なお、シリアル信号Ｄ１のエッジには、立ち上がりエッジと立ち下がりエッジとがある。
　通信装置１００Ａには、第１決定部（第１決定回路）１１１が更に備えられている。第１決定部１１１と、後述する第１位相差判定部１１４と、後述する判定部１１６とは、１つ以上のプロセッサ（マイクロプロセッサ）によって構成され得るが、これに限定されるものではない。かかるプロセッサとしては、例えばＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）等を用い得る。上述したように、クロック信号ＴＣＬＫ１の立ち上がりエッジのタイミングと、第１位相差判定部１１４に入力されるシリアル信号Ｄ１のエッジのタイミングとの間には、ある程度の遅延時間が存在する。送信部１０８から出力されたシリアル信号Ｄ１に異常があるか否かを的確に判定すべく、第１決定部１１１は、複数のクロック信号ＴＣＬＫ１～ＴＣＬＫ８のうちの適切なクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定する。第１決定部１１１は、例えば、シリアル信号Ｄ１のエッジの直前又は直後に位置するクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定し得る。第１基準クロック信号ＲＥＦＴＣＬＫは、送信部１０８から出力されたシリアル信号Ｄ１に異常があるか否かを判定するためのものである。ここでは、シリアル信号Ｄ１のエッジの直後に位置するクロック信号ＴＣＬＫが第１基準クロック信号ＲＥＦＴＣＬＫとして決定される場合を例に説明する。図３に示す例においては、シリアル信号Ｄ１のエッジの直後に位置するクロック信号ＴＣＬＫは、クロック信号ＴＣＬＫ４である。従って、図３に示す例においては、クロック信号ＴＣＬＫ４が第１基準クロック信号ＲＥＦＴＣＬＫとして決定され得る。
　シリアル信号Ｄ１のエッジの直後に位置するクロック信号ＴＣＬＫは、ジッタ等によって変動し得る。従って、第１基準クロック信号ＲＥＦＴＣＬＫを決定する際には、シリアル信号Ｄ１のエッジの直後に位置する頻度が充分に高いクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定することが好ましい。より具体的には、かかる頻度が頻度閾値以上であるクロック信号ＴＣＬＫを、第１基準クロック信号ＲＥＦＴＣＬＫとして決定することが好ましい。頻度閾値は、例えば８０％程度とすることができるが、これに限定されるものではない。例えば、シリアル信号Ｄ１の第ｎ番目のエッジの直後に位置するクロック信号ＴＣＬＫがクロック信号ＴＣＬＫ４であるものとする。シリアル信号Ｄ１の第ｎ＋１番目のエッジの直後に位置するクロック信号ＴＣＬＫがクロック信号ＴＣＬＫ４であるものとする。シリアル信号Ｄ１の第ｎ＋２番目のエッジの直後に位置するクロック信号ＴＣＬＫがクロック信号ＴＣＬＫ５であるものとする。シリアル信号Ｄ１の第ｎ＋３番目のエッジの直後に位置するクロック信号ＴＣＬＫがクロック信号ＴＣＬＫ４であるものとする。シリアル信号Ｄ１の第ｎ＋４番目のエッジの直後に位置するクロック信号ＴＣＬＫがクロック信号ＴＣＬＫ４であるものとする。頻度閾値が８０％である場合、当該頻度閾値以上となるクロック信号ＴＣＬＫはクロック信号ＴＣＬＫ４である。このような場合、第１決定部１１１は、クロック信号ＴＣＬＫ４を第１基準クロック信号ＲＥＦＴＣＬＫとして決定し得る。
　なお、上記においては、シリアル信号Ｄ１のエッジの直後に位置する頻度が頻度閾値以上であるクロック信号ＴＣＬＫを、第１基準クロック信号ＲＥＦＴＣＬＫとして決定する場合を例に説明したが、これに限定されるものではない。シリアル信号Ｄ１のエッジの直後に位置する頻度が最も高いクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定するようにしてもよい。
　上述したように、クロック信号ＴＣＬＫの周期は、シリアル信号Ｄ１の１ビットの周期ΔＴ１と同等に設定されている。このため、第１基準クロック信号ＲＥＦＴＣＬＫを頻繁に変更することは要しない。しかし、クロック信号ＴＣＬＫの立ち上がりエッジのタイミングと第１位相差判定部１１４に入力されるシリアル信号Ｄ１のエッジのタイミングとの間に存在する遅延時間は、温度変化等によって変動し得る。このため、第１基準クロックＲＥＦＴＣＬＫとして過去に決定されたクロック信号ＴＣＬＫとは異なるクロック信号ＴＣＬＫが、シリアル信号Ｄ１のエッジの直後に位置するようになることが生じ得る。このような場合には、シリアル信号Ｄ１のエッジの直後に位置するようになったクロック信号ＴＣＬＫが、第１基準クロック信号ＲＥＦＴＣＬＫとして新たに決定される。このような第１基準クロックＲＥＦＴＣＬＫの変更は、ある程度の頻度で生じ得る。
　通信装置１００Ａには、第１位相差判定部（第１位相差判定回路）１１４が更に備えられている。第１位相差判定部１１４は、送信部１０８から送信されたシリアル信号Ｄ１のエッジと第１基準クロック信号ＲＥＦＴＣＬＫとの位相差である第１位相差ＴＰＤ１～ＴＰＤ４を判定し得る。ここでは、シリアル信号Ｄ１のエッジと第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジとの位相差が判定される場合を例に説明するが、これに限定されるものではない。シリアル信号Ｄ１のエッジと第１基準クロック信号ＲＥＦＴＣＬＫの立ち下がりエッジとの位相差が判定されるようにしてもよい。第１位相差一般について説明する際には、符号ＴＰＤを用い、個々の第１位相差について説明する際には、符号ＴＰＤ１～ＴＰＤ４を用いる。第１位相差判定部１１４は、判定することにより得られた第１位相差ＴＰＤを、後述する判定部１１６に供給し得る。
　通信装置１００Ａには、判定部（判定回路）１１６が更に備えられている。判定部１１６は、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた場合に、送信部１０８から送信されたシリアル信号Ｄ１に異常があると判定し得る。判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常があるか否かを示す情報を、制御部２０に供給し得る。
　判定部１１６は、所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数に基づいて、通信の異常の程度を判定し得る。判定部１１６は、通信の異常の程度を示す情報を制御部２０に供給し得る。
　第１位相差閾値ＰＴＨ１は可変である。第１位相差閾値ＰＴＨ１は、ユーザによって調整され得る。ユーザは、操作部２６を介して、第１位相差閾値ＰＴＨ１を調整し得る。
　送信部１０８から出力されるシリアル信号Ｄ１、即ち、第１位相差判定部１１４に入力されるシリアル信号Ｄ１が、図３に示すように変化する場合には、判定部１１６によって以下のような判定が行われる。
　タイミングｔ１は、シリアル信号Ｄ１の立ち上がりエッジのタイミングを示している。即ち、タイミングｔ１において、シリアル信号Ｄ１がローレベルからハイレベルに遷移する。
　タイミングｔ２は、第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ２は、タイミングｔ１の直近の第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ２において、第１基準クロック信号ＲＥＦＴＣＬＫがローレベルからハイレベルに遷移する。
　シリアル信号Ｄ１の立ち上がりエッジのタイミングｔ１と第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングｔ２との間の位相差、即ち、第１位相差ＴＰＤ１は、図３に示す例においては、第１位相差閾値ＰＴＨ１未満である。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１未満である場合、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常がないと判定する。
　タイミングｔ３は、シリアル信号Ｄ１の立ち下がりエッジのタイミングを示している。即ち、タイミングｔ３において、シリアル信号Ｄ１がハイレベルからローレベルに遷移する。
　タイミングｔ４は、第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ４は、タイミングｔ３の直近の第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ４において、第１基準クロック信号ＲＥＦＴＣＬＫがローレベルからハイレベルに遷移する。
　シリアル信号Ｄ１の立ち下がりエッジのタイミングｔ３と第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングｔ４との間の位相差、即ち、第１位相差ＴＰＤ２は、図３に示す例においては、第１位相差閾値ＰＴＨ１未満である。上述したように、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１未満である場合、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常がないと判定する。
　タイミングｔ５は、シリアル信号Ｄ１の立ち上がりエッジのタイミングを示している。即ち、タイミングｔ５において、シリアル信号Ｄ１がローレベルからハイレベルに遷移する。
　タイミングｔ６は、第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ６は、タイミングｔ５の直近の第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ６において、第１基準クロック信号ＲＥＦＴＣＬＫがローレベルからハイレベルに遷移する。
　シリアル信号Ｄ１の立ち上がりエッジのタイミングｔ５と第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングｔ６との間の位相差、即ち、第１位相差ＴＰＤ３は、図３に示す例においては、第１位相差閾値ＰＴＨ１未満である。上述したように、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１未満である場合、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常がないと判定する。
　タイミングｔ７は、シリアル信号Ｄ１の立ち下がりエッジのタイミングを示している。即ち、タイミングｔ７において、シリアル信号Ｄ１がハイレベルからローレベルに遷移する。
　シリアル信号Ｄ１の立ち下がりエッジのタイミングｔ７の直近の第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングはｔ６である。シリアル信号Ｄ１の立ち下がりエッジのタイミングｔ７と第１基準クロック信号ＲＥＦＴＣＬＫの立ち上がりエッジのタイミングｔ６との間の位相差、即ち、第１位相差ＴＰＤ４は、図３に示す例においては、第１位相差閾値ＰＴＨ１以上である。図３に示す例において、第１位相差ＴＰＤ４が第１位相差閾値ＰＴＨ１以上となっているのは、送信部１０８と受信部１０２との間の伝送路が外乱ノイズの影響を受け、送信部１０８から送信されたシリアル信号Ｄ１に反転２００が生じたためである。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１以上である場合、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常があると判定する。
　本実施形態による通信装置の動作の例について図４を用いて説明する。図４は、本実施形態による通信装置の動作の例を示すフローチャートである。第１基準クロック信号ＲＥＦＴＣＬＫを決定するための動作が図４には示されている。
　ステップＳ１において、送信部１０８が、シリアル信号Ｄ１を送信する。この後、ステップＳ２に遷移する。
　ステップＳ２において、第１決定部１１１が、複数のクロック信号ＴＣＬＫのうちのシリアル信号Ｄ１のエッジの直後に位置するクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定する。シリアル信号Ｄ１のエッジの直後に位置する頻度が頻度閾値以上であるクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定し得るが、これに限定されるものではない。シリアル信号Ｄ１のエッジの直後に位置する頻度が最も高いクロック信号ＴＣＬＫを第１基準クロック信号ＲＥＦＴＣＬＫとして決定するようにしてもよい。
　次に、本実施形態による通信装置の動作について図５を用いて説明する。図５は、本実施形態による通信装置の動作の例を示すフローチャートである。送信部１０８から送信されるシリアル信号Ｄ１に異常があるか否かの判定の例が図５には示されている。図５に示すような動作は、繰り返し行われる。
　ステップＳ１１において、送信部１０８がシリアル信号Ｄ１を送信する。
　ステップＳ１２において、第１位相差判定部１１４が、クロック信号ＴＣＬＫの立ち上がりエッジのタイミングとシリアル信号Ｄ１のエッジのタイミングとの間の第１位相差ＴＰＤを判定する。
　ステップＳ１３において、判定部１１６が、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えたか否かを判定する。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた場合には（ステップＳ１３においてＹＥＳ）、ステップＳ１４に遷移する。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１以下である場合には（ステップＳ１３においてＮＯ）、ステップＳ１５に遷移する。
　ステップＳ１４において、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常があると判定する。
　ステップＳ１５において、判定部１１６は、送信部１０８から送信されたシリアル信号Ｄ１に異常がないと判定する。こうして、図５に示す処理が行われる。
　次に、本実施形態による通信装置の動作の例について図６を用いて説明する。図６は、本実施形態による通信装置の動作の例を示すフローチャートである。所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数に基づいて通信の異常の程度を判定する例が図６には示されている。なお、ここでは、通信の異常の程度を、大、中、小の３つに区別する場合を例に説明するが、これに限定されるものではない。
　ステップＳ２１において、判定部１１６は、所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数をカウントする。
　ステップＳ２２において、判定部１１６は、所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第１回数閾値ＮＴＨ１を超えたか否かを判定する。所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第１回数閾値ＮＴＨ１を超えた場合には（ステップＳ２２においてＹＥＳ）、ステップＳ２４に遷移する。所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第１回数閾値ＮＴＨ１以下である場合には（ステップＳ２２においてＮＯ）、ステップＳ２３に遷移する。
　ステップＳ２３において、判定部１１６は、所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第２回数閾値ＮＴＨ２を超えたか否かを判定する。第２回数閾値ＮＴＨ２は、第１回数閾値ＮＴＨ１より小さい。所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第２回数閾値ＮＴＨ２を超えた場合には（ステップＳ２３においてＹＥＳ）、ステップＳ２５に遷移する。所定時間内に第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた回数が第２回数閾値ＮＴＨ２以下である場合には（ステップＳ２３においてＮＯ）、ステップＳ２６に遷移する。
　ステップＳ２４において、判定部１１６は、通信の異常の程度が大であると判定する。
　ステップＳ２５において、判定部１１６は、通信の異常の程度が中であると判定する。
　ステップＳ２６において、判定部１１６は、通信の異常の程度が小であると判定する。
　こうして、図６に示す処理が完了する。
　このように、本実施形態によれば、送信部１０８から送信されたシリアル信号Ｄ１のエッジとクロック信号ＴＣＬＫとの位相差である第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた場合、送信部１０８から送信されたシリアル信号Ｄ１に異常があると判定する。本実施形態によれば、通信品質の的確な評価に資することができる。
　［第２実施形態］
　第２実施形態による通信装置、産業機械、及び通信品質判定方法について、図７～図１２を用いて説明する。図７は、本実施形態による通信装置を示すブロック図である。図１乃至図６に示す第１実施形態による通信装置等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
　本実施形態による通信装置１００Ａは、受信部１１０によって受信されるシリアル信号Ｄ２と第２基準クロックＲＥＦＲＣＬＫとの位相差である第２位相差ＲＰＤ１～ＲＰＤ４が第２位相差閾値ＰＴＨ２を超えるか否かが、更に判定されるものである。第２位相差一般について説明する際には、符号ＲＰＤを用い、個々の第２位相差について説明する際には、符号ＲＰＤ１～ＲＰＤ４を用いる。
　図７に示すように、通信装置１００Ａには、クロック信号生成部（クロック信号生成回路）１１７が更に備えられている。クロック信号生成部１１７は、図８に示すように、複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８を生成し得る。図８は、シリアル信号及びクロック信号の例を示すタイムチャートである。受信部１１０に入力されるシリアル信号Ｄ２が図８には示されている。複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８の周期は、互いに等しく設定されている。クロック信号ＲＣＬＫ１～ＲＣＬＫ８の周期は、シリアル信号Ｄ２の１ビットの周期ΔＴ３と同等に設定されている。複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８の立ち上がりエッジのタイミングは、時間ΔＴ４ずつずらされている。即ち、複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８は、時間ΔＴ４に対応する位相差を互いに有している。シリアル信号Ｄ２の１ビットの周期ΔＴ３は、複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８間の位相差に対応する時間ΔＴ４の整数倍になっている。ここでは、シリアル信号Ｄ２の１ビットの周期ΔＴ３は、複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８間の位相差に対応する時間ΔＴ４の８倍になっている。このように、複数のクロック信号ＲＣＬＫ１～ＲＣＬＫ８は、シリアル信号Ｄ２の１ビットの周期ΔＴ３よりも短い時間ΔＴ４に対応する位相差を互いに有している。
　クロック信号ＲＣＬＫ１は、例えば、不図示の水晶発振器等を用いて生成され得る。クロック信号（位相シフトクロック信号）ＲＣＬＫ２～ＲＣＬＫ８は、例えば、不図示の位相シフト回路（クロック位相シフト回路）を用いてクロック信号ＲＣＬＫ１から生成され得る。クロック信号一般について説明する際には、符号ＲＣＬＫを用い、個々のクロック信号について説明する際には、符号ＲＣＬＫ１～ＲＣＬＫ８を用いる。ここでは、８つのクロック信号ＲＣＬＫがクロック信号生成部１１７によって生成される場合を例に説明するが、クロック信号生成部１１７によって生成されるクロック信号ＲＣＬＫの数は８つに限定されるものではない。
　複数のクロック信号ＲＣＬＫは通信装置１００Ｂに備えられた送信部１０４から供給されるシリアル信号Ｄ２に同期しているわけではない。クロック信号ＲＣＬＫの周期は、シリアル信号Ｄ２の１ビットの周期ΔＴ３と同等に設定されている。
　通信装置１００Ａには、第２決定部（決定回路）１１８が更に備えられている。第１決定部１１１と、第１位相差判定部１１４と、判定部１１６と、第２決定部１１８と、後述する第２位相差判定部１２０とは、１つ以上のプロセッサによって構成され得るが、これに限定されるものではない。かかるプロセッサとしては、例えばＣＰＵ、ＤＳＰ等を用い得る。第２決定部１１８は、複数のクロック信号ＲＣＬＫのうちのシリアル信号Ｄ２のエッジの直前又は直後に位置するクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定し得る。第２基準クロック信号ＲＥＦＲＣＬＫは、シリアル信号Ｄ２の第２位相差ＲＰＤを判定するためのものである。上述したように、クロック信号生成部１１７によって生成される複数のクロック信号ＲＣＬＫは、互いに位相をずらしたものであり、シリアル信号Ｄ２に同期しているわけではない。シリアル信号Ｄ２の第２位相差ＲＰＤを的確に判定することを可能とするため、第２決定部１１８は、シリアル信号Ｄ２のエッジの直前又は直後に位置するクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定する。図８に示す例においては、シリアル信号Ｄ２のエッジの直前又は直後に位置するクロック信号ＲＣＬＫは、クロック信号ＲＣＬＫ７である。従って、図８に示す例においては、クロック信号ＲＣＬＫ７が第２基準クロック信号ＲＥＦＲＣＬＫとして決定され得る。なお、シリアル信号Ｄ２のエッジには、立ち上がりエッジと立ち下がりエッジとがある。
　シリアル信号Ｄ２のエッジの直後に位置するクロック信号ＲＣＬＫは、ジッタ等によって変動し得る。従って、第２基準クロック信号ＲＥＦＲＣＬＫを決定する際には、シリアル信号Ｄ２のエッジの直後に位置する頻度が充分に高いクロック信号ＲＣＬＫを、第２基準クロック信号ＲＥＦＲＣＬＫとして決定することが好ましい。より具体的には、かかる頻度が頻度閾値以上であるクロック信号ＲＣＬＫを、第２基準クロック信号ＲＥＦＲＣＬＫとして決定することが好ましい。頻度閾値は、例えば８０％程度とすることができるが、これに限定されるものではない。例えば、シリアル信号Ｄ２の第ｎ番目のエッジの直後に位置するクロック信号ＲＣＬＫがクロック信号ＲＣＬＫ７であるものとする。シリアル信号Ｄ２の第ｎ＋１番目のエッジの直後に位置するクロック信号ＲＣＬＫがクロック信号ＲＣＬＫ７であるものとする。シリアル信号Ｄ２の第ｎ＋２番目のエッジの直後に位置するクロック信号ＲＣＬＫがクロック信号ＲＣＬＫ８であるものとする。シリアル信号Ｄ２の第ｎ＋３番目のエッジの直後に位置するクロック信号ＲＣＬＫがクロック信号ＲＣＬＫ７であるものとする。シリアル信号Ｄ２の第ｎ＋４番目のエッジの直後に位置するクロック信号ＲＣＬＫがクロック信号ＲＣＬＫ７であるものとする。頻度閾値が８０％である場合、当該頻度閾値以上となるクロック信号ＲＣＬＫはクロック信号ＲＣＬＫ７である。このような場合、第２決定部１１８は、クロック信号ＲＣＬＫ７を第２基準クロック信号ＲＥＦＲＣＬＫとして決定し得る。
　なお、上記においては、シリアル信号Ｄ２のエッジの直後に位置する頻度が頻度閾値以上であるクロック信号ＲＣＬＫを、第２基準クロック信号ＲＥＦＲＣＬＫとして決定する場合を例に説明したが、これに限定されるものではない。シリアル信号Ｄ２のエッジの直後に位置する頻度が最も高いクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定するようにしてもよい。
　上述したように、クロック信号ＲＣＬＫの周期は、シリアル信号Ｄ２の１ビットの周期ΔＴ３と同等に設定されている。このため、第２基準クロック信号ＲＥＦＲＣＬＫを頻繁に変更することは要しない。しかし、クロック信号ＲＣＬＫの周期と、シリアル信号Ｄ２の１ビットの周期との間には、若干の誤差が生じ得る。このため、第２決定部１１８によって過去に決定された第２基準クロック信号ＲＥＦＲＣＬＫが、シリアル信号Ｄ２のエッジの直前又は直後に位置しなくなることが生じ得る。このような場合には、シリアル信号Ｄ２のエッジの直後に位置するようになったクロック信号ＲＣＬＫが、第２基準クロック信号ＲＥＦＲＣＬＫとして新たに決定される。このような第２基準クロックＲＥＦＲＣＬＫの変更は、ある程度の頻度で行われ得る。
　通信装置１００Ａには、第２位相差判定部（第２位相差判定回路）１２０が更に備えられている。第２位相差判定部１２０は、受信部１１０によって受信されたシリアル信号Ｄ２のエッジとクロック信号ＲＣＬＫ（図８参照）との位相差である第２位相差ＲＰＤを判定し得る。第２位相差判定部１２０は、判定することにより得られた第２位相差ＲＰＤを、判定部１１６に供給し得る。
　判定部１１６は、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた場合に、受信部１１０によって受信されたシリアル信号Ｄ２に異常があると判定し得る。判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常があるか否かを示す情報を、制御部２０に供給し得る。
　受信部１１０に入力されるシリアル信号Ｄ２が、図８に示すように変化する場合には、判定部１１６によって以下のような判定が行われる。
　タイミングｔ１１は、シリアル信号Ｄ２の立ち上がりエッジのタイミングを示している。即ち、タイミングｔ１１において、シリアル信号Ｄ２がローレベルからハイレベルに遷移する。
　タイミングｔ１２は、第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ１２は、タイミングｔ１１の直近の第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ１２において、第２基準クロック信号ＲＥＦＲＣＬＫがローレベルからハイレベルに遷移する。なお、クロック信号ＲＣＬＫ７が第２基準クロックＲＥＦＲＣＬＫとして決定される場合の例が図８には示されている。
　シリアル信号Ｄ２の立ち上がりエッジのタイミングｔ１１と第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングｔ１２との間の位相差、即ち、第２位相差ＲＰＤ１は、図８に示す例においては、第２位相差閾値ＰＴＨ２未満である。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２未満である場合、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常がないと判定する。
　タイミングｔ１３は、シリアル信号Ｄ２の立ち下がりエッジのタイミングを示している。即ち、タイミングｔ１３において、シリアル信号Ｄ２がハイレベルからローレベルに遷移する。
　タイミングｔ１４は、第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ１４は、タイミングｔ１３の直近の第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ１４において、第２基準クロック信号ＲＥＦＲＣＬＫがローレベルからハイレベルに遷移する。
　シリアル信号Ｄ２の立ち下がりエッジのタイミングｔ１３と第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングｔ１４との間の位相差、即ち、第２位相差ＲＰＤ２は、図８に示す例においては、第２位相差閾値ＰＴＨ２未満である。上述したように、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２未満である場合、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常がないと判定する。
　タイミングｔ１５は、シリアル信号Ｄ２の立ち上がりエッジのタイミングを示している。即ち、タイミングｔ１５において、シリアル信号Ｄ２がローレベルからハイレベルに遷移する。
　タイミングｔ１６は、第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。より具体的には、タイミングｔ１６は、タイミングｔ１５の直近の第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングを示している。タイミングｔ１６において、第２基準クロック信号ＲＥＦＲＣＬＫがローレベルからハイレベルに遷移する。
　シリアル信号Ｄ２の立ち上がりエッジのタイミングｔ１５と第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングｔ１６との間の位相差、即ち、第２位相差ＲＰＤ３は、図８に示す例においては、第２位相差閾値ＰＴＨ２未満である。上述したように、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２未満である場合、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常がないと判定する。
　タイミングｔ１７は、シリアル信号Ｄ２の立ち下がりエッジのタイミングを示している。即ち、タイミングｔ１７において、シリアル信号Ｄ２がハイレベルからローレベルに遷移する。
　シリアル信号Ｄ２の立ち下がりエッジのタイミングｔ１７の直近の第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングはｔ１６である。第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングｔ１６とシリアル信号Ｄ２の立ち下がりエッジのタイミングｔ１７との間の位相差、即ち、第２位相差ＲＰＤ４は、図８に示す例においては、第２位相差閾値ＰＴＨ２以上である。図８に示す例において、第２位相差ＲＰＤ４が第２位相差閾値ＰＴＨ２以上となっているのは、受信部１１０と送信部１０４との間の伝送路が外乱ノイズの影響を受け、受信部１１０によって受信されたシリアル信号Ｄ２に反転２０２が生じたためである。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２以上である場合、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常があると判定する。
　判定部１１６は、所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数に基づいて、通信の異常の程度を判定し得る。判定部１１６は、通信の異常の程度を示す情報を制御部２０に供給し得る。
　第２位相差閾値ＰＴＨ２は可変である。第２位相差閾値ＰＴＨ２は、ユーザによって調整され得る。ユーザは、操作部２６を介して、第２位相差閾値ＰＴＨ２を調整し得る。
　判定部１１６は、第１位相差判定部１１４による判定結果と、第２位相差判定部１２０による判定結果とに基づいて、通信の異常要因を判定し得る。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超え、且つ、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた場合には、判定部１１６は、通信の異常要因に外乱ノイズが含まれると判定し得る。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えず、且つ、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた場合には、判定部１１６は、通信の異常要因がジッタであると判定し得る。
　本実施形態による通信装置の動作の例について図９を用いて説明する。図９は、本実施形態による通信装置の動作の例を示すフローチャートである。第２基準クロック信号ＲＥＦＲＣＬＫを決定するための動作が図９には示されている。
　ステップＳ３１において、受信部１１０が、シリアル信号Ｄ２を受信する。この後、ステップＳ３２に遷移する。
　ステップＳ３２において、第２決定部１１８が、複数のクロック信号ＲＣＬＫのうちのシリアル信号Ｄ２のエッジの直後に位置するクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定する。シリアル信号Ｄ２のエッジの直後に位置する頻度が頻度閾値以上であるクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定し得るが、これに限定されるものではない。シリアル信号Ｄ２のエッジの直後に位置する頻度が最も高いクロック信号ＲＣＬＫを第２基準クロック信号ＲＥＦＲＣＬＫとして決定するようにしてもよい。
　次に、本実施形態による通信装置の動作について図１０を用いて説明する。図１０は、本実施形態による通信装置の動作の例を示すフローチャートである。受信部１１０によって受信されるシリアル信号Ｄ２に異常があるか否かの判定の例が図１０には示されている。図１０に示すような動作は、繰り返し行われる。
　ステップＳ４１において、受信部１１０がシリアル信号Ｄ２を受信する。
　ステップＳ４２において、第２位相差判定部１２０が、第２基準クロック信号ＲＥＦＲＣＬＫの立ち上がりエッジのタイミングとシリアル信号Ｄ２のエッジのタイミングとの間の第２位相差ＲＰＤを判定する。
　ステップＳ４３において、判定部１１６が、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えたか否かを判定する。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた場合には（ステップＳ４３においてＹＥＳ）、ステップＳ４４に遷移する。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２以下である場合には（ステップＳ４３においてＮＯ）、ステップＳ４５に遷移する。
　ステップＳ４４において、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常があると判定する。
　ステップＳ４５において、判定部１１６は、受信部１１０によって受信されたシリアル信号Ｄ２に異常がないと判定する。こうして、図１０に示す処理が行われる。
　次に、本実施形態による通信装置の動作の例について図１１を用いて説明する。図１１は、本実施形態による通信装置の動作の例を示すフローチャートである。所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数に基づいて通信の異常の程度を判定する例が図１１には示されている。なお、ここでは、通信の異常の程度を、大、中、小の３つに区別する場合を例に説明するが、これに限定されるものではない。
　ステップＳ５１において、判定部１１６は、所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数をカウントする。
　ステップＳ５２において、判定部１１６は、所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第３回数閾値ＮＴＨ３を超えたか否かを判定する。所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第３回数閾値ＮＴＨ３を超えた場合には（ステップＳ５２においてＹＥＳ）、ステップＳ５４に遷移する。所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第３回数閾値ＮＴＨ３以下である場合には（ステップＳ５２においてＮＯ）、ステップＳ５３に遷移する。
　ステップＳ５３において、判定部１１６は、所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第４回数閾値ＮＴＨ４を超えたか否かを判定する。第４回数閾値ＮＴＨ４は、第３回数閾値ＮＴＨ３より小さい。所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第４回数閾値ＮＴＨ４を超えた場合には（ステップＳ５３においてＹＥＳ）、ステップＳ５５に遷移する。所定時間内に第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた回数が第４回数閾値ＮＴＨ４以下である場合には（ステップＳ５３においてＮＯ）、ステップＳ５６に遷移する。
　ステップＳ５４において、判定部１１６は、通信の異常の程度が大であると判定する。
　ステップＳ５５において、判定部１１６は、通信の異常の程度が中であると判定する。
　ステップＳ５６において、判定部１１６は、通信の異常の程度が小であると判定する。
　こうして、図１１に示す処理が完了する。
　次に、本実施形態による通信装置の動作の例について図１２を用いて説明する。図１２は、本実施形態による通信装置の動作の例を示すフローチャートである。第１位相差判定部１１４による判定結果と、第２位相差判定部１２０による判定結果とに基づいて、通信の異常要因を判定する場合の例が図１２には示されている。
　ステップＳ６１において、判定部１１６は、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えたか否かを判定する。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えた場合には（ステップＳ６１においてＹＥＳ）、ステップＳ６２に遷移する。第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２以下である場合には（ステップＳ６１においてＮＯ）、図１２に示す処理が完了する。
　ステップＳ６２において、判定部１１６は、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えたか否かを判定する。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超えた場合には（ステップＳ６２においてＹＥＳ）、ステップＳ６３に遷移する。第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１以下である場合には（ステップＳ６２においてＮＯ）、ステップＳ６４に遷移する。
　ステップＳ６３において、判定部１１６は、通信の異常要因に外乱ノイズが含まれると判定する。
　ステップＳ６４において、判定部１１６は、通信の異常要因がジッタであると判定する。こうして、図１２に示す処理が完了する。
　このように、本実施形態によれば、受信部１１０によって受信されるシリアル信号Ｄ２における第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超えるか否かを更に判定する。通信の異常要因に外乱ノイズが含まれる場合には、第１位相差ＴＰＤが第１位相差閾値ＰＴＨ１を超え得るのみならず、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超え得る。通信の異常要因がジッタである場合には、第２位相差ＲＰＤが第２位相差閾値ＰＴＨ２を超え得るが、第１位相差ＴＰＤは第１位相差閾値ＰＴＨ１を超えない。このように、本実施形態によれば、通信の異常要因をも把握することが可能である。このように、本実施形態によれば、通信品質のより的確な評価に資することができる。
　本発明についての好適な実施形態を上述したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の改変が可能である。
　例えば、第２実施形態では、クロック信号生成部１０９とクロック信号生成部１１７とを別個に設ける場合を例に説明したが、これに限定されるものではない。送信部１０８から送信されるシリアル信号Ｄ１の１ビットの周期ΔＴ１と、受信部１１０によって受信されるシリアル信号Ｄ２の１ビットの周期ΔＴ３とが同じである場合には、以下のようにし得る。即ち、クロック信号生成部１０９によって生成されたクロック信号ＴＣＬＫ１～ＴＣＬＫ８を、クロック信号ＲＣＬＫ１～ＲＣＬＫ８として用い得る。このような場合、クロック信号生成部１０９は、クロック信号生成部１１７を兼ね得る。
　上記実施形態をまとめると以下のようになる。
　通信装置（１００Ａ）は、シリアル信号（Ｄ１）を送信する送信部（１０８）と、前記送信部から送信される前記シリアル信号であるシリアル送信信号の１ビットの周期（ΔＴ１）と同じ周期を有する第１基準クロック信号（ＲＥＦＴＣＬＫ）と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差（ＴＰＤ１～ＴＰＤ４）を判定する第１位相差判定部（１１４）と、前記第１位相差が第１位相差閾値（ＰＴＨ１）を超えた場合に、前記送信部から送信された前記シリアル送信信号に異常があると判定する判定部（１１６）と、を備える。このような構成によれば、第１基準クロック信号とシリアル送信信号のエッジとの位相差が第１位相差閾値を超えた場合に、シリアル送信信号に異常があると判定するため、通信品質の的確な評価に資することができる。
　前記シリアル送信信号の１ビットの周期よりも短い時間（ΔＴ２）に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号（ＴＣＬＫ１～ＴＣＬＫ８）のうちのいずれかのクロック信号を前記第１基準クロック信号として決定する第１決定部（１１１）を更に有するようにしてもよい。
　前記第１決定部は、前記複数のクロック信号のうちの前記シリアル送信信号のエッジの直前又は直後に位置するクロック信号を、前記第１基準クロック信号として決定するようにしてもよい。
　前記判定部は、所定時間内に前記第１位相差が前記第１位相差閾値を超えた回数に基づいて、通信の異常の程度を判定するようにしてもよい。このような構成によれば、通信の異常の程度をより的確に把握することが可能となる。
　前記第１位相差閾値は可変であるようにしてもよい。
　シリアル信号（Ｄ２）を受信する受信部（１１０）と、前記受信部によって受信される前記シリアル信号であるシリアル受信信号の１ビットの周期（ΔＴ３）と同じ周期を有する第２基準クロック信号（ＲＥＦＲＣＬＫ）と、前記受信部によって受信された前記シリアル受信信号のエッジとの位相差である第２位相差（ＲＰＤ１～ＲＰＤ４）を判定する第２位相差判定部（１２０）と、を更に備え、前記判定部は、前記第２位相差が第２位相差閾値（ＰＴＨ２）を超えた場合に、前記受信部によって受信された前記シリアル受信信号に異常があると判定するようにしてもよい。このような構成によれば、通信品質のより的確な評価に資することができる。
　前記シリアル受信信号の１ビットの周期よりも短い時間（ΔＴ４）に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号（ＲＣＬＫ１～ＲＣＬＫ８）のうちのいずれかのクロック信号を前記第２基準クロック信号として決定する第２決定部（１１８）を更に有するようにしてもよい。
　前記第２決定部は、前記複数のクロック信号のうちの前記シリアル受信信号のエッジの直前又は直後に位置するクロック信号を前記第２基準クロック信号として決定するようにしてもよい。
　前記判定部は、前記第１位相差判定部による判定結果と前記第２位相差判定部による判定結果とに基づいて、通信の異常要因を判定するようにしてもよい。このような構成によれば、通信の異常要因をより的確に把握することができる。
　前記判定部は、前記第１位相差が前記第１位相差閾値を超え、且つ、前記第２位相差が前記第２位相差閾値を超えた場合には、前記異常要因に外乱ノイズが含まれると判定するようにしてもよい。
　前記判定部は、前記第１位相差が前記第１位相差閾値を超えず、且つ、前記第２位相差が前記第２位相差閾値を超えた場合には、前記異常要因がジッタであると判定するようにしてもよい。
　前記第２位相差閾値は可変であるようにしてもよい。
　前記判定部は、所定時間内に前記第２位相差が前記第２位相差閾値を超えた回数に基づいて、通信の異常の程度を判定するようにしてもよい。
　産業機械（１０）は、上記のような通信装置を備える。
　通信品質判定方法は、シリアル信号を送信部から送信する送信ステップ（Ｓ１１）と、前記送信ステップにおいて送信される前記シリアル信号であるシリアル送信信号の１ビットの周期と同じ周期を有する第１基準クロック信号と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差を判定する第１位相差判定ステップ（Ｓ１２）と、前記第１位相差が第１位相差閾値を超えた場合に、前記送信ステップにおいて送信された前記シリアル送信信号に異常があると判定する判定ステップ（Ｓ１３、Ｓ１４）と、を有する。
　シリアル信号を受信部が受信する受信ステップ（Ｓ４１）と、前記受信ステップにおいて受信される前記シリアル信号であるシリアル受信信号の１ビットの周期と同じ周期を有する第２基準クロック信号と、前記受信部によって受信された前記シリアル受信信号のエッジとの位相差である第２位相差を判定する第２位相差判定ステップ（Ｓ４２）と、を更に有し、前記判定ステップ（Ｓ４３、Ｓ４４）では、前記第２位相差が第２位相差閾値を超えた場合に、前記受信部によって受信された前記シリアル受信信号に異常があると判定するようにしてもよい。
　前記判定ステップ（Ｓ４３、Ｓ４４）では、前記第１位相差判定ステップにおける判定結果と前記第２位相差判定ステップにおける判定結果とに基づいて、通信の異常要因を判定するようにしてもよい。

Claims (17)

  1. 　シリアル信号（Ｄ１）を送信する送信部（１０８）と、
    　前記送信部から送信される前記シリアル信号であるシリアル送信信号の１ビットの周期（ΔＴ１）と同じ周期を有する第１基準クロック信号（ＲＥＦＴＣＬＫ）と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差（ＴＰＤ１～ＴＰＤ４）を判定する第１位相差判定部（１１４）と、
    　前記第１位相差が第１位相差閾値（ＰＴＨ１）を超えた場合に、前記送信部から送信された前記シリアル送信信号に異常があると判定する判定部（１１６）と、
    　を備える、通信装置（１００Ａ）。
  2. 　請求項１に記載の通信装置において、
    　前記シリアル送信信号の１ビットの周期よりも短い時間（ΔＴ２）に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号（ＴＣＬＫ１～ＴＣＬＫ８）のうちのいずれかのクロック信号を前記第１基準クロック信号として決定する第１決定部（１１１）を更に有する、通信装置。
  3. 　請求項２に記載の通信装置において、
    　前記第１決定部は、前記複数のクロック信号のうちの前記シリアル送信信号のエッジの直前又は直後に位置するクロック信号を、前記第１基準クロック信号として決定する、通信装置。
  4. 　請求項１～３のいずれか１項に記載の通信装置において、
    　前記判定部は、所定時間内に前記第１位相差が前記第１位相差閾値を超えた回数に基づいて、通信の異常の程度を判定する、通信装置。
  5. 　請求項１～４のいずれか１項に記載の通信装置において、
    　前記第１位相差閾値は可変である、通信装置。
  6. 　請求項１～５のいずれか１項に記載の通信装置において、
    　シリアル信号（Ｄ２）を受信する受信部（１１０）と、
    　前記受信部によって受信される前記シリアル信号であるシリアル受信信号の１ビットの周期（ΔＴ３）と同じ周期を有する第２基準クロック信号（ＲＥＦＲＣＬＫ）と、前記受信部によって受信された前記シリアル受信信号のエッジとの位相差である第２位相差（ＲＰＤ１～ＲＰＤ４）を判定する第２位相差判定部（１２０）と、
    　を更に備え、
    　前記判定部は、前記第２位相差が第２位相差閾値（ＰＴＨ２）を超えた場合に、前記受信部によって受信された前記シリアル受信信号に異常があると判定する、通信装置。
  7. 　請求項６に記載の通信装置において、
    　前記シリアル受信信号の１ビットの周期よりも短い時間（ΔＴ４）に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号（ＲＣＬＫ１～ＲＣＬＫ８）のうちのいずれかのクロック信号を前記第２基準クロック信号として決定する第２決定部（１１８）を更に有する、通信装置。
  8. 　請求項７に記載の通信装置において、
    　前記第２決定部は、前記複数のクロック信号のうちの前記シリアル受信信号のエッジの直前又は直後に位置するクロック信号を前記第２基準クロック信号として決定する、通信装置。
  9. 　請求項６～８のいずれか１項に記載の通信装置において、
    　前記判定部は、前記第１位相差判定部による判定結果と前記第２位相差判定部による判定結果とに基づいて、通信の異常要因を判定する、通信装置。
  10. 　請求項９に記載の通信装置において、
    　前記判定部は、前記第１位相差が前記第１位相差閾値を超え、且つ、前記第２位相差が前記第２位相差閾値を超えた場合には、前記異常要因に外乱ノイズが含まれると判定する、通信装置。
  11. 　請求項９又は１０に記載の通信装置において、
    　前記判定部は、前記第１位相差が前記第１位相差閾値を超えず、且つ、前記第２位相差が前記第２位相差閾値を超えた場合には、前記異常要因がジッタであると判定する、通信装置。
  12. 　請求項６～１１のいずれか１項に記載の通信装置において、
    　前記第２位相差閾値は可変である、通信装置。
  13. 　請求項６～１２のいずれか１項に記載の通信装置において、
    　前記判定部は、所定時間内に前記第２位相差が前記第２位相差閾値を超えた回数に基づいて、通信の異常の程度を判定する、通信装置。
  14. 　請求項１～１３のいずれか１項に記載の通信装置を備える産業機械（１０）。
  15. 　シリアル信号を送信部から送信する送信ステップ（Ｓ１１）と、
    　前記送信ステップにおいて送信される前記シリアル信号であるシリアル送信信号の１ビットの周期と同じ周期を有する第１基準クロック信号と、前記送信部から送信された前記シリアル送信信号のエッジとの位相差である第１位相差を判定する第１位相差判定ステップ（Ｓ１２）と、
    　前記第１位相差が第１位相差閾値を超えた場合に、前記送信ステップにおいて送信された前記シリアル送信信号に異常があると判定する判定ステップ（Ｓ１３、Ｓ１４）と、
    　を有する、通信品質判定方法。
  16. 　請求項１５に記載の通信品質判定方法において、
    　シリアル信号を受信部が受信する受信ステップ（Ｓ４１）と、
    　前記受信ステップにおいて受信される前記シリアル信号であるシリアル受信信号の１ビットの周期と同じ周期を有する第２基準クロック信号と、前記受信部によって受信された前記シリアル受信信号のエッジとの位相差である第２位相差を判定する第２位相差判定ステップ（Ｓ４２）と、
    　を更に有し、
    　前記判定ステップ（Ｓ４３、Ｓ４４）では、前記第２位相差が第２位相差閾値を超えた場合に、前記受信部によって受信された前記シリアル受信信号に異常があると判定する、通信品質判定方法。
  17. 　請求項１６に記載の通信品質判定方法において、
    　前記判定ステップ（Ｓ４３、Ｓ４４）では、前記第１位相差判定ステップにおける判定結果と前記第２位相差判定ステップにおける判定結果とに基づいて、通信の異常要因を判定する、通信品質判定方法。
PCT/JP2021/000111 2020-01-08 2021-01-05 通信装置、産業機械及び通信品質判定方法 WO2021141026A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021570055A JP7343617B2 (ja) 2020-01-08 2021-01-05 通信装置、産業機械及び通信品質判定方法
DE112021000274.0T DE112021000274T5 (de) 2020-01-08 2021-01-05 Kommunikationseinrichtung, Industriemaschine und Verfahren zur Bestimmung der Qualität der Kommunikation
US17/791,117 US20230034831A1 (en) 2020-01-08 2021-01-05 Communication device, industrial machine, and communication-quality-determining method
CN202180008637.3A CN114930730A (zh) 2020-01-08 2021-01-05 通信装置、工业机械及通信质量判定方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-001328 2020-01-08
JP2020001328 2020-01-08

Publications (1)

Publication Number Publication Date
WO2021141026A1 true WO2021141026A1 (ja) 2021-07-15

Family

ID=76787507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/000111 WO2021141026A1 (ja) 2020-01-08 2021-01-05 通信装置、産業機械及び通信品質判定方法

Country Status (5)

Country Link
US (1) US20230034831A1 (ja)
JP (1) JP7343617B2 (ja)
CN (1) CN114930730A (ja)
DE (1) DE112021000274T5 (ja)
WO (1) WO2021141026A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656277B2 (en) * 2021-06-29 2023-05-23 Nvidia Corporation Clock anomaly detection with dynamic calibration
US11962306B2 (en) 2021-06-29 2024-04-16 Nvidia Corporation Clock anomaly detection
US20230244264A1 (en) * 2022-01-31 2023-08-03 Nvidia Corporation Fast Clock Detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265810A (ja) * 2002-03-20 2003-09-24 Aruze Corp コマンド通信装置
JP2006164425A (ja) * 2004-12-08 2006-06-22 Nec Electronics Corp 位相差検出回路、位相差検出方法、光ディスク装置及び光ディスク装置の制御方法
JP2010004144A (ja) * 2008-06-18 2010-01-07 Fanuc Ltd シリアルデータの劣化検出回路を有する制御回路
JP2016201687A (ja) * 2015-04-10 2016-12-01 ファナック株式会社 制御システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252932C (zh) 2001-05-17 2006-04-19 哉英电子股份有限公司 半导体集成电路
JP4869326B2 (ja) * 2008-08-21 2012-02-08 三菱電機株式会社 通信システム
JP6410281B2 (ja) * 2015-08-26 2018-10-24 堺ディスプレイプロダクト株式会社 データ送受信装置及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265810A (ja) * 2002-03-20 2003-09-24 Aruze Corp コマンド通信装置
JP2006164425A (ja) * 2004-12-08 2006-06-22 Nec Electronics Corp 位相差検出回路、位相差検出方法、光ディスク装置及び光ディスク装置の制御方法
JP2010004144A (ja) * 2008-06-18 2010-01-07 Fanuc Ltd シリアルデータの劣化検出回路を有する制御回路
JP2016201687A (ja) * 2015-04-10 2016-12-01 ファナック株式会社 制御システム

Also Published As

Publication number Publication date
US20230034831A1 (en) 2023-02-02
JP7343617B2 (ja) 2023-09-12
JPWO2021141026A1 (ja) 2021-07-15
DE112021000274T5 (de) 2023-03-02
CN114930730A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
WO2021141026A1 (ja) 通信装置、産業機械及び通信品質判定方法
CN101315406B (zh) 半导体集成电路
CN102047340A (zh) 用于多相时钟产生的设备和方法
CN101646986A (zh) 基于usb的同步和定时系统
US7567108B2 (en) Apparatus and method for generating clock signal
US8184680B2 (en) Data transceiver system and associated methods
US20130099835A1 (en) Calibration apparatus for performing phase detection/edge distance detection upon signals and related calibration method thereof
TW587370B (en) Device, system, and method for compensating for isolation and cable delays in an SSI encoder interface circuit
JP4547454B2 (ja) 信号送信装置
CN110989475B (zh) 分布式系统中编码器位置的处理方法、控制器及系统
JPWO2016199196A1 (ja) 時刻同期装置及び時刻同期システム及び時刻同期方法
JP2008219813A (ja) Ｌｖｄｓ受信装置、ｌｖｄｓ受信方法、ｌｖｄｓデータ伝送システム、および半導体装置
US6898725B2 (en) Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
US6819074B2 (en) Apparatus and method of controlling a driving speed of a motor
KR20230128561A (ko) 공유 데이터 버스에서 미사용 단위 간격에 대한 타이밍조정
US20230033295A1 (en) Communication device, industrial machine, and communication method
Ge et al. Chaos synchronization and chaos anticontrol of a rotationally supported simple pendulum
US7800997B2 (en) Method and apparatus for generating frequency-multiplied frequency generator signal used in optical drive
JP2011130231A (ja) パラメータ設定装置およびパラメータ設定方法
WO2019061875A1 (zh) 一种电平转化器的时钟输入信号异常的处理方法
EP4325306A1 (en) Method for acquiring encoder position in distributed system, controllers and system
US7721060B2 (en) Method and apparatus for maintaining data density for derived clocking
US20130176117A1 (en) Electronic apparatus and method for detecting information using the same
US7047345B2 (en) Logic configured for complimenting data on a bus when threshold exceeded
JP2023121618A (ja) 送信回路、受信回路、及び通信回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21738626

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021570055

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21738626

Country of ref document: EP

Kind code of ref document: A1