JP2023121618A - 送信回路、受信回路、及び通信回路 - Google Patents

送信回路、受信回路、及び通信回路 Download PDF

Info

Publication number
JP2023121618A
JP2023121618A JP2022025064A JP2022025064A JP2023121618A JP 2023121618 A JP2023121618 A JP 2023121618A JP 2022025064 A JP2022025064 A JP 2022025064A JP 2022025064 A JP2022025064 A JP 2022025064A JP 2023121618 A JP2023121618 A JP 2023121618A
Authority
JP
Japan
Prior art keywords
signal
data
circuit
logic level
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022025064A
Other languages
English (en)
Inventor
啓一 伊藤
Keiichi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022025064A priority Critical patent/JP2023121618A/ja
Priority to US18/087,908 priority patent/US20230268937A1/en
Publication of JP2023121618A publication Critical patent/JP2023121618A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H04B1/0075—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Figure 2023121618000001
【課題】複雑な処理を実行することなく安全にデータを通信できる送信回路を提供する。
【解決手段】受信回路に対して配線を介して接続される送信回路であって、前記送信回路は、
第１データに応じて論理レベルが変化する矩形波状の第１信号と、第２データに応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを前記受信回路に送信し、前記受信回路は、前記配線を介して入力される入力信号を取得するＡＤコンバータと、前記ＡＤコンバータの出力を処理する処理回路と、を備え、前記処理回路は、前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１データを取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２データを取得する。
【選択図】図１

Description

本発明は、送信回路、受信回路、及び通信回路に関する。
送信回路と、受信回路とでデータをやりとりする際には、送受信されるデータを、共通のデータ（いわゆる鍵）を用いて暗号化することがある（例えば、特許文献１参照）。
特開２０２０－３６１７０号公報
送受信されるデータを暗号化する場合、一般に、送信回路及び受信回路で実行される処理が複雑になる。
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、複雑な処理を実行することなく安全にデータを通信できる送信回路、受信回路、及び通信回路を提供することにある。
前述した課題を解決する本発明にかかる第１の態様は、受信回路に対して配線を介して接続される送信回路であって、前記送信回路は、第１データに応じて論理レベルが変化する矩形波状の第１信号と、第２データに応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを前記受信回路に送信し、前記受信回路は、前記配線を介して入力される入力信号を取得するＡＤコンバータと、前記ＡＤコンバータの出力を処理する処理回路と、を備え、前記処理回路は、前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１データを取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２データを取得する。
前述した課題を解決する本発明にかかる第２の態様は、第１情報に応じて論理レベルが変化する矩形波状の第１信号と、第２情報に応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを送信する送信回路に配線を介して接続される受信回路であって、前記配線を介して入力される入力信号を取得するＡＤコンバータと、前記ＡＤコンバータの出力を処理する処理回路と、を備え、前記処理回路は、前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１情報を取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２情報を取得する。
前述した課題を解決する本発明にかかる第３の態様は、送信回路と、前記送信回路に配線を介して接続される受信回路と、を備える通信回路であって、前記送信回路は、第１情報に応じて論理レベルが変化する矩形波状の第１信号と、第２情報に応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを、前記配線を介して前記受信回路に送信し、前記受信回路は、前記配線を介して入力される入力信号を取得するＡＤコンバータと、前記ＡＤコンバータの出力を処理する処理回路と、を備え、前記処理回路は、前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１情報を取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２情報を取得する。
複雑な処理を実行することなく安全にデータを通信できる、送信回路、受信回路、及び通信回路を提供することができる。
通信回路１０の一例を示す図である。 信号Ｓ１の一例を示す図である。 信号Ｓ２の一例を示す図である。 通信回路１０で実行される処理の一例を示すフローチャートである。 通信回路１０でやりとりされるデータの一例を示す図である。 マイコン２０及び調整回路２５の一例を示す図である。
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜通信回路１０について＞＞＞
図１は、本発明の一実施形態である通信回路１０の一例を示す図である。通信回路１０は、データを送信するマイクロコンピュータ（以下、「マイコン」と称する。）２０と、マイコン２０からのデータを受信するマイコン２１と、を含んで構成される。
＜＜マイコン２０＞＞
マイコン２０は、メモリ４０（後述）に格納されたデータＤ１，Ｄ２に応じた信号Ｓ１，Ｓ２を送信する「送信回路」であり、メモリ４０、ＣＰＵ４１、及びＩＦ回路４２を含んで構成される。
メモリ４０は、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等、各種データや、ＣＰＵ４１が実行するプログラム（不図示）を記憶する回路である。本実施形態のメモリ４０には、マイコン２１に送信するためのデータＤ１，Ｄ２が格納されている。なお、データＤ１，Ｄ２は、例えばマイコン２１が制御する所定の回路や機器（不図示）の状態を設定するためのデータである。
ＣＰＵ（Central Processing Unit）４１は、メモリ４０に格納されているプログラムを実行することによりマイコン２０の全体を統括制御するプロセッサである。詳細は後述するが、ＣＰＵ４１は、所定のプロトコルに従って、データＤ１，Ｄ２に応じた信号Ｓ１，Ｓ２を生成する。
ＩＦ（interface）回路４２は、ＣＰＵ４１で生成された信号Ｓ１，Ｓ２をマイコン２１に出力する回路である。本実施形態のＩＦ回路４２は、配線２２の寄生容量等を考慮しつつ、所望の波形の信号Ｓ１，Ｓ２が出力できるよう、十分大きな駆動能力を有する。
＜＜信号Ｓ１＞＞
図２は、「０」または「１」を示すデータＤ１に応じた信号Ｓ１を説明するための図である。ＣＰＵ４１は、データＤ１が「１」を示す場合、時刻ｔ０～ｔ１に示すように、信号Ｓ１を、矩形波状に変化させる。具体的には、ＣＰＵ４１は、信号Ｓ１をハイレベル（以下、Ｈレベルと称する。）に変化させた後、ローレベル（以下、Ｌレベルと称する。）に変化させる。
一方、ＣＰＵ４１は、データＤ１が「０」を示す場合、時刻ｔ１～ｔ２に示すように、Ｌレベルの信号Ｓ１を出力する。なお、本実施形態では、Ｈレベルは、所定の電圧Ｖ１のレベル（例えば、３Ｖ）であることとする。また、データＤ１を構成する情報の最小単位（ここでは、１ビット）に対応する信号Ｓ１の期間は、期間Ｔ１である。
＜＜信号Ｓ２＞＞
図３は、「０」～「３」の何れかを示すデータＤ２に応じた信号Ｓ２を説明するための図である。ＣＰＵ４１は、データＤ２が「０」を示す場合、時刻ｔ１０～ｔ１１に示すように、傾きＡ０でＨレベルとなった後に、Ｌレベルに変化する信号Ｓ２を生成する。
ＣＰＵ４１は、データＤ２が「１」を示す場合、時刻ｔ１１～ｔ１２に示すように、傾きＡ１でＨレベルとなった後に、Ｌレベルに変化する信号Ｓ２を生成する。また、ＣＰＵ４１は、データＤ２が「２」を示す場合、時刻ｔ１２～ｔ１３に示すように、傾きＡ２でＨレベルとなった後に、Ｌレベルに変化する信号Ｓ２を生成する。
さらに、ＣＰＵ４１は、データＤ２が「３」を示す場合、時刻ｔ１３～ｔ１４に示すように、傾きＡ３でＨレベルとなった後に、Ｌレベルに変化する信号Ｓ２を生成する。なお、データＤ２を構成する情報の最小単位（ここでは、０～３のうちの何れかの値）に対応する信号Ｓ２の期間は、期間Ｔ２である。本実施形態では、傾きＡ０～Ａ３のそれぞれは、正の値を有するとともに、Ａ０＞Ａ１＞Ａ２＞Ａ３の関係を満たす。
また、本実施形態では、ＣＰＵ４１は、信号Ｓ１の期間Ｔ１と、信号Ｓ２の期間Ｔ２とが等しくなるよう、信号Ｓ１，Ｓ２を生成する。このため、例えば、「１」を示す信号Ｓ１の波形と、「０」～「３」を示す信号Ｓ２の波形とは、Ｈレベルとなる際の傾きは異なるものの近似する。
したがって、仮に、信号Ｓ１，Ｓ２がマイコン２１に送信される際に、外部より配線２２の電圧がモニタされた場合であっても、信号Ｓ１，Ｓ２が異なる信号であることを識別することは難しい。詳細は後述するが、このような信号Ｓ１，Ｓ２をマイコン２０，２１でやりとりすることにより、暗号化と同様に、安全にデータＤ１，Ｄ２の通信を行うことができる。
なお、なお、信号Ｓ１は、「第１信号」に相当し、信号Ｓ２は、「第２信号」に相当する。また、信号Ｓ１，Ｓ２のＬレベルは、「第１レベル」に相当し、Ｈレベルは、「第２レベル」に相当する。さらに、データＤ１は、「第１データ」に相当し、データＤ２は、「第２データ」に相当する。
＜＜マイコン２１＞＞
マイコン２１は、マイコン２０から送信される信号Ｓ１，Ｓ２に基づいてデータＤ１，Ｄ２を受信する「受信回路」であり、ＡＤＣ５０、ＣＰＵ４１、及びＩＦ回路４２を含んで構成される。
ＡＤコンバータ（ＡＤＣ）５０は、配線２２を介して入力されるアナログの信号Ｓ１，Ｓ２を取得して、デジタル値に変換する。なお、ＡＤコンバータ５０は、後述するＣＰＵ５２が信号Ｓ１，Ｓ２の立ち上がりの傾きの値を判別できるよう、十分短いサンプリング周期で信号Ｓ１，Ｓ２を取得する。
メモリ５１は、メモリ４０と同様に、各種データや、ＣＰＵ５２が実行するプログラムを記憶する回路である。
ＣＰＵ５２は、メモリ５１に格納されているプログラムを実行することによりマイコン２１の全体を統括制御するプロセッサである。本実施形態では、ＣＰＵ５２がプログラムを実行することにより、ＣＰＵ５２には、判定部６０及び取得部６１が実現される。なお、ＣＰＵ５２は、「処理回路」に相当する。
判定部６０は、ＡＤコンバータ５０から出力されるデジタル値に基づいて、配線２２を介して入力される信号（以下、入力信号Ｓｉｎと称する。）が、信号Ｓ１，Ｓ２の何れであるかを判定する。判定部６０は、入力信号Ｓｉｎの立ち上がりの傾きが、所定の条件（以下、条件Ｘと称する。）を満たす場合には、入力信号Ｓｉｎが、信号Ｓ１であることを判定し、条件Ｘを満たさない場合には、入力信号Ｓｉｎが、信号Ｓ２であることを判定する。
ここで、「条件Ｘ」は、入力信号Ｓｉｎの立ち上がりの傾きが、傾きＡ０より十分大きいこと、または、入力信号Ｓｉｎの立ち上がりの傾きが、傾きＡ３より十分小さいことである。なお、入力信号Ｓｉｎが「１」を示す信号Ｓ１の場合、入力信号Ｓｉｎの立ち上がりの傾きが、傾きＡ０より十分大きくなり、入力信号Ｓｉｎが「０」を示す信号Ｓ１の場合、入力信号Ｓｉｎの立ち上がりの傾きが、傾きＡ３より十分小さくなる。
なお、本実施形態の判定部６０は、例えば、マイコン２０からの信号Ｓ１，Ｓ２の前に予め送信される所定の信号（いわゆる、スタートビット）を取得すると、上述した入力信号Ｓｉｎの判定処理を実行する。
取得部６１は、入力信号Ｓｉｎが、信号Ｓ１であると判定された場合、信号Ｓ１の論理レベルから、データＤ１（つまり、「０」、「１」の値）を取得する。また、取得部６１は、入力信号Ｓｉｎが、信号Ｓ２であると判定された場合、信号Ｓ２の立ち上がりの傾きから、データＤ２（つまり、「０」～「３」の値）を取得する。
＜＜データＤ１，Ｄ２の送受信について＞＞
図４は、マイコン２０，２１のデータの送受信の処理の一例を示すフローチャートである。図５は、マイコン２０から出力される信号Ｓ１，Ｓ２の一例を示す図である。
まず、図４に示すように、マイコン２０は、所定のプロトコルに従って、データＤ１，Ｄ２に応じた信号Ｓ１，Ｓ２を出力する（Ｓ１０）。具体的には、マイコン２０は、例えば図５に示すように、時刻ｔ２０から信号Ｓ１を出力し、時刻ｔ２１から信号Ｓ２を出力する。さらに、マイコン２０は、時刻ｔ２２から信号Ｓ１を出力する。
マイコン２１のＡＤコンバータ５０は、配線２２を介して入力される入力信号Ｓｉｎを取得する（Ｓ２０）。そして、判定部６０は、入力信号Ｓｉｎが、信号Ｓ１であるか、信号Ｓ２であるかを判定する（Ｓ２１）。入力信号Ｓｉｎが、信号Ｓ１である場合（Ｓ２１:Ｓ１）、取得部６１は、信号Ｓ１の論理レベルに基づいてデータＤ１を取得する（Ｓ２２）。
一方、入力信号Ｓｉｎが、信号Ｓ２である場合（Ｓ２１:Ｓ２）、取得部６１は、信号Ｓ２の立ち上がりの傾きを分析する（Ｓ２３）。具体的には、取得部６１は、信号Ｓ２の立ち上がりの傾きを計算し、傾きＡ０～Ａ３の何れであるかを判定する。
そして、取得部６１は、信号Ｓ２の立ち上がりの傾きの分析結果に基づいて、データＤ２を取得する（Ｓ２４）。
このように、本実施形態では、信号Ｓ１と波形が近似している信号Ｓ２を用いて、信号Ｓ１に対応するデータＤ１とは異なるデータＤ２の通信が可能となる。したがって、仮に、配線２２の電圧が外部より監視された場合であっても、外部から把握されずにデータＤ２を通信できる。
＜＜＜他の実施形態＞＞＞
図１のマイコン２０は、ＣＰＵ４１が信号Ｓ１，Ｓ２を生成することとしたが、これに限られない。例えば、マイコン２０が、外部の調整回路２５を制御し、信号Ｓ１，Ｓ２を生成することとしても良い。なお、図１と、図６とで同じ符号が付されたブロックは同じであるため、ここでは、マイコン２０から出力される信号Ｓｏｕｔと、調整回路２５とを中心に説明する。
マイコン２０は、「１」を示すデータＤ１と、「０」～「３」を示すデータＤ２とに基づいて、矩形波状の信号Ｓｏｕｔ、つまり図２の時刻ｔ０～ｔ１における信号Ｓ１と同じ波形の信号を生成する。また、マイコン２０は、「０」を示すデータＤ１に基づいて、Ｌレベルの信号Ｓｏｕｔ、つまり図２の時刻ｔ１～ｔ２における信号Ｓ１と同じ波形の信号を生成する。
調整回路２５は、ＩＦ回路４２から出力される信号Ｓｏｕｔの立ち上がりの傾きを調整する回路であり、スイッチ７０～７３、コンデンサ８０～８３、及び抵抗９０を含んで構成される。
スイッチ７０～７３は、ＣＰＵ４１によりオン、オフが制御される素子である。スイッチ７０～７３のそれぞれには、コンデンサ８０～８３が接続されている。また、配線２２には直列に抵抗９０が接続されている。なお、本実施形態では、コンデンサ８０～８３の容量値は同じである。
ＣＰＵ４１は、「１」を示すデータＤ１を送信する際には、スイッチ７０～７３の全てをオフする。この結果、信号Ｓｏｕｔの波形は、「１」を示すデータＤ１に応じた信号Ｓ１の波形（図２の時刻ｔ０～ｔ１）となる。
ＣＰＵ４１は、「０」を示すデータＤ２を送信する際には、スイッチ７０をオンし、スイッチ７１～７３をオフする。この結果、信号Ｓｏｕｔの波形は、立ち上がりの傾きＡ０を有する信号Ｓ２の波形（図３の時刻ｔ１０～ｔ１１）となる。
ＣＰＵ４１は、「１」を示すデータＤ２を送信する際には、スイッチ７０，７１をオンし、スイッチ７２，７３をオフする。この結果、信号Ｓｏｕｔの波形は、立ち上がりの傾きＡ１を有する信号Ｓ２の波形（図３の時刻ｔ１１～ｔ１２）となる。
ＣＰＵ４１は、「２」を示すデータＤ２を送信する際には、スイッチ７０～７２をオンし、スイッチ７３をオフする。この結果、信号Ｓｏｕｔの波形は、立ち上がりの傾きＡ２を有する信号Ｓ２の波形（図３の時刻ｔ１２～ｔ１３）となる。
ＣＰＵ４１は、「３」を示すデータＤ２を送信する際には、スイッチ７０～７３の全てをオンする。この結果、信号Ｓｏｕｔの波形は、立ち上がりの傾きＡ３を有する信号Ｓ２の波形（図３の時刻ｔ１３～ｔ１４）となる。
なお、ＣＰＵ４１は、「０」を示すデータＤ１を送信する際には、例えば、スイッチ７０～７３の全てをオフし、Ｌレベルの信号Ｓｏｕｔを出力する。このように、マイコン２０及び調整回路２５を用いた場合であっても、所望の信号Ｓ１，Ｓ２を出力することができる。
＜＜＜その他＞＞＞
本実施形態では、信号S２の傾きを、データＤ２の値である「０」～「３」のそれぞれに対応させることとしたが、これに限られない。例えば、データＤ２の値が、「０」、「１」の２値のみの場合の場合、信号Ｓ２の傾きをＡ０，Ａ１としても良い。また、信号Ｓ２の傾きを、データＤ２の値に合わせ、４つ以上変化させても良い。
また、本実施形態では、データＤ２に応じて信号Ｓ２の立ち上がりの傾きを変化させたが、例えば、信号Ｓ２の立ち下がりの傾き、または、信号Ｓ２の立ち上がり及び立ち下がりの両方の傾きを変化させても良い。
＝＝＝＝まとめ＝＝＝＝
以上、本実施形態のマイコン２０について説明した。マイコン２０は、データＤ１，Ｄ２のそれぞれに応じた信号Ｓ１，Ｓ２をマイコン２１に送信する。この結果、マイコン２０は、暗号化等の複雑な処理を行うことなく、安全にデータＤ１とは異なるデータＤ２を送信することができる。
また、マイコン２１は、入力信号Ｓｉｎが、信号Ｓ１，Ｓ２の何れかであるかを判定し、判定結果に応じて、データＤ１，Ｄ２を取得する。したがって、本実施形態のマイコン２１は、信号Ｓ１，Ｓ２の傾きに基づいて、データＤ１，Ｄ２を判定するため、暗号化等の複雑な処理を行うことなく、安全にデータＤ１とは異なるデータＤ２を受信することができる。
また、マイコン２０，２１を備える通信回路１０を用いることにより、複雑な処理を行うことなく、安全にデータＤ１とは異なるデータＤ２を受信することができる。
また、マイコン２０は、例えば、信号Ｓ２の立ち上がりの傾きと、立ち下がりの傾きとの両方を、データＤ２に基づいて変化させても良い。しかしながら、本実施形態では、信号Ｓ２の立ち上がりの傾きのみを変化させているため、マイコン２０の処理量を軽減できる。
また、マイコン２０は、信号Ｓ１，Ｓ２のそれぞれを、０Ｖと、電圧Ｖ１のレベルとの間で変化させている。つまり、信号Ｓ１，Ｓ２のそれぞれのＬレベルと、Ｈレベルとは一致する。したがって、本実施形態では、信号Ｓ１，Ｓ２の両者の波形を近似させることができるため、より安全にデータＤ２を送信することができる。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
１０ 通信回路
２０，２１ マイコン
２２ 配線
２５ 調整回路
４０，５１ メモリ
４１，５２ ＣＰＵ
４２ ＩＦ回路
５０ ＡＤコンバータ
６０ 判定部
６１ 取得部
７０～７３ スイッチ
８０～８３ コンデンサ
９０ 抵抗

Claims (5)

  1. 受信回路に対して配線を介して接続される送信回路であって、
    前記送信回路は、
    第１データに応じて論理レベルが変化する矩形波状の第１信号と、第２データに応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを前記受信回路に送信し、
    前記受信回路は、
    前記配線を介して入力される入力信号を取得するＡＤコンバータと、
    前記ＡＤコンバータの出力を処理する処理回路と、
    を備え、
    前記処理回路は、
    前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、
    前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１データを取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２データを取得する、
    送信回路。
  2. 第１データに応じて論理レベルが変化する矩形波状の第１信号と、第２データに応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを送信する送信回路に配線を介して接続される受信回路であって、
    前記配線を介して入力される入力信号を取得するＡＤコンバータと、
    前記ＡＤコンバータの出力を処理する処理回路と、
    を備え、
    前記処理回路は、
    前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、
    前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１データを取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２データを取得する、
    受信回路。
  3. 送信回路と、前記送信回路に配線を介して接続される受信回路と、を備える通信回路であって、
    前記送信回路は、
    第１データに応じて論理レベルが変化する矩形波状の第１信号と、第２データに応じた傾きを有し、論理レベルが変化する第２信号と、の何れかを、前記配線を介して前記受信回路に送信し、
    前記受信回路は、
    前記配線を介して入力される入力信号を取得するＡＤコンバータと、
    前記ＡＤコンバータの出力を処理する処理回路と、
    を備え、
    前記処理回路は、
    前記ＡＤコンバータの出力に基づいて、前記入力信号が前記第１信号であるか、前記第２信号であるかを判定し、
    前記入力信号が前記第１信号であると判定された場合、前記第１信号の論理レベルから前記第１データを取得し、前記入力信号が前記第２信号であると判定された場合、前記第２信号の傾きから前記第２データを取得する、
    通信回路。
  4. 請求項３に記載の通信回路であって、
    前記送信回路は、
    第２信号の立ち上がりと、立ち下がりとのうち、何れか一方を前記第２データに応じた傾きとする、
    通信回路。
  5. 請求項３または請求項４に記載の通信回路であって、
    前記第１及び第２信号のそれぞれは、第１レベルと、第２レベルとの間で変化する、
    通信回路。




JP2022025064A 2022-02-21 2022-02-21 送信回路、受信回路、及び通信回路 Pending JP2023121618A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022025064A JP2023121618A (ja) 2022-02-21 2022-02-21 送信回路、受信回路、及び通信回路
US18/087,908 US20230268937A1 (en) 2022-02-21 2022-12-23 Transmitter circuit, receiver circuit, and communication circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022025064A JP2023121618A (ja) 2022-02-21 2022-02-21 送信回路、受信回路、及び通信回路

Publications (1)

Publication Number Publication Date
JP2023121618A true JP2023121618A (ja) 2023-08-31

Family

ID=87574699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022025064A Pending JP2023121618A (ja) 2022-02-21 2022-02-21 送信回路、受信回路、及び通信回路

Country Status (2)

Country Link
US (1) US20230268937A1 (ja)
JP (1) JP2023121618A (ja)

Also Published As

Publication number Publication date
US20230268937A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
KR20170003501A (ko) 프로그램 가능 음향 센서를 위한 다중 기능 핀들
JP7119437B2 (ja) 車両用マスタ電子制御装置、車両用スレーブ電子制御装置、車両用ログ収集システム及び車両用ログ収集プログラム
US9319179B1 (en) Methods and apparatus for generating expanded code words to support error correction in a data communication system
WO2021141026A1 (ja) 通信装置、産業機械及び通信品質判定方法
JP2023121618A (ja) 送信回路、受信回路、及び通信回路
JP2019114906A (ja) 半導体装置及び半導体システム
JP2013191985A (ja) 光トランシーバ、光トランシーバの送信信号の調整方法及びプログラム
JP2020098966A (ja) 位相差調整回路
JP6690476B2 (ja) 通信システム
JP2011130231A (ja) パラメータ設定装置およびパラメータ設定方法
JP6102785B2 (ja) 物理量センサ
JP2019144806A (ja) 制御装置
WO2018135305A1 (ja) 通信装置、通信システム及びコンピュータプログラム
CN115801522B (zh) 一种两路相参线性调频信号的生成方法、系统及相关设备
US20170134035A1 (en) Measuring device, measuring system, measuring method, and computer readable recording medium
CN112711295B (zh) 时序产生器、时序产生方法以及控制芯片
US12009834B2 (en) Control circuit and method for calibrating signal converter, and signal conversion system using the same
US10907996B2 (en) Measurement apparatus for outputting signals from an encoder that are time-division multiplexed
US11035938B2 (en) Ultrasound scanning system and ultrasound scanning method
EP1926024B1 (en) Serial communication control system
JPH11355258A (ja) 位相調整回路
KR20160118049A (ko) 전자 장치, 이의 비동기 방식 데이터 전송 방법 및 광학 이미지 안정화 모듈
CN116169994A (zh) 信号触发输出方法及装置
TWI429933B (zh) 信號誤差調整系統、信號處理器及其調整方法
CN117665722A (zh) Fmcw雷达的控制方法、电子设备及存储介质