JP2006227674A

JP2006227674A - 信号検出装置

Info

Publication number: JP2006227674A
Application number: JP2005037142A
Authority: JP
Inventors: Junji Yamaguchi; 淳史山口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-02-15
Filing date: 2005-02-15
Publication date: 2006-08-31

Abstract

【課題】マイクロコンピュータを用いたシステムにおいて、設計ミスや接触不良などによる不具合動作の修正に時間がかかっている状況を解決し、特定の状況に対してのみ発生し発見が困難なデータバス上のデータ衝突による不具合動作の検出を容易にする信号検出装置を提供することを目的とする。
【解決手段】中間信号レベル検出手段２によって検出された中間信号レベル発生信号により記憶手段４の番地を変更することで、特定の状況に対してのみ発生する不具合の記録を記憶手段４に順次保存することで、発見が困難な不具合の検出を容易にするものである。
【選択図】図１

Description

本発明は、複数のデバイスが接続されるマイクロコンピュータ（以下マイコン）を用いたシステムなどにおいて、データバス上でのデータ衝突などの不具合を容易に発見することの可能な信号検出装置に関するものである。

近年、マイコンを用いたシステムは、携帯電話や、テレビ、カメラ、ＶＴＲ，ＤＶＤなどのオーディオビデオ関連製品、洗濯機などの家電製品、産業用制御機器にいたるまで、様々な分野で用いられている。このようなマイコンを用いたシステムにおいては、例えば、ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ（以下ＳＲＡＭ）や、プログラミングが可能なＬＳＩであるＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ（以下ＦＰＧＡ）や専用ＬＳＩなど複数のデバイスがマイコンのデータバス、アドレスバスに接続されている。マイコンは、自身が制御可能なアドレス空間内にそれぞれのデバイスを制御するアドレス空間を割り当てることにより、データバス、アドレスバスを介して読み出しや書き込み動作をおこない、全体のシステムを制御している。

従って、例えばデバイスの破壊、設計ミス、アドレスバスの接触不良などの原因による誤動作によって、異なる２つのデバイスが同じアドレス空間で動作するような場合は、マイコンが読み出し動作をおこなうと２つの異なるデバイスより同時にデータが出力され、データバス上でデータ衝突が発生する。

このような場合、従来においてはロジックアナライザやオシロスコープなどの各種の計測器を用いて、技術者自身が信号波形などを詳細に調査することで不具合原因を究明していた。

またマイコンの暴走監視装置としては、特許文献１に示されるように、２つのマイコンを用いて異常検出をおこない、異常発生時にはリセット信号を発することにより異常動作を防止する方法が提案されている。

またマイコンの１つの入力端子で３通りの状態を判別する方法に関しては、特許文献２に示されるように、１つの入力端子に互いに異なるスレッショルド電圧を有するインバータを接続し、そのインバータの出力の組み合わせによって入力端子に印加された３種類の信号レベルを検出する回路や、特許文献１に示されるように、所定期間に第１の電位レベルを保持している場合、第２の電位レベルを保持している場合、あるいは第１の電位レベルと第２の電位レベルの間で変化する場合を判別する方法が提案されている。
特開平３−２１７３６４号公報特開昭５５−１４７０３９号公報特公平８−１２９８８号公報

しかしながら、このようなデータバス上のデータ衝突による動作不具合は、ある特定のアドレスに対してのみ発生し、他のほとんどのアドレスに対しては発生しない。さらに、データ衝突が発生しても、２つの異なるデバイスとも“０”もしくは、“１”を出力している場合は、データバス上においても“０”もしくは“１”の電位レベルとなり、この場合動作不具合も発生しない。２つの異なるデバイスから同時に異なるレベルを出力する場合に“０”と“１”の中間的な電位レベルがデータバスに発生するため、動作不具合が発生する。従って、システムの状態により、動作不具合が発生したり、しなかったりするため、再現性に乏しく上記の従来の技術者自身が詳細に調査する方法では、原因の究明が非常に困難であるという問題点を有していた。

また、上記従来の暴走監視装置では、車載用制御装置などの異常動作防止に対する信頼性および安全性を確保することを目的に、マイコンのリセット信号を発生するもので、データバス上のデータ衝突による動作不具合の原因を究明するためのものではない。

また、上記従来のマイコンの１つの入力端子で３通りの状態を判別する方法では、入力端子数を少なくすることを目的に、互いに異なるスレッショルド電圧を用いる場合と、所定期間の電位レベルを検出することで３種類の状態を検出するもので、いずれもデータバス上のデータ衝突による動作不具合の原因を究明するためのものではない。

本発明は上記従来の問題点を解決するもので、マイコンを用いたシステムにおけるデータバス上でのデータ衝突の原因を究明するための情報を容易に提供可能な信号検出装置を提供することを目的とする。

本発明の請求項１に記載の信号検出装置は、２つの異なるデバイスから同時に異なるレベルを出力する場合に“０”と“１”の中間的な電位レベルが発生することに着目し、
中間信号レベル判定用入出力手段に印加された信号の電位レベルを検出する中間信号レベル検出手段と、記憶信号用出力手段の信号を記憶する記憶手段と、前記中間信号レベル検出手段の出力に従い、記憶手段の動作を制御する記憶制御手段と、を備え、前記中間信号レベル判定用入出力手段に印加された信号をトリガ信号のタイミングに従って取り込んだ際、その電位レベルが中間レベルである場合の記憶信号用出力手段の信号を記憶手段に順次記憶しておくことを特徴としたものであり、特定の状況に対してのみ発生し、状況によっては衝突が発生しても正常に動作する場合があるような非常に発見が困難な不具合の検出を容易にするという作用を有する。

本発明の請求項２に記載の信号検出装置は、中間信号レベル判定用入力手段に印加された信号の電位レベルを検出する中間信号レベル検出手段と、記憶信号用入力手段の信号を記憶する記憶手段と、前記中間信号レベル検出手段の出力に従い、記憶手段の動作を制御する記憶制御手段と、を備え、前記中間信号レベル判定用入力手段に印加された信号をトリガ信号用入力手段のタイミングに従って取り込んだ際、その電位レベルが中間レベルである場合の記憶信号用入力手段の信号を記憶手段に順次記憶しておくことを特徴としたものであり、特定の状況に対してのみ発生し、状況によっては衝突が発生しても正常に動作する場合があるような非常に発見が困難な不具合の検出を容易にし、さらにマイコンを用いたシステムに不具合検出をおこなう場合のみ接続可能であるため、通常動作時には余分な電力などが必要ないという作用を有する。

以上のように本発明は、特定の状況に対してのみ発生し、状況によっては衝突が発生しても正常に動作する場合があるような非常に発見が困難な不具合の検出を容易にするという優れた効果が得られる。

また以上のように本発明は、特定の状況に対してのみ発生し、状況によっては衝突が発生しても正常に動作する場合があるような非常に発見が困難な不具合の検出を容易にし、さらに、通常動作時には余分な電力などが必要ないという優れた効果が得られる。

以下、本発明の実施の形態について図１から図６を用いて説明する。

（実施の形態１）
図１は本発明の実施の形態１による信号検出装置をマイコンに内蔵した場合の構成を示すブロック図である。

図１において、１は中間信号レベル判定用入出力手段で、２は印加された信号の電位レベルが中間レベルであるかどうかを検出する中間信号レベル検出手段、３は中間信号レベル検出手段２の出力に従って記憶手段を制御する記憶制御手段、４は記憶制御手段の出力に従って信号を記憶する記憶手段、５は記憶信号用出力手段、６は中間信号レベル検出手段２、記憶制御手段３、記憶手段４で構成された信号検出手段である。

例えば、前記中間信号レベル判定用入出力手段１はマイコンにおけるデータバスに、記憶信号用出力手段５はアドレスバスに相当し、それぞれマイコン内部のデータバス、アドレスバスに接続されている。またトリガ信号は、マイコンが読み出し動作をおこなった場合の取込みタイミング信号に相当し、従来のマイコンに対し信号検出手段６が追加になっている。

図２は、本発明の信号検出装置を内蔵したマイコンを用いたシステムの１例の構成を示すブロック図である。

図２において１０１は本発明の信号処理装置を内蔵したマイコン、１０２、１０３はマイコンで制御する外部デバイス１、２でＳＲＡＭやＦＰＧＡや専用ＬＳＩなどであり、データバス、アドレスバス、読み出し用制御信号などで接続されている。また図２において、１は中間信号レベル判定用入出力手段、５は記憶信号用出力手段で、図１におけるものと同じである。

図３は、本発明の信号検出装置を内蔵したマイコンを用いたシステムにおいて、誤動作によりデータバス上のデータ衝突が発生した場合の各端子の様子を表した模式図である。

図３は、横軸を時間軸とし、アドレス１〜４に対して読み出し動作をおこなった場合のタイミングチャートを模式的に表現したもので、アドレス１、２、４に対して外部デバイス１が出力し、アドレス２、３、４に対して外部デバイス２が出力するという不具合動作を行なうとする。

図４は、中間信号レベルの検出の模様を説明する模式図である。

図４は異なる２つのスレッショルド電圧で信号の電位レベルを個別に判定した結果の組み合わせで、中間信号レベル領域の入力を検出する方法を説明している。

以上のように構成された信号検出装置について、図１から４を用いて読み出し動作時にデータ衝突が発生した場合の動作を説明する。

信号検出手段６は、中間信号レベル判定用入出力手段１に中間信号レベルが発生した場合の記憶信号用出力手段５の信号を記憶手段４に順次保存するように動作する。

すなわち、記憶制御手段３は、記憶手段４にトリガ信号に従って、常に記憶信号用出力手段５の信号、すなわちアドレスバスの信号を記憶するように制御する。現在記憶手段４に書き込んでいる番地をＮとする。記憶制御手段３は、中間信号レベル検出手段２より中間信号レベル発生信号を検出した場合には記憶手段４の番地をＮ＋１に増やし、また検出していない場合には記憶手段４の番地を増やさないように制御する。これにより中間信号レベルが発生したときのアドレスバスの信号が、記憶手段４の番地Ｎに保存され、次のトリガ信号に従ってアドレスバスの信号を記憶する番地はＮ＋１となる。中間信号レベル発生信号を検出していない場合には記憶手段４の番地を増やさないため、常に同じＮ番地にアドレスバスの信号を上書きすることになる。

図３に示す場合についてさらに詳細に説明する。

現在、記憶手段４のＭ番地にトリガ信号に従って中間信号レベルを検知しない時にはアドレスバスの信号を常に上書きしているものとする。

まずアドレス１に対する読み出し動作を行なった場合には、外部デバイス１のみが出力するため、データバスの信号の電位レベルは、図４における低信号レベル領域か、もしくは高信号レベル領域になり、中間信号レベルは検出されない。同時にアドレス１は、記憶手段４のＭ番地に一時保存されるが、中間信号レベル検出手段２より中間信号レベル発生信号は送信されないため、記憶制御手段３は記憶手段４の番地を増やさない。デバイス１の出力はデータバスを介して読み込まれ、“０”か、もしくは“１”としてマイコンに正常に解釈される。

次にアドレス２に対する読み出し動作を行なった場合には、誤動作により外部デバイス１および２が同時に出力するため、データバス上でのデータ衝突が発生する。例えば、外部デバイス１が出力した電位レベルが“０”で、外部デバイス２が出力した電位レベルが“１”の場合、データバス上には、図４に示す中間信号レベル領域の電位レベルとなる。同時にアドレス２は、記憶手段４のＭ番地に一時保存されており、中間信号レベル検出手段２は中間信号レベル発生信号を記憶制御手段３へ送信し、記憶制御手段３は記憶手段４の番地ＭをＭ＋１に増やす。

次にアドレス３に対する読み出し動作を行なった場合には、外部デバイス２のみが出力するため、データバスの信号の電位レベルは、図４における低信号レベル領域か、もしくは高信号レベル領域になり、中間信号レベルは検出されない。同時にアドレス３は、記憶手段４のＭ＋１番地に一時保存されるが、中間信号レベル検出手段２より中間信号レベル発生信号は送信されないため、記憶制御手段３は記憶手段４の番地を増やさない。デバイス２の出力はデータバスを介して読み込まれ、“０”から、もしくは“１”としてマイコンに正常に解釈される。

次にアドレス４に対する読み出し動作を行なった場合には、誤動作により外部デバイス１および２が同時に出力するため、データバス上でのデータ衝突が発生する。同様に、外部デバイス１が出力した電位レベルが“０”で、外部デバイス２が出力した電位レベルが“１”の場合、データバス上には、図４に示す中間信号レベル領域の電位レベルとなる。同時にアドレス４は、記憶手段４のＭ＋１番地に一時保存されており、中間信号レベル検出手段２は中間信号レベル発生信号を記憶制御手段３へ送信し、記憶制御手段３は記憶手段４の番地Ｍ＋１をＭ＋２に増やす。

従って、中間信号レベルが発生した場合のアドレスバスの信号を、記憶手段４に順次保存することができる。

以上のように本実施の形態によれば、中間信号レベル検出手段２によって検出された中間信号レベル発生信号により記憶手段４の番地を変更することで、特定の状況に対してのみ発生する不具合の記録を記憶手段４に順次保存できるため、発見が困難な不具合の検出を容易にするという優れた効果が得られる。

なお、記憶手段４の容量は有限であるため、最終番地になった場合にはそれ以上動作しないようにしてもよいし、記憶手段４をリングバッファのように使用してもかまわない。

また、記憶手段４は電源を切っても保存した値を保持しているほうが望ましいが、電源が入っているときのみ有効なメモリでもかまわない。

また、中間信号レベル検出手段２は、所定の中間信号レベル領域に電位レベルがあることが検出できればどのような手段であってもよく、例えば図４に示すように異なる２つのスレッショルド電圧で個別に判断した結果の組み合わせによって検出する方法でもよいし、ＡＤ変換器などを用いてもよい。

また、中間信号レベル判定用入出力手段１は、マイコンのデータバスとして説明したが、それに限るものではない。

また、記憶信号用出力手段５は、マイコンのアドレスバスとして説明したが、それに限るものではない。

また、中間信号レベル判定用入出力手段１および記憶信号用出力手段５は複数あっても構わず、その場合は中間信号レベル検出手段２は、複数の中間信号レベル判定用入出力手段１のどれかに中間信号レベルが発生した場合に、中間信号レベル発生信号を発生させるのが望ましい。

また、記憶手段４に保存された情報は取り出して表示してもよいし、他のマイコンなどからシリアル通信やデュアルポートＲＡＭなどを介して取り出して、不具合の修正に役立てるものとしてもよい。

また、本実施の形態では信号検出装置をマイコンに内蔵した場合の構成であり、通常動作時にはマイコン内部の指令、あるいは外部の指令により信号検出装置の動作を停止、電源供給を停止することで余分な電力を削減することも可能である。

（実施の形態２）
図５は本発明の実施の形態２による信号検出装置の構成を示すブロック図である。

図５において、２は印加された信号の電位レベルが中間レベルであるかどうかを検出する中間信号レベル検出手段、３は中間信号レベル検出手段２の出力に従って記憶手段を制御する記憶制御手段、４は記憶制御手段の出力に従って信号を記憶する記憶手段、６は中間信号レベル検出手段２、記憶制御手段３、記憶手段４で構成された信号検出手段で、以上は図１の構成と同様なものである。

図１の構成と異なるのは、中間信号レベル判定用入出力手段１を入力手段に変更した中間信号レベル判定用入力手段７、記憶信号用出力手段５を入力手段に変更した記憶信号用入力手段８、トリガ信号を入力手段に変更したトリガ信号用入力手段９で、信号検出装置を既存のマイコンを用いたシステムに追加して使用するように構成した点である。

図６は、本発明の信号検出装置を、既存のマイコンを用いたシステムに適用した構成を示すブロック図である。

図６において１０５は本発明の信号検出装置、１０４は従来のマイコン、１０６は既存のマイコンを用いたシステムへ本発明の信号検出装置を接続するコネクタ、７は中間信号レベル判定用入力手段、８は記憶信号用入力手段、９はトリガ信号用入力手段であり、データバス、アドレスバス、読み出し用制御信号などで接続されている。また図６において、１０２、１０３はマイコンで制御する外部デバイス１、２でメモリやＦＰＧＡや専用ＬＳＩなどであり、図２におけるものと同様のものである。

以上のように構成された信号検出装置について、その動作に関しては、中間信号レベル判定用入出力手段１を中間信号レベル判定用入力手段７に、記憶信号用出力手段５を記憶信号用入力手段８に、トリガ信号をトリガ信号用入力手段９におきかえると、前記図１から４で説明した動作と同様で、中間信号レベル判定用入力手段７に中間信号レベルが発生した場合の記憶信号用入力手段８の信号を記憶手段４に順次保存されるように動作するものであるため、詳細な説明は省略する。

実施の形態２による信号検出装置の実施の形態１との相違点は、既存のマイコンを用いたシステムに追加、削除できる点である。

すなわち、不具合動作の検証を行なう場合にのみコネクタ１０６を介して接続し、例えばマイコンが制御可能な全てのアドレスに対してテストデータの読み書き動作を行ない、その時の不具合動作を記憶手段４に保存し、保存された情報によりシステムの不具合を修正する。通常の場合は本発明の信号検出装置をはずして使用する。

以上のように本実施の形態によれば、不具合動作検証時にのみ中間信号レベル検出手段２によって検出された中間信号レベル発生信号により記憶手段４の番地を変更することで、特定の状況に対してのみ発生する不具合の記録を記憶手段４に順次保存できるため、発見が困難な不具合の検出を容易にすると同時に、通常使用時にはシステムから削除することにより、システム全体の消費電力、コスト、大きさを小さくできるという優れた効果が得られる。

本発明にかかる信号検出装置は、特定の状況に対してのみ発生する不具合の記録を記憶手段に順次保存できるため、発見が困難な不具合の検出を容易にする効果を有し、マイコンなどを用いたシステム等として有用である。

本発明の実施の形態１による信号検出装置の構成を示すブロック図本発明の実施の形態１による信号検出装置を内蔵したマイコンを用いたシステムの構成を示すブロック図本発明の動作を説明するための模式図本発明の中間信号レベルの検出動作を説明するための模式図本発明の実施の形態２による信号検出装置の構成を示すブロック図本発明の実施の形態２による信号検出装置を既存のマイコンを用いたシステムに適用した構成を示すブロック図

符号の説明

１中間信号レベル判定用入出力手段
２中間信号レベル検出手段
３記憶制御手段
４記憶手段
５記憶信号用出力手段
６信号検出手段
７中間信号レベル判定用入力手段
８記憶信号用入力手段
９トリガ信号用入力手段
１０１本発明の信号検出装置を内蔵したマイコン
１０２外部デバイス１
１０３外部デバイス２
１０４従来のマイコン
１０５本発明の信号検出装置
１０６コネクタ

Claims

中間信号レベル判定用入出力手段に印加された信号の電位レベルを検出する中間信号レベル検出手段と、
記憶信号用出力手段の信号を記憶する記憶手段と、
前記中間信号レベル検出手段の出力に従い、記憶手段の動作を制御する記憶制御手段と、
を備え、
前記中間信号レベル判定用入出力手段に印加された信号をトリガ信号のタイミングに従って取り込んだ際、その電位レベルが中間レベルである場合の記憶信号用出力手段の信号を記憶手段に順次記憶しておくことを特徴とする信号検出装置。
中間信号レベル判定用入力手段に印加された信号の電位レベルを検出する中間信号レベル検出手段と、
記憶信号用入力手段の信号を記憶する記憶手段と、
前記中間信号レベル検出手段の出力に従い、記憶手段の動作を制御する記憶制御手段と、
を備え、
前記中間信号レベル判定用入力手段に印加された信号をトリガ信号用入力手段のタイミングに従って取り込んだ際、その電位レベルが中間レベルである場合の記憶信号用入力手段の信号を記憶手段に順次記憶しておくことを特徴とする信号検出装置。