WO2021141008A1 - 通信装置、産業機械及び通信方法 - Google Patents
通信装置、産業機械及び通信方法 Download PDFInfo
- Publication number
- WO2021141008A1 WO2021141008A1 PCT/JP2021/000043 JP2021000043W WO2021141008A1 WO 2021141008 A1 WO2021141008 A1 WO 2021141008A1 JP 2021000043 W JP2021000043 W JP 2021000043W WO 2021141008 A1 WO2021141008 A1 WO 2021141008A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- inverted
- communication device
- serial
- signals
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/065—Binary decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/045—Fill bit or bits, idle words
Abstract
通信品質の的確な評価に資する通信装置、産業機械及び通信方法を提供する。シリアル信号(D)を受信する受信部(104)と、シリアル信号の1ビットの周期である第1周期(ΔT1)よりも短い第2周期(ΔT2)でシリアル信号をサンプリングすることにより、シリアル信号の1ビットに対応する信号列(SS)を取得する信号列取得部(110)と、を備える。
Description
本発明は、通信装置、産業機械及び通信方法に関する。
特開2016-201687号公報には、シリアル通信によって受信したシリアルデータの位相差を検出する位相検出回路と、位相検出回路が検出した位相差が予め設定された閾値を超えたか否かを判定して判定信号を出力する位相判定回路とが備えられた制御システムが開示されている。ノイズ環境下でシリアルデータに外部ノイズが混入すると、当該シリアルデータに波形歪みが発生する。シリアルデータに波形歪みが発生した場合、当該シリアルデータを受信した位相検出回路は、通常時と比べて大きな位相差を検出し、当該位相差を位相データとして出力する。
しかしながら、通信品質のより的確な評価に資する技術が待望されている。
本発明の目的は、通信品質の的確な評価に資する通信装置、産業機械及び通信方法を提供することにある。
本発明の一態様による通信装置は、シリアル信号を受信する受信部と、前記シリアル信号の1ビットの周期である第1周期よりも短い第2周期で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列を取得する信号列取得部と、を備える。
本発明の他の態様による産業機械は、上記のような通信装置を備える。
本発明の他の態様による通信方法は、シリアル信号を受信する受信ステップと、前記シリアル信号の1ビットの周期である第1周期よりも短い第2周期で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列を取得する信号列取得ステップと、を有する。
本発明によれば、通信品質の的確な評価に資する通信装置、産業機械及び通信方法を提供することができる。
本発明による通信装置、産業機械及び通信方法について、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。
[一実施形態]
一実施形態による通信装置、産業機械及び通信方法について図1~図9を用いて説明する。図1は、本実施形態による産業機械を示すブロック図である。本実施形態による産業機械10としては、例えば、工作機械、ロボット等が挙げられるが、これに限定されるものではない。
一実施形態による通信装置、産業機械及び通信方法について図1~図9を用いて説明する。図1は、本実施形態による産業機械を示すブロック図である。本実施形態による産業機械10としては、例えば、工作機械、ロボット等が挙げられるが、これに限定されるものではない。
図1に示すように、産業機械10には、制御装置12が備えられている。制御装置12には、サーボアンプ18と、制御部20と、記憶部22と、表示制御部23とが備えられている。なお、制御装置12には、これらの構成要素以外の構成要素も備えられているが、説明の簡略化のため、これらの構成要素以外の構成要素については省略する。なお、ここでは、サーボアンプ18が産業機械10に備えられている場合を例に説明したが、これに限定されるものではない。例えば、駆動モータとしてスピンドルモータが用いられている場合には、サーボアンプ18の代わりにスピンドルアンプ等が用いられるようにしてもよい。
制御部20は、産業機械10の全体の制御を司る。制御部20は、例えば、CPU(Central Processing Unit)等によって構成され得るが、これに限定されるものではない。
記憶部22には、例えば、不図示の揮発性メモリと、不図示の不揮発性メモリとが備えられている。揮発性メモリとしては、例えばRAM(Random Access Memory)等が挙げられる。不揮発性メモリとしては、例えばROM(Read Only Memory)、フラッシュメモリ等が挙げられる。プログラム、データ等が、記憶部22に記憶され得る。
表示制御部23は、後述する表示部24に対する表示制御を行い得る。表示制御部23は、制御部20から供給される情報を、表示部24の表示画面に表示し得る。
産業機械10には、サーボモータ14が更に備えられている。サーボモータ14は、サーボアンプ18から供給される駆動電流によって駆動され得る。図1においては、1つのサーボモータ14が図示されているが、産業機械10には、複数のサーボモータ14が備えられ得る。なお、ここでは、産業機械10に駆動モータとしてサーボモータ14が備えられている場合を例に説明したが、これに限定されるものではない。例えば、サーボモータ14の代わりにスピンドルモータ等が用いられるようにしてもよい。
サーボモータ14には、エンコーダ(アブソリュートエンコーダ)16が備えられている。エンコーダ16は、サーボモータ14の出力軸の回転位置を検知し得る。エンコーダ16には、サーボアンプ18に備えられた通信装置100Aとの間で通信を行うための通信装置100Bが備えられている。通信装置100Bは、サーボモータ14の出力軸の回転位置を示す信号を、通信装置100Aに出力し得る。サーボモータ14は、エンコーダ16から出力される信号、即ち、通信装置100Bから出力される信号に基づいて、フィードバック制御され得る。また、ここでは、エンコーダ16としてアブソリュートエンコーダが用いられる場合を例に説明したが、これに限定されるものではない。例えば、エンコーダ16としてインクリメンタルエンコーダが用いられるようにしてもよい。
サーボアンプ(サーボドライバ)18は、サーボモータ14を回転駆動するための駆動電流をサーボモータ14に供給し得る。サーボアンプ18には、通信装置100Bとの間で通信を行うための通信装置100Aが備えられている。通信装置100Aと通信装置100Bとの間では、シリアル通信が行われ得る。かかるシリアル通信の規格としては、例えばRS-485等が挙げられ得るが、これに限定されるものではない。
制御装置12には、表示部(表示装置)24と、操作部26とが接続され得る。表示部24に備えられた不図示の表示画面には、産業機械10に対する操作入力を行うための操作画面が表示され得る。また、表示部24の表示画面には、後述する信号列取得部110(図2参照)によって取得される情報が表示され得る。また、表示部24の表示画面には、後述する判定部112(図2参照)による判定結果を示す情報が表示され得る。表示部24としては、液晶表示装置等が用いられ得るが、これに限定されるものではない。
ユーザは、操作部26を操作することによって、産業機械10に対する操作入力を行い得る。操作部26としては、マウス等が用いられ得るが、これに限定されるものではない。表示部24にタッチパネルが備えられている場合には、当該タッチパネルは操作部26として機能し得る。
産業機械10には、上記の構成要素以外の構成要素も備えられているが、ここでは、説明の簡略化のため、上記の構成要素以外の構成要素については説明を省略する。
図2は、本実施形態による通信装置を示すブロック図である。
通信装置100Aは、上述したように、サーボアンプ18に備えられている。通信装置100Bは、上述したように、エンコーダ16に備えられている。なお、ここでは、通信装置100Aがサーボアンプ18に備えられており、通信装置100Bがエンコーダ16に備えられている場合を例に説明するが、これに限定されるものではない。
通信装置100Bには、送信部(送信回路)102が備えられている。通信装置100Bには、送信部102以外の構成要素も備えられているが、図2においては、説明の簡略化のため、送信部102以外の構成要素が省略されている。
通信装置100Aには、受信部(受信回路、トランシーバ)104が備えられている。受信部104は、送信部102から送信されるシリアル信号D、即ち、シリアルデータを受信し得る。
通信装置100Aには、クロック信号生成部(クロック信号生成回路)106が更に備えられている。
図3は、シリアル信号及びクロック信号の例を示すタイムチャートである。クロック信号生成部106は、図3に示すように、位相が互いに異なる複数のクロック信号CLK1~CLK8を生成し得る。例えば、クロック信号CLK1は、不図示の水晶発振器等を用いて生成され得る。クロック信号(位相シフトクロック信号)CLK2~CLK8は、例えば、不図示の位相シフト回路(クロック位相シフト回路)を用いてクロック信号CLK1から生成され得る。クロック信号一般について説明する際には、符号CLKを用い、個々のクロック信号について説明する際には、符号CLK1~CLK8を用いる。ここでは、8つのクロック信号CLKがクロック信号生成部106によって生成される場合を例に説明するが、クロック信号生成部106によって生成されるクロック信号CLKの数は8つに限定されるものではない。
クロック信号CLKは、シリアル信号Dをサンプリングするために用いられ得る。ここでは、クロック信号CLKの立ち上がりのタイミングで、シリアル信号Dがサンプリングされる場合を例に説明するが、これに限定されるものではない。クロック信号CLKの立ち下がりのタイミングでシリアル信号Dがサンプリングされるようにしてもよい。複数のクロック信号CLKの周期は、互いに等しい。複数のクロック信号CLKは送信部102から供給されるシリアル信号Dに同期しているわけではない。クロック信号CLKの周期は、例えば、シリアル信号Dの1ビットの周期である第1周期ΔT1と同等に設定され得るが、これに限定されるものではない。ここでは、クロック信号CLKの周期が、シリアル信号Dの1ビットの周期である第1周期ΔT1と同等に設定されている場合を例に説明する。
シリアル信号Dのサンプリング周期は、シリアル信号Dの1ビットの周期である第1周期ΔT1より短い第2周期ΔT2に設定される。第1周期ΔT1は、第2周期ΔT2の整数倍とする。ここでは、第1周期ΔT1を第2周期ΔT2の8倍とする場合を例に説明する。複数のクロック信号CLKの立ち上がりのタイミングは、第2周期ΔT2ずつずらされている。複数のクロック信号CLKは、第2周期ΔT2に対応する位相差を互いに有している。
通信装置100Aには、決定部(決定回路)108が更に備えられている。決定部108と、後述する信号列取得部110と、後述する判定部112とは、1つ以上のプロセッサ(マイクロプロセッサ)によって構成され得るが、これに限定されるものではない。かかるプロセッサとしては、例えばCPU、DSP(Digital Signal Processor)等を用い得る。決定部108は、複数のクロック信号CLKのうちのシリアル信号Dのエッジの直後に位置するクロック信号CLKを基準クロック信号RCLKとして決定する。基準クロック信号RCLKは、シリアル信号Dの1ビットに対応する部分をサンプリングする際のトリガとなるものである。上述したように、クロック信号生成部106によって生成される複数のクロック信号CLKは、互いに位相をずらしたものであり、シリアル信号Dに同期しているわけではない。シリアル信号Dの1ビットに対応する部分を的確にサンプリングすることを可能とするため、決定部108は、シリアル信号Dのエッジの直後に位置するクロック信号CLKを基準クロック信号RCLKとして決定する。図3に示す例においては、シリアル信号Dの立ち上がりエッジの直後に位置するクロック信号CLKは、クロック信号CLK7である。図3に示す例においては、クロック信号CLK7が基準クロック信号RCLKとして決定される。
シリアル信号Dのエッジの直後に位置するクロック信号CLKは、ジッタ等によって変動し得る。従って、基準クロック信号RCLKを決定する際には、シリアル信号Dのエッジの直後に位置する頻度が充分に高いクロック信号CLK、より具体的には、かかる頻度が頻度閾値以上であるクロック信号CLKを、基準クロック信号RCLKとして決定することが好ましい。頻度閾値は、例えば80%程度とすることができるが、これに限定されるものではない。例えば、シリアル信号Dの第n番目のエッジの直後に位置するクロック信号CLKがクロック信号CLK7であるものとする。シリアル信号Dの第n+1番目のエッジの直後に位置するクロック信号CLKがクロック信号CLK7であるものとする。シリアル信号Dの第n+2番目のエッジの直後に位置するクロック信号CLKがクロック信号CLK8であるものとする。シリアル信号Dの第n+3番目のエッジの直後に位置するクロック信号CLKがクロック信号CLK7であるものとする。シリアル信号Dの第n+4番目のエッジの直後に位置するクロック信号CLKがクロック信号CLK7であるものとする。頻度閾値が80%である場合、当該頻度閾値以上となるクロック信号CLKはクロック信号CLK7である。このような場合、決定部108は、クロック信号CLK7を基準クロック信号RCLKとして決定し得る。
なお、上記においては、シリアル信号Dのエッジの直後に位置する頻度が頻度閾値以上であるクロック信号CLKを、基準クロック信号RCLKとして決定する場合を例に説明したが、これに限定されるものではない。シリアル信号Dのエッジの直後に位置する頻度が最も高いクロック信号CLKを基準クロック信号RCLKとして決定するようにしてもよい。
上述したように、クロック信号CLKの周期は、シリアル信号Dの1ビットの周期である第1周期ΔT1と同等に設定されている。このため、基準クロック信号RCLKを頻繁に変更することは要しない。しかし、クロック信号CLKの周期と、シリアル信号Dの1ビットの周期との間には、若干の誤差が生じ得る。このため、基準クロック信号RCLKとして過去に決定されたクロック信号CLKとは異なるクロック信号CLKが、シリアル信号Dのエッジの直後に位置するようになることが生じ得る。このような場合には、決定部108は、シリアル信号Dのエッジの直後に位置するようになったクロック信号CLKが、基準クロック信号RCLKとして新たに決定される。このような基準クロック信号RCLKの変更は、ある程度の頻度で生じ得る。
通信装置100Aには、信号列取得部(信号列取得回路)110が更に備えられている。信号列取得部110は、複数のクロック信号CLK信号に基づいて第2周期ΔT2でシリアル信号Dをサンプリングすることにより、シリアル信号Dの1ビットに対応する信号列SSを取得する。即ち、信号列取得部110は、基準クロック信号RCLKをトリガとして、複数のクロック信号CLKに基づいてシリアル信号Dをサンプリングする。
図4は、シリアル信号のサンプリングの例を示すタイムチャートである。図4に示す例においては、シリアル信号Dの立ち上がりエッジの直後に位置するクロック信号CLKは、クロック信号CLK1である。このため、図4に示す例においては、クロック信号CLK1が基準クロック信号RCLKとして決定される。図4に示す例においては、信号列取得部110は、基準クロック信号RCLK、即ち、クロック信号CLK1をトリガとして、シリアル信号Dをサンプリングする。即ち、信号列取得部110は、クロック信号CLK1の立ち上がりのタイミングt1で、シリアル信号Dをサンプリングする。基準クロック信号RCLKによってシリアル信号Dをサンプリングすることにより得られる信号が、信号列SSのうちの先頭の信号となる。この後、信号列取得部110は、クロック信号CLK2、CLK3、CLK4、CLK5、CLK6、CLK7、CLK8の各々の立ち上がりのタイミングt2、t3、t4、t5、t6、t7、t8で、シリアル信号Dをサンプリングする。図4に示す例においては、いずれのタイミングt1、t2、t3、t4、t5、t6、t7、t8においても、シリアル信号Dはハイレベル(H)、即ち、“1”である。こうして、シリアル信号Dの1ビットに対応する信号列SSが信号列取得部110によって取得される。図4に示す例においては、信号列取得部110によって取得される信号列SSは、“11111111”である。
信号列取得部110は、シリアル信号Dを構成する複数のビットの各々に対して、このような処理を繰り返し実行する。こうして、シリアル信号Dを構成する複数のビットの各々に対応する信号列SSが順次取得される。信号列取得部110は、こうして取得した信号列SSを判定部112に供給し得る。また、信号列取得部110は、こうして取得した信号列SSを制御部20に供給し得る。
通信装置100Aには、判定部(判定回路)112が更に備えられている。判定部112は、信号列SSに含まれる複数の信号のうちの多数を占める信号に基づいて、当該信号列SSに対応するシリアル信号D、即ち、シリアル信号Dの1ビットの情報を判定する。例えば、判定部112は、信号列SSに含まれる複数の信号のうちの過半数を占める信号に基づいて、当該信号列SSに対応するシリアル信号Dを判定し得る。例えば、信号列SSに含まれる信号の数が8個であり、“1”を示す信号が5個以上である場合には、“1”が過半数を占めている。このような場合、判定部112は、当該信号列SSに対応するシリアル信号Dは“1”であると判定する。また、信号列SSに含まれる信号の数が8個であり、“0”を示す信号が5個以上である場合には、“0”が過半数を占めている。このような場合、判定部112は、当該信号列SSに対応するシリアル信号Dは“0”であると判定する。
判定部112は、反転信号の数、即ち、反転信号数をカウントし得る。反転信号は、信号列SSに含まれる複数の信号のうちの多数を占める信号に対して反転している信号である。図4に示す例においては、信号列SSに含まれる複数の信号のうちの多数を示す信号は、“1”である。多数を示す信号“1”に対して反転している信号である反転信号は、“0”である。図4に示す例においては、判定部112は、反転信号数が0個であると判定する。判定部112は、こうして判定した反転信号数を制御部20に供給し得る。
判定部112は、反転信号の連続発生回数をカウントし得る。図4に示す例においては、判定部112は、反転信号の連続発生回数が0回であると判定する。判定部112は、こうして判定した反転信号の連続発生回数を制御部20に供給し得る。
図5A~図5Cは、反転信号が生じている場合の例を示す図である。図5Aは、ノイズの影響が比較的小さい場合、又は、ノイズの周波数が比較的高い場合に対応している。図5Bは、ノイズの影響が中程度である場合、又は、ノイズの周波数が中程度である場合に対応している。図5Cは、ノイズの影響が比較的大きい場合、又は、ノイズの周波数が比較的低い場合に対応している。
図5Aに示す例においては、信号列取得部110によって取得される信号列SSは、“11101111”である。このような場合、判定部112は、反転信号数が1個であると判定し、反転信号の連続発生回数が1回であると判定する。
図5Bに示す例においては、信号列取得部110によって取得される信号列SSは、“11001111”である。このような場合、判定部112は、反転信号数が2個であると判定し、反転信号の連続発生回数が2回であると判定する。
図5Cに示す例においては、信号列取得部110によって取得される信号列SSは、“10001111”である。このような場合、判定部112は、反転信号数が3個であると判定し、反転信号の連続発生回数が3回であると判定する。
通信装置100Aと通信装置100Bとの間の伝送路の長さが比較的長い場合等においては、シリアル信号Dの波形に鈍りが生じる場合がある。シリアル信号Dの波形に鈍りが生じた場合には、信号列取得部110によって取得される信号列SSの先頭又は末尾において反転信号が生じ得る。また、シリアル信号Dの波形の鈍りが比較的大きい場合には、信号列取得部110によって取得される信号列SSの先頭に反転信号が生じるのみならず、当該反転信号に連続するように反転信号が生じ得る。また、シリアル信号Dの波形の鈍りが比較的大きい場合には、信号列取得部110によって取得される信号列SSの末尾に反転信号が生じるのみならず、当該反転信号に連続するように反転信号が生じ得る。判定部112は、信号列SSの先頭又は末尾の反転信号、及び、信号列SSの先頭又は末尾の反転信号に連続する反転信号を除外して、反転信号数をカウントする。即ち、判定部112は、ノイズに起因して生ずる反転信号については、反転信号数としてカウントする一方、シリアル信号Dの波形の鈍りに起因して生ずる反転信号については、反転信号数としてカウントしない。
図6は、信号列の先頭又は末尾に反転信号が生じている場合の例を示す図である。図6に示す例においては、信号列取得部110によって取得される信号列SSの先頭に反転信号が生じているのみならず、当該反転信号に連続して反転信号が生じている。また、図6に示す例においては、信号列取得部110によって取得される信号列SSの末尾にも反転信号が生じている。
図6に示す例においては、判定部112は、信号列取得部110によって取得された信号列SSの先頭に位置する反転信号を除外して反転信号数をカウントする。また、図6に示す例においては、判定部112は、信号列取得部110によって取得された信号列SSの先頭に位置する反転信号に連続する反転信号、即ち、信号列SSのうちの2番目に位置する反転信号を除外して、反転信号数をカウントする。また、図6に示す例においては、判定部112は、信号列取得部110によって取得された信号列SSの末尾に位置する反転信号を除外して反転信号数をカウントする。従って、図6に示す例においては、判定部112は、反転信号数が0個であると判定する。このように、判定部112は、シリアル信号Dの波形の鈍りに起因して生ずる反転信号については、反転信号数としてカウントしない。
シリアル信号Dのサンプリング周期、即ち、第2周期ΔT2は、可変である。図7A~図7Cは、シリアル信号のサンプリング周期の設定の例を示すタイムチャートである。図7Aには、シリアル信号Dのサンプリング周期ΔT2を比較的大きく設定する場合の例が示されている。図7Bには、シリアル信号Dのサンプリング周期ΔT2を中程度に設定する場合の例が示されている。図7Cには、シリアル信号Dのサンプリング周期ΔT2を比較的小さく設定する場合の例が示されている。
図7Cに示すように、シリアル信号Dが反転する期間が比較的短い場合、即ち、反転信号の連続発生回数が比較的小さい場合には、シリアル信号Dのサンプリング周期ΔT2を比較的小さく設定しなければ、反転信号を良好に検出し得ない。従って、シリアル信号Dが反転する期間が比較的短い場合には、シリアル信号Dのサンプリング周期ΔT2は、比較的小さく設定することを要する。
図7Bに示すように、シリアル信号Dが反転する期間が中程度の長さである場合、即ち、反転信号の連続発生回数が中程度である場合には、シリアル信号Dのサンプリング周期ΔT2を中程度に設定しても、反転信号を良好に検出し得る。従って、シリアル信号Dが反転する期間が中程度である場合には、シリアル信号Dのサンプリング周期ΔT2を、中程度に設定してもよい。シリアル信号Dのサンプリング周期ΔT2を大きくすることは、処理負荷の低減、消費電力の低減等に寄与し得る。
図7Aに示すように、シリアル信号Dが反転する期間が比較的大きい場合、即ち、反転信号の連続発生回数が比較的大きい場合には、シリアル信号Dのサンプリング周期ΔT2を比較的大きく設定しても、反転信号を良好に検出し得る。従って、シリアル信号Dが反転する期間が比較的大きい場合には、シリアル信号Dのサンプリング周期ΔT2を、比較的大きく設定してもよい。上述したように、シリアル信号Dのサンプリング周期ΔT2を大きくすることは、処理負荷の低減、消費電力の低減等に寄与し得る。
ユーザは、表示部24の表示画面に表示される情報に基づいて、シリアル信号Dのサンプリング周期の調整を行い得る。例えば、表示部24の表示画面には、信号列取得部110によって取得された信号列SS、判定部112によって判定された反転信号数、判定部112によって判定された反転信号の連続発生回数等が表示され得る。ユーザは、表示部24に表示されたこれらの情報に基づいて、ノイズの影響の大きさ、ノイズの周波数、ノイズの頻度等を把握し得る。反転信号の連続発生回数が比較的小さい場合には、ユーザは、図7Cに示すように、シリアル信号Dのサンプリング周期を比較的小さく設定し得る。また、反転信号の連続発生回数が中程度である場合には、ユーザは、図7Bに示すように、シリアル信号Dのサンプリング周期を中程度に設定し得る。また、反転信号の連続発生回数が比較的大きい場合には、ユーザは、図7Aに示すように、シリアル信号Dのサンプリング周期を比較的大きく設定し得る。
ユーザは、表示部24の表示画面に表示される情報に基づいて、通信装置100Aと通信装置100Bとの間の伝送路のルートを変更することもできる。例えば、図7Aに示すように、反転信号の連続発生回数が比較的大きい場合には、ユーザは、ノイズの影響が比較的大きい可能性があることを把握し得る。このような場合、ユーザは、通信装置100Aと通信装置100Bとの間の伝送路のルートを変更してもよい。通信装置100Aと通信装置100Bとの間の伝送路のルートを適宜変更することによって、ノイズの影響を受けにくい箇所に伝送路を配し得る。
本実施形態による通信装置の動作の例について図8を用いて説明する。図8は、本実施形態による通信装置の動作の例を示すフローチャートである。基準クロック信号RCLKを決定するための動作が図8には示されている。
ステップS1において、受信部104が、シリアル信号Dを受信する。この後、ステップS2に遷移する。
ステップS2において、決定部108が、複数のクロック信号CLKのうちのシリアル信号Dのエッジの直後に位置するクロック信号CLKを基準クロック信号RCLKとして決定する。シリアル信号Dのエッジの直後に位置する頻度が頻度閾値以上であるクロック信号CLKを基準クロック信号RCLKとして決定し得るが、これに限定されるものではない。シリアル信号Dのエッジの直後に位置する頻度が最も高いクロック信号CLKを基準クロック信号RCLKとして決定するようにしてもよい。
こうして、図8に示す処理が完了する。
本実施形態による通信装置の動作の例について図9を用いて説明する。図9は、本実施形態による通信装置の動作の例を示すフローチャートである。信号列の取得等の動作が図9には示されている。
ステップS11において、受信部104が、シリアル信号Dを受信する。この後、ステップS12に遷移する。
ステップS12において、信号列取得部110が、基準クロック信号RCLKをトリガとして、複数のクロック信号CLKに基づいてシリアル信号Dをサンプリングする。これにより、シリアル信号Dの1ビットに対応する信号列SSが取得される。この後、ステップS13に遷移する。
ステップS13において、判定部112は、信号列取得部110によって取得された信号列SSにおける反転信号数をカウントする。この後、ステップS14に遷移する。
ステップS14において、判定部112は、信号列取得部110によって取得された信号列SSにおける、反転信号の連続発生回数を判定する。
こうして、図9に示す処理が完了する。
このように、本実施形態によれば、シリアル信号Dの1ビットの周期である第1周期ΔT1よりも短い第2周期ΔT2でシリアル信号Dをサンプリングすることにより、シリアル信号Dの1ビットに対応する信号列SSを取得する。信号列SSに基づいて、反転信号の発生態様、反転信号数、反転信号の連続発生回数等を把握し得るため、本実施形態によれば、通信品質の的確な評価に資することができる。
本発明についての好適な実施形態を上述したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の改変が可能である。
例えば、上記実施形態では、通信装置100Aがサーボアンプ18に備えられており、通信装置100Bがエンコーダ16に備えられている場合を例に説明したが、これに限定されるものではない。通信装置100A、100Bは、様々な機器に備えられ得る。
上記実施形態をまとめると以下のようになる。
通信装置(100A)は、シリアル信号(D)を受信する受信部(104)と、前記シリアル信号の1ビットの周期である第1周期(ΔT1)よりも短い第2周期(ΔT2)で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列(SS)を取得する信号列取得部(110)と、を備える。このような構成によれば、シリアル信号の1ビットに対応する信号列を得ることができるため、当該信号列に基づいて、反転信号の発生態様、反転信号数、反転信号の連続発生回数等を把握し得る。このため、このような構成によれば、通信品質の的確な評価に資することができる。
前記信号列に含まれる複数の信号のうちの多数を占める信号に対して反転している反転信号の反転信号数をカウントする判定部(112)を更に備えるようにしてもよい。このような構成によれば、反転信号数を簡便に把握することができる。
前記判定部は、前記信号列の先頭又は末尾の前記反転信号、及び、前記信号列の先頭又は末尾の前記反転信号に連続する前記反転信号を除外して、前記反転信号数をカウントするようにしてもよい。このような構成によれば、シリアル信号の波形に生ずる鈍り等の影響を除外することができ、通信品質のより的確な評価に資することができる。
前記判定部は、前記反転信号の連続発生回数を更にカウントするようにしてもよい。このような構成によれば、ノイズの影響の大きさ、ノイズの周波数等を把握することが可能となる。
前記第2周期に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号(CLK1~CLK8)を生成するクロック信号生成部(106)と、前記複数のクロック信号のうちの前記シリアル信号のエッジの直後に位置するクロック信号を基準クロック信号(RCLK)として決定する決定部(108)とを更に備え、前記信号列取得部は、前記基準クロック信号をトリガとして、前記複数のクロック信号に基づいて前記シリアル信号をサンプリングするようにしてもよい。
前記第1周期(ΔT1)は、前記第2周期(ΔT2)の整数倍であるようにしてもよい。
前記第2周期は、可変であるようにしてもよい。このような構成によれば、シリアル信号が反転する期間の長さに応じて、第2周期を適宜設定することができる。第2周期を比較的大きく設定することで、処理不可の軽減、消費電力の軽減等に資することができる。
産業機械(10)は、上記のような通信装置を備える。
通信方法は、シリアル信号を受信する受信ステップ(S11)と、前記シリアル信号の1ビットの周期である第1周期よりも短い第2周期で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列を取得する信号列取得ステップ(S12)と、を備える。
前記信号列に含まれる複数の信号のうちの多数を占める信号に対して反転している反転信号の反転信号数をカウントするステップ(S13)を更に有するようにしてもよい。
前記判定信号数をカウントするステップでは、前記信号列の先頭又は末尾の前記反転信号、及び、前記信号列の先頭又は末尾の前記反転信号に連続する前記反転信号を除外して、前記反転信号数をカウントするようにしてもよい。
前記反転信号の連続発生回数を判定するステップ(S14)を更に有するようにしてもよい。
前記第2周期に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号のうちの前記シリアル信号のエッジの直後に位置するクロック信号を基準クロック信号として決定する決定ステップ(S2)を更に有し、前記信号列取得ステップでは、前記基準クロック信号をトリガとして、前記複数のクロック信号に基づいて前記シリアル信号をサンプリングするようにしてもよい。
Claims (13)
- シリアル信号(D)を受信する受信部(104)と、
前記シリアル信号の1ビットの周期である第1周期(ΔT1)よりも短い第2周期(ΔT2)で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列(SS)を取得する信号列取得部(110)と、
を備える、通信装置(100A)。 - 請求項1に記載の通信装置において、
前記信号列に含まれる複数の信号のうちの多数を占める信号に対して反転している反転信号の反転信号数をカウントする判定部(112)を更に備える、通信装置。 - 請求項2に記載の通信装置において、
前記判定部は、前記信号列の先頭又は末尾の前記反転信号、及び、前記信号列の先頭又は末尾の前記反転信号に連続する前記反転信号を除外して、前記反転信号数をカウントする、通信装置。 - 請求項2又は3に記載の通信装置において、
前記判定部は、前記反転信号の連続発生回数を更にカウントする、通信装置。 - 請求項1~4のいずれか1項に記載の通信装置において、
前記第2周期に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号(CLK1~CLK8)を生成するクロック信号生成部(106)と、
前記複数のクロック信号のうちの前記シリアル信号のエッジの直後に位置するクロック信号を基準クロック信号(RCLK)として決定する決定部(108)とを更に備え、
前記信号列取得部は、前記基準クロック信号をトリガとして、前記複数のクロック信号に基づいて前記シリアル信号をサンプリングする、通信装置。 - 請求項1~5のいずれか1項に記載の通信装置において、
前記第1周期(ΔT1)は、前記第2周期(ΔT2)の整数倍である、通信装置。 - 請求項1~6のいずれか1項に記載の通信装置において、
前記第2周期は、可変である、通信装置。 - 請求項1~7のいずれか1項に記載の通信装置を備える産業機械(10)。
- シリアル信号を受信する受信ステップ(S11)と、
前記シリアル信号の1ビットの周期である第1周期よりも短い第2周期で前記シリアル信号をサンプリングすることにより、前記シリアル信号の1ビットに対応する信号列を取得する信号列取得ステップ(S12)と、
を有する、通信方法。 - 請求項9に記載の通信方法において、
前記信号列に含まれる複数の信号のうちの多数を占める信号に対して反転している反転信号の反転信号数をカウントするステップ(S13)を更に有する、通信方法。 - 請求項10に記載の通信方法において、
前記反転信号数をカウントするステップでは、前記信号列の先頭又は末尾の前記反転信号、及び、前記信号列の先頭又は末尾の前記反転信号に連続する前記反転信号を除外して、前記反転信号数をカウントする、通信方法。 - 請求項10又は11に記載の通信方法において、
前記反転信号の連続発生回数を判定するステップ(S14)を更に有する、通信方法。 - 請求項9~12のいずれか1項に記載の通信方法において、
前記第2周期に対応する位相差を互いに有するとともに周期が互いに等しい複数のクロック信号のうちの前記シリアル信号のエッジの直後に位置するクロック信号を基準クロック信号として決定する決定ステップ(S2)を更に有し、
前記信号列取得ステップでは、前記基準クロック信号をトリガとして、前記複数のクロック信号に基づいて前記シリアル信号をサンプリングする、通信方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021570043A JPWO2021141008A1 (ja) | 2020-01-08 | 2021-01-05 | |
US17/788,709 US20230033295A1 (en) | 2020-01-08 | 2021-01-05 | Communication device, industrial machine, and communication method |
CN202180008522.4A CN114982208A (zh) | 2020-01-08 | 2021-01-05 | 通信装置、工业机械及通信方法 |
DE112021000269.4T DE112021000269T5 (de) | 2020-01-08 | 2021-01-05 | Kommunikationseinrichtung, industriemaschine und kommunikationsverfahren |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-001323 | 2020-01-08 | ||
JP2020001323 | 2020-01-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021141008A1 true WO2021141008A1 (ja) | 2021-07-15 |
Family
ID=76787965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/000043 WO2021141008A1 (ja) | 2020-01-08 | 2021-01-05 | 通信装置、産業機械及び通信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230033295A1 (ja) |
JP (1) | JPWO2021141008A1 (ja) |
CN (1) | CN114982208A (ja) |
DE (1) | DE112021000269T5 (ja) |
WO (1) | WO2021141008A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814643A (ja) * | 1981-07-20 | 1983-01-27 | Toshiba Corp | デイジタル信号受信回路 |
JPH01245738A (ja) * | 1988-03-28 | 1989-09-29 | Matsushita Electric Works Ltd | 符号再生方式 |
JP2004252527A (ja) * | 2003-02-18 | 2004-09-09 | Fanuc Ltd | サーボモータ制御システム |
JP2010130138A (ja) * | 2008-11-26 | 2010-06-10 | Omron Corp | 情報処理装置および方法、並びにプログラム |
JP2012244537A (ja) * | 2011-05-23 | 2012-12-10 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
US6529148B1 (en) * | 2002-03-11 | 2003-03-04 | Intel Corporation | Apparatus and method for acquisition of an incoming data stream |
US7627029B2 (en) * | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
WO2008126051A2 (en) * | 2007-04-17 | 2008-10-23 | Koninklijke Philips Electronics N.V. | Packet header structure |
US7609583B2 (en) * | 2007-11-12 | 2009-10-27 | Micron Technology, Inc. | Selective edge phase mixing |
US8705603B2 (en) * | 2008-02-05 | 2014-04-22 | Vitesse Semiconductor Corporation | Adaptive data recovery system with input signal equalization |
US8923465B2 (en) * | 2008-05-19 | 2014-12-30 | Freescale Semiconductor, Inc. | Method for sampling data and apparatus therefor |
JP5365132B2 (ja) * | 2008-10-17 | 2013-12-11 | 富士ゼロックス株式会社 | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 |
JP4623216B2 (ja) * | 2009-02-09 | 2011-02-02 | ソニー株式会社 | 信号処理装置、及び信号処理方法 |
US8411811B2 (en) * | 2010-05-07 | 2013-04-02 | Stmicroelectronics Pvt. Ltd. | High jitter and frequency drift tolerant clock data recovery |
TWI406504B (zh) * | 2010-12-30 | 2013-08-21 | Sunplus Technology Co Ltd | 利用過取樣的資料回復裝置及其方法 |
JP5896602B2 (ja) * | 2011-01-06 | 2016-03-30 | ミツミ電機株式会社 | 通信回路及びサンプリング調整方法 |
JP6247247B2 (ja) | 2015-04-10 | 2017-12-13 | ファナック株式会社 | 制御システム |
US9906265B1 (en) * | 2015-10-08 | 2018-02-27 | uAvionix Corporation | Manchester correlator |
US9483340B1 (en) * | 2015-09-09 | 2016-11-01 | Juniper Networks, Inc. | Estimating bit error rate |
-
2021
- 2021-01-05 CN CN202180008522.4A patent/CN114982208A/zh active Pending
- 2021-01-05 DE DE112021000269.4T patent/DE112021000269T5/de active Pending
- 2021-01-05 JP JP2021570043A patent/JPWO2021141008A1/ja active Pending
- 2021-01-05 WO PCT/JP2021/000043 patent/WO2021141008A1/ja active Application Filing
- 2021-01-05 US US17/788,709 patent/US20230033295A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814643A (ja) * | 1981-07-20 | 1983-01-27 | Toshiba Corp | デイジタル信号受信回路 |
JPH01245738A (ja) * | 1988-03-28 | 1989-09-29 | Matsushita Electric Works Ltd | 符号再生方式 |
JP2004252527A (ja) * | 2003-02-18 | 2004-09-09 | Fanuc Ltd | サーボモータ制御システム |
JP2010130138A (ja) * | 2008-11-26 | 2010-06-10 | Omron Corp | 情報処理装置および方法、並びにプログラム |
JP2012244537A (ja) * | 2011-05-23 | 2012-12-10 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20230033295A1 (en) | 2023-02-02 |
CN114982208A (zh) | 2022-08-30 |
DE112021000269T5 (de) | 2022-11-17 |
JPWO2021141008A1 (ja) | 2021-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5896602B2 (ja) | 通信回路及びサンプリング調整方法 | |
JP7343617B2 (ja) | 通信装置、産業機械及び通信品質判定方法 | |
US10797984B1 (en) | Systems and methods for timestamping a data event | |
EP1752740B1 (en) | Method and Circuit for interpolating an Encoder Output | |
JP3813151B2 (ja) | 遷移検出、妥当正確認および記憶回路 | |
CN114422063B (zh) | 一种时间戳脉冲同步方法 | |
WO2021141008A1 (ja) | 通信装置、産業機械及び通信方法 | |
JP5279500B2 (ja) | ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム | |
US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
US20030190006A1 (en) | Data recovery circuit | |
US20210176153A1 (en) | Systems and methods for measuring latency in a network device | |
US6148420A (en) | Method and apparatus for analyzing serial data | |
US10680792B1 (en) | Systems and methods for timing a signal | |
CN101682500A (zh) | 定时恢复电路、通信节点、网络系统以及电子设备 | |
US20230006903A1 (en) | Systems and methods for timing a signal | |
JP2003134098A (ja) | シリアル受信装置 | |
JPH10327136A (ja) | ビット同期方式 | |
CN114342311A (zh) | 用于同步串行数据传输的装置和方法 | |
JP5383856B2 (ja) | 送信回路 | |
US20020172311A1 (en) | Large-input-delay variation tolerant (lidvt) receiver adopting FIFO mechanism | |
KR20010017110A (ko) | 모터속도 검출장치 | |
JP4439635B2 (ja) | 非同期受信装置 | |
JPH04360334A (ja) | 調歩同期受信回路 | |
JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
JP2819955B2 (ja) | 装置内誤り監視回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21738559 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021570043 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21738559 Country of ref document: EP Kind code of ref document: A1 |