JPH10327136A - ビット同期方式 - Google Patents

Abstract

(57)【要約】 【課題】 バースト信号にビット同期をとる。 【解決手段】 バースト信号をｎ位相クロックでそれぞ
れトリガをかけてフリップ−フロップに読み込み、フリ
ップ−フロップの出力からバースト信号のデータ位相変
化点であるデータ変化位相を検出し、複数周期観測する
ことによりデータ変化位相検出回数をカウントし、カウ
ント結果を多数決判定して再生用データ変化位相をもと
め、この再生用データ変化位相をもとにバースト信号の
データを再生してビット同期をとる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】伝送装置におけるバースト信
号のビット同期に関するものである。

【０００２】

【従来の技術】従来の連続信号のビット同期方式には、
複数のラッチ群に書き込みカウンタにより順次データを
書き込み独立した位相を持つ読み出しカウンタで順次デ
ータを読み出すＥＳ（エラスティックストア）方式、入
力クロックと共通クロックの位相を比較し両者の位相差
により複数の位相の異なる共通クロックの中から１つを
選択して入力データをラッチするクロック位相比較方
式、入力データを遅延させていき共通クロックでラッチ
できる最適な遅延量を選択してその出力を共通クロック
でラッチするデータ遅延方式、共通クロックとして複数
の多相クロックを用意しておきその中から最適なクロッ
クを選択して入力データをラッチする多相クロック方式
などがあげられる。これらのビット同期方式は、基本的
にはＥＣＬ等の高速動作ゲートでの回路の実現を前提と
している。

【０００３】例えば、多相クロック方式を採用した連続
信号のビット同期方式として、１９８８年電子情報通信
学会交換システム研究会ＳＳＥ８８−２８「広帯域ＩＳ
ＤＮ用１５０Ｍｂ／ｓビット同期方式の検討」が示され
ている。図６はこのビット同期回路の構成を書き直した
ものである。図６において、１はデータ入力端子、２は
１５０ＭＨｚ基準クロック入力端子、３は基準クロック
を位相が１／ｎづつずれたｎ相のクロック、４は入力デ
ータラッチ用のフリップ−フロップ（ＦＦ）、５は全Ｆ
Ｆ出力のＯＲ回路、６はデータ変化位相検出部で、各位
相のクロックでラッチされたＦＦ出力を監視して入力デ
ータの変化位相を検出する。

【０００４】７は再生クロック選択部で、データ変化位
相検出部６が検出したデータ変化位相から安定したデー
タ再生が可能なクロック位相を選択する。８は再生クロ
ック選択部７で選択した再生クロックでｎ相のうちの再
生クロックでラッチしたＦＦ出力のみをラッチするフリ
ップ−フロップ（ＦＦ）、９は再生クロックでラッチし
たＦＦ出力を基準クロックで再びラッチするフリップ−
フロップ（ＦＦ）、１０は基準クロックでラッチされた
再生データ出力端子、１１はｎ相のクロックでラッチさ
れたフリップ−フロップ（ＦＦ）の出力信号、１２はデ
ータ変化位相検出部が検出したデータ変化位相表示信
号、１３は再生クロック選択部７が再生クロックを選択
する際に再生クロック以外が入力されている入力データ
ラッチ用のフリップ−フロップ（ＦＦ）４に対するリセ
ット信号である。１４はｎ相のうちの再生クロックでラ
ッチしたＦＦ出力信号、１５は再生クロック選択部で選
択した再生クロックである。

【０００５】図６の動作を説明する。１５０Ｍｂ／ｓ連
続データは１から入力され、基準クロック２およびｎ相
クロック３によりフリップ−フロップ（ＦＦ）４にラッ
チされる。ラッチ出力１１はデータ変化位相検出部６に
接続されており、データ変化位相検出部６は一定期間ラ
ッチ出力１１を監視して、データ変化位相１２を検出す
る。データ変化位相検出部６で検出したデータ変化位相
表示信号１２から再生クロック選択部７は、安定したデ
ータ信号の再生が可能な位相を持つ１〜ｎ相クロックの
内の最適なクロック１５を選択するとともに、再生クロ
ック以外が入力されている入力データラッチ用のフリッ
プ−フロップ（ＦＦ）に対してリセット信号１３により
リセットをかける。これにより、全ＦＦ出力のＯＲ回路
５の出力信号１４には再生クロックでラッチされたフリ
ップ−フロップ（ＦＦ）出力のみ表示される。この後、
フリップ−フロップ（ＦＦ）９により基準クロックへデ
ータの乗せ換えを行い、安定した再生データ１０を得る
ことができる。

【０００６】従来例は、入力データに連続信号が適用可
能であるビット同期方式であるため、データが入力され
てから再生クロックを決定するまでの時間は特に規定さ
れないことなど、このビット同期方式をバースト信号に
対して適用する場合には、次の問題がある。再生クロッ
クを決定するまでの時間的な問題として、クロック抽出
用のプリアンブルパルス領域以内で再生クロックを決定
しなければならないことや、ＬＳＩ化に際して適用プロ
セスのフリップ−フロップのセットアップ／ホールド時
間に起因する出力値の動作特性として、隣り合う相クロ
ックの間隔、例えばｎー１相クロックとｎ相クロックの
間隔よりフリップ−フロップのセットアップ／ホールド
時間が大きい場合には、入力データに対してｎー１相ク
ロックのフリップ−フロップ出力とｎ相クロックのフリ
ップ−フロップ出力で正確な出力値を示さず、異なる出
力値を示すことがある。このため、１〜ｎ相の各クロッ
クのフリップ−フロップ出力において、入力データの１
つのデータ変化点に対して複数のデータ変化位相を認識
する可能性がある。

【０００７】

【発明が解決しようとする課題】従来例によるビット同
期方式をバースト信号に適用させ、さらに、回路をＣＭ
ＯＳプロセスによるＬＳＩ化を検討すると、回路素子の
動作限界において高速に動作させるために、ＣＭＯＳプ
ロセスのフリップ−フロップのセットアップ／ホールド
時間に起因する出力値の動作特性により、入力データに
対してｎ相クロックのフリップ−フロップ出力とｎ＋１
相クロックのフリップ−フロップ出力で正確な出力値を
示さず、異なる出力値を示す場合があり、ｎ相の各クロ
ックのフリップ−フロップ出力において、入力データの
１つのデータ変化点に対して複数のデータ変化位相が発
生し、入力データを安定して再生できないという課題が
あった。本発明は以上のような課題を解消するためにな
されたもので、バースト信号の入力データのデータ変化
点に対して、フリップ−フロップのセットアップ／ホー
ルド時間に起因する不定値出力のため、複数のデータ変
化位相が発生しても、入力データを安定して再生できる
ビット同期方式を得ることを目的とする。

【０００８】

【課題を解決するための手段】第１の発明に係わるビッ
ト同期方式は、バースト信号を入力するバースト信号入
力端子と、基準クロックを１クロック周期内でｎ個の位
相に均一に配置した１〜ｎの位相クロックを入力する１
〜ｎの位相クロック入力端子と、前記バースト信号入力
端子からの１クロック周期内のバースト信号のデータを
前記１〜ｎの位相クロック入力端子からの１〜ｎの位相
クロックでそれぞれトリガをかけ、かけたタイミングで
バースト信号を読み取る１〜ｎのフリップ−フロップ
と、前記１〜ｎのフリップ−フロップの出力によりバー
スト信号のデータ変化位相を検出するデータ変化位相検
出部と、前記データ変化位相検出部が２つのデータ変化
位相を検出したなら、２つの変化位相の内若番または老
番のクロック位相でデータ変化位相を検出したように変
換するデータ変化位相変換処理部と、前記データ変化位
相変換処理部が変換したデータ変化位相に基づいて１〜
ｎの位相クロックの内の一つを選択し、選択したクロッ
クを出力する再生クロック選択回路と、前記入力された
バースト信号を前記再生クロック選択回路が選択したク
ロックによりトリガし再生データを出力する再生用フリ
ップ−フロップとを有するものである。

【０００９】第２の発明に係わるビット同期方式は、バ
ースト信号を入力するバースト信号入力端子と、基準ク
ロックを１クロック周期内でｎ個の位相に均一に配置し
た１〜ｎの位相クロックを入力する１〜ｎの位相クロッ
ク入力端子と、前記バースト信号入力端子からのバース
ト信号を前記１〜ｎの位相クロック入力端子からの１〜
ｎの位相クロックでそれぞれトリガをかけ、かけたタイ
ミングでバースト信号を読み取る１〜ｎのフリップ−フ
ロップと、前記１〜ｎのフリップ−フロップの出力をも
とにデータ変化位相を検出し、検出した回数を所定の期
間収集するデータ変化位相検出部と、収集したデータ変
化位相検出回数の最大値を求め、最大値が１つならその
データ変化位相を再生用データ変化位相と判定し、最大
値が２つで隣接していれば２つの変化位相の内若番また
は老番のクロック位相で再生用データ変化位相と判定
し、最大値が２つで隣接していなければ２つの変化位相
の中央のクロック位相で再生用データ変化位相と判定す
る多数決判定部と、前記多数決判定部が求めた再生用デ
ータ変化位相に基づいて１〜ｎの位相クロックの内の一
つを選択し、選択したクロックを出力する再生クロック
選択回路と、前記入力されたバースト信号を前記再生ク
ロック選択回路が選択したクロックによりトリガし再生
データを出力する再生用フリップ−フロップとを有する
ものである。

【００１０】

【発明の実施の形態】

実施の形態１．本実施の形態は、１〜ｎ位相クロックで
それぞれトリガをかけるフリップ−フロップのセットア
ップ／ホールド時間に起因する不定値出力が、バースト
信号の１つのデータ変化点に対してフリップ−フロップ
の出力情報が複数のデータ変化位相検出を示した場合
に、適切な１つの変化位相を示すフリップ−フロップの
出力に変換処理を行うものである。図１はこの発明の一
実施の形態であるビット同期方式を示す構成ブロック図
である。図１において、１はバースト信号入力端子、２
は１〜ｎ位相クロック入力端子、３は１〜ｎ位相クロッ
ク入力端子２に接続されているｎ個のフリップ−フロッ
プ、４はバースト信号のデータ変化位相を検出するデー
タ変化位相検出部、５はデータ変化位相検出部の出力か
らのデータの変化点を判定するデータ変化位相変換処理
部、６は選択回路で、バースト信号のデータ変化点とし
て判定した位相に近い位相のクロックを１〜ｎ位相クロ
ックの中から選択する。７は再生クロック出力端子、８
はバースト信号の入力データ再生用フリップ−フロッ
プ、９は再生データ出力端子である。なお、バースト信
号はビット同期をとる間、０と１を交互に連続して変化
する信号である。

【００１１】次に動作を図２を用いて説明する。図２
は、バースト信号入力端子１から回路素子の動作限界に
近い速度の１５０Ｍｂ／ｓの入力データ（この例では
０、１、０）を入力した例を示し、バースト信号の入力
データと、クロックｎー２、クロックｎー１、クロック
ｎおよびクロックｎ＋１と、ｎー２位相フリップ−フロ
ップ、ｎー１位相フリップ−フロップ、ｎ位相フリップ
−フロップおよびｎ＋１位相フリップ−フロップとのタ
イミング関係を示す。なお、クロックｎ＋１およびｎ＋
１位相フリップ−フロップのｎ＋１位相はそれぞれｎ位
相の次位相を意味し、本来は１位相であるが説明の都合
上ｎ＋１位相と表わす。また、この例ではバースト信号
入力端子からのデータの変化点はｎー１相クロックの立
ち上がりとタイミングが同じとする。

【００１２】１〜ｎ相クロックが接続されている各フリ
ップ−フロップ３はそれぞれほぼ同じセットアップ／ホ
ールド時間を持つ。このセットアップ／ホールド時間が
ｎ相クロックの隣り合う２つのクロック位相間隔より大
きい場合のフリップ−フロップ出力値は、回路素子を動
作限界に近い高速で動作させると、０か１かどちらの値
を出力するか不定となる。例えば図２では、クロックｎ
−１とクロックｎに接続されているフリップ−フロップ
出力値が、０か１か、どちらの値を出力するか不定とな
る。

【００１３】データ変化位相検出部４は、１〜ｎ相の各
位相クロックが接続されているフリップ−フロップ出力
から、入力データのデータ変化位相を１〜ｎ相の位相ク
ロックを用いて検出する。図２の１〜ｎ相クロックの
内、クロックｎ−２、クロックｎ−１、クロックｎ、ク
ロックｎ＋１と各フリップ−フロップの出力値の関係を
図３に示す。図３において、データ変化位相検出部４は
クロックｎ−２、クロックｎ−１、クロックｎおよびク
ロックｎ＋１の隣り合う位相クロックでのフリップ−フ
ロップ出力において、０，１出力値において１を出力し
たフリップ−フロップに接続されている位相クロックが
入力データの立ち上がり変化位相であり、１，０出力に
おいて０を出力したフリップ−フロップに接続されてい
るクロック位相が入力データの立ち下がり変化位相であ
ることを検出する。以下の説明では入力データの立ち上
がり変化の場合について説明する。

【００１４】図３は、ｎ−２位相クロック、ｎ−１位相
クロック、ｎ位相クロックおよびｎ＋１位相クロックが
それぞれ接続されているフリップ−フロップ出力におい
て、１つまたは２つの立ち上がりデータ変化位相を表示
している例を示しており、図中ケース１はバースト信号
の１つのデータ変化点に対して１つのｎ＋１のフリップ
−フロップの出力が１つのデータ変化位相検出した場合
を、ケース２は、バースト信号の１つのデータ変化点に
対して、ｎー１とｎ＋１のフリップ−フロップの出力が
２つのデータ変化位相検出した場合を、ケース３は、バ
ースト信号の１つのデータ変化点に対して、ｎのフリッ
プ−フロップの出力が１つのデータ変化位相検出した場
合を、ケース４は、バースト信号の１つのデータ変化点
に対して、ｎー１のフリップ−フロップの出力が１つの
データ変化位相検出した場合を示している。

【００１５】ここで、ケース１、３、４はバースト信号
の１つのデータ変化点に対して、１つのデータ変化位相
検出するのでデータ変化位相検出部４が検出したデータ
変化位相に対してその変化位相から１周期次の変化位相
間の中央に近い再生クロック位相を１相〜ｎ相クロック
の中から選ぶ。ケース２はバースト信号の１つのデータ
変化点に対して、２つのデータ変化位相検出するので、
例えば（図４処理Ａ）、若番のフリップ−フロップの出
力を基にデータ変化位相を検出する。そして、データ変
化位相検出部４が検出したデータ変化位相に対してその
変化位相から１周期次の変化位相間の中央に近い再生ク
ロック位相を１相〜ｎ相クロックの中から選ぶ。データ
変化位相変換処理部５は、選んだ位相クロックを選択す
るように選択回路６に対して制御信号を出力する。そし
て、選択回路６により選択された再生位相クロックは再
生クロック出力端子７に出力し、バースト信号の入力デ
ータを選択回路６により選択された再生位相クロックが
フリップ−フロップ８によりトリガをかけ、トリガをか
けたタイミングでバースト信号の入力データを読み込み
再生データ出力端子９から再生データを出力する。

【００１６】なお、図３のケース２でバースト信号の１
つのデータ変化点に対して、複数の、ここでは２つのデ
ータ変化位相検出した場合、図４のケース２に示すよう
に、若番のクロック位相でデータ変化位相に置き換えた
が（処理Ａ）、老番のクロック位相で、データ変化位相
に置き換えてもよい（処理Ｂ）。バースト信号の１つの
データ変化点に対して、１つのデータ変化位相検出とす
るので安定した再生データを出力できる。また、上記例
では立ち上がりの場合を説明したが、立ち下がりの場合
についてもバースト信号の１つのデータの１から０への
変化に対して図３および図４の内容０を１に、１を０に
置き換えたものが得られ、同様にデータ変化位相を求め
ることができる。以上のように、バースト信号の１つの
データ変化点に対して、フリップ−フロップのセットア
ップ／ホールド時間に起因する不定値出力のため、２つ
のデータ変化位相検出した場合でも、若番のデータ変化
位相を基にデータ変化位相を検出するので、バースト信
号の入力データを安定して再生できる。

【００１７】実施の形態２．本実施の形態は複数周期バ
ースト信号のデータの変化位相を観測してデータ変化位
相検出回数をカウントし、カウント結果から多数決判定
により再生用データ変化位相をもとめ、精度良くバース
ト信号のデータを再生するものである。図５は本実施の
形態の構成を示すもので、図１の構成でデータ変化位相
処理部５を多数決判定部１５に置き換えたものである。
データ変化位相検出部４は、複数の入力データパルスに
対して立ち上がりおよび立ち下がり変化位相を検出し
て、検出したクロック位相毎に検出回数をカウントす
る。このカウント動作により任意の複数周期回数立ち上
がりまたは立ち下がりのデータ変化位相の検出回数を収
集し、検出回数の多数決により最もデータ変化位相検出
回数の多いデータ変化位相を基に再生用データ変化位相
を求める。そして、再生用データ変化位相を基に安定し
たバースト信号のデータを再生する。

【００１８】また、収集したデータ変化位相の検出回数
が、ある複数のクロック位相にまたがって分布した場合
には、検出回数の多数決に従って再生用データ変化位相
を判定する。なお、ここではデータ変化位相は立ち上が
りのデータ変化位相についてのみ説明する。図６は、多
数決判定の方法を例示するもので、ケース１〜３は検出
回数３以上が１つのクロック位相で検出された場合、ケ
ース４、５は検出回数３以上が複数のクロック位相で検
出された場合、ケース６〜９は検出回数２が複数のクロ
ック位相で検出された場合、ケース１０〜１３は検出回
数１が複数のクロック位相で検出された場合の多数決判
定方法を示している。

【００１９】図６において、ケース１〜３は検出回数３
以上が１つのクロック位相で検出された場合で、それぞ
れ多数決判定により、ケース１はｎ−１のクロック位相
で、ケース２はｎのクロック位相で、ケース３はｎ＋１
のクロック位相で、再生用データ変化位相があったもの
と判定する。ケース４、５は検出回数３以上が複数のク
ロック位相で検出された場合で、それぞれ多数決判定に
より、ケース４は隣り合うｎとｎ＋１のクロック位相
で、データ変化位相が共に３回検出されたが若番のｎク
ロック位相で、再生用データ変化位相あったものと判定
する。ケース５はｎ−１とｎ＋１のクロック位相で再生
用データ変化位相を検出したが、ｎ−１とｎ＋１のクロ
ック位相の中点を取りデータ変化位相がｎクロック位相
で、再生用データ変化位相があったがものと判定する。

【００２０】ケース６〜９は検出回数２が複数のクロッ
ク位相で検出された場合で、ケース６は多数決判定によ
りｎ＋１のクロック位相で再生用データ変化位相があっ
たがものと判定する。ケース７は隣り合うｎとｎ＋１の
クロック位相で、データ変化位相が共に２回検出された
が若番のｎクロック位相で、再生用データ変化位相あっ
たものと判定する。ケース８はｎ−１、ｎとｎ＋１のク
ロック位相でデータ変化位相をそれずれ２回検出した
が、ｎ−１とｎ＋１のクロック位相の中点であるｎクロ
ック位相で、再生用データ変化位相があったがものと判
定する。ケース９はｎ−１とｎ＋１のクロック位相でデ
ータ変化位相を検出したが、ｎ−１とｎ＋１のクロック
位相の中点であるｎクロック位相で、再生用データ変化
位相があったがものと判定する。

【００２１】ケース１０〜１３は検出回数１が複数のク
ロック位相で検出された場合を示している。ケース１０
はｎ＋１のクロック位相で、再生用データ変化位相があ
ったものと判定する。ケース１１は隣り合うｎとｎ＋１
のクロック位相で、データ変化位相が共に１回検出され
たが若番のｎクロック位相で、再生用データ変化位相あ
ったものと判定する。ケース１２はｎ−１、ｎとｎ＋１
のクロック位相でデータ変化位相をそれずれ１回検出し
たが、ｎ−１とｎ＋１のクロック位相の中点であるｎク
ロック位相で、再生用データ変化位相があったがものと
判定する。ケース１３はｎ−１とｎ＋１のクロック位相
でデータ変化位相を検出したが、ｎ−１とｎ＋１のクロ
ック位相の中点であるｎクロック位相で、再生用データ
変化位相があったがものと判定する。

【００２２】そして多数決判定部１５は、データ変化位
相検出部４が検出したデータ変化位相回数を基に再生用
データ変化位相を求め、求めた変化位相に対してその変
化位相から１周期次の変化位相間の中央に近い再生クロ
ック位相を１相〜ｎ相クロックの中から選ぶ。多数決判
定部１５は、選んだ位相クロックを選択するように選択
回路６に対して制御信号を出力する。そして、選択回路
６により選択された再生クロックは再生クロック出力端
子７に出力し、バースト信号の入力データを選択回路６
により選択された再生クロックがフリップ−フロップ８
によりトリガをかけ、トリガをかけたタイミングでバー
スト信号の入力データを読み込み再生データ出力端子９
から再生データを出力する。なお、上記例ではデータの
位相変化が立ち上がりの場合を説明したが、立ち下がり
の場合についても同様に再生用データ変化位相が得られ
る。以上のようにして、複数周期バースト信号のデータ
を観測し、データ変化位相の多数決判定により再生用デ
ータ変化位相を求めバースト信号のデータを再生するの
で、ｎ位相クロックでそれぞれトリガをかけるフリップ
−フロップのセットアップ／ホールド時間に起因する不
定値出力に対しても安定したバースト信号のデータを再
生できる。

【００２３】

【発明の効果】第１の発明においては、入力データとし
てバースト信号を入力し、ｎ相クロックを用いて入力デ
ータの立ち上がりおよび立ち下がりのデータ変化位相を
判定する。データ変化位相を判定する際、データ変化位
相検出部で１つのデータ変化点に対して２ヶ所のデータ
変化位相を検出した場合には、検出したデータ変化位相
を１ヶ所に置き換える処理を行うことで、より精度よく
入力データの立ち上がりおよび立ち下がりデータ変化位
相を判定し、データ再生に必要な最適なクロック位相を
決定することができる。

【００２４】第２の発明においては、入力データとして
バースト信号を入力し、ｎ相クロックを用いて入力デー
タの立ち上がりおよび立ち下がりのデータ変化位相を判
定する。データ変化位相を判定する際、データ変化位相
を示すクロック位相毎に設置したデータ変化を認識した
カウンタ数値が複数のクロック位相で分布したような場
合でも、精度よく入力データの立ち上がりおよび立ち下
がりデータ変化位相を判定し、データ再生に必要な最適
なクロック位相を決定することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係わるビット同期方
式の基本構成を示すブロック図である．

【図２】 本発明に係わるビット同期方式の動作説明を
補足する図である。

【図３】 本発明の実施の形態１に係わるビット同期方
式の動作説明を補足する図である。

【図４】 本発明の実施の形態１に係わるデータ位相変
換処理の動作説明図である。

【図５】 本発明の実施の形態２に係わるビット同期方
式の基本構成を示すブロック図である．

【図６】 本発明の実施の形態２に係わるビット同期方
式の動作説明を補足する図である。

【図７】 従来のビット同期方式の基本構成を示すブロ
ック図である．

【符号の説明】

１ バースト信号入力端子 ２ ｎ位相クロック入力端子 ３ フリップ−フロップ ４ データ変化位相検出部 ５ データ位相変換処理部 ６ 選択回路 ７ 再生クロック出力端子 ８ 再生用フリップ−フロップ ９ 再生データ出力端子 １５ 多数決判定部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 以下の構成要素を有するビット同期方
   式、 ａ．バースト信号を入力するバースト信号入力端子、 ｂ．基準クロックを１クロック周期内でｎ（２以上の整
   数）個の位相に均一に配置した１〜ｎの位相クロックを
   入力する１〜ｎの位相クロック入力端子、 ｃ．前記バースト信号入力端子からの１クロック周期内
   のバースト信号のデータを前記１〜ｎの位相クロック入
   力端子からの１〜ｎの位相クロックでそれぞれトリガを
   かけ、かけたタイミングでバースト信号を読み取る１〜
   ｎのフリップ−フロップ、 ｄ．前記１〜ｎのフリップ−フロップの出力によりバー
   スト信号のデータ変化位相を検出するデータ変化位相検
   出部、 ｅ．前記データ変化位相検出部が２つのデータ変化位相
   を検出したなら、２つの変化位相の内若番または老番の
   クロック位相でデータ変化位相を検出したように変換す
   るデータ変化位相変換処理部、 ｆ．前記データ変化位相変換処理部が変換したデータ変
   化位相に基づいて１〜ｎの位相クロックの内の一つを選
   択し、選択したクロックを出力する再生クロック選択回
   路、 ｇ．前記入力されたバースト信号を前記再生クロック選
   択回路が選択したクロックによりトリガし再生データを
   出力する再生用フリップ−フロップ。
2. 【請求項２】 以下の構成要素を有するビット同期方
   式、 ａ．バースト信号を入力するバースト信号入力端子、 ｂ．基準クロックを１クロック周期内でｎ（２以上の整
   数）個の位相に均一に配置した１〜ｎの位相クロックを
   入力する１〜ｎの位相クロック入力端子、 ｃ．前記バースト信号入力端子からのバースト信号を前
   記１〜ｎの位相クロック入力端子からの１〜ｎの位相ク
   ロックでそれぞれトリガをかけ、かけたタイミングでバ
   ースト信号を読み取る１〜ｎのフリップ−フロップ、 ｄ．前記１〜ｎのフリップ−フロップの出力をもとにデ
   ータ変化位相を検出し、検出した回数を所定の期間収集
   するデータ変化位相検出部、 ｅ．収集したデータ変化位相検出回数の最大値を求め、
   最大値が１つならそのデータ変化位相を再生用データ変
   化位相と判定し、最大値が２つで変化位相が隣接してい
   れば２つの変化位相の内若番または老番のクロック位相
   で再生用データ変化位相と判定し、最大値が２つで変化
   位相が隣接していなければ２つの変化位相の中央のクロ
   ック位相で再生用データ変化位相と判定する多数決判定
   部、 ｆ．前記多数決判定部が求めた再生用データ変化位相に
   基づいて１〜ｎの位相クロックの内の一つを選択し、選
   択したクロックを出力する再生クロック選択回路、 ｇ．前記入力されたバースト信号を前記再生クロック選
   択回路が選択したクロックによりトリガし再生データを
   出力する再生用フリップ−フロップ。