JP3412991B2 - 受信位相同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、通信装置の受信バー
ストデータ信号とクロック信号との位相同期を行う位相
同期回路に関するものである。

【０００２】

【従来の技術】図２１は従来のバースト受信用タイミン
グ位相同期回路が適用されるパッシブダブルスター網か
らなる光加入者伝送系の構成図である。図において、２
１は第１の網終端装置、２２は第２の網終端装置、２３
は第Ｍの網終端装置、２４、２５はスターカプラ、２
６、２７は光ファイバ伝送路、２８は加入者線終端装
置、２９は光送信回路、３０は送信信号処理回路、１３
１は光受信回路、１３２は位相同期回路、１３３は受信
信号処理回路、１３４は基準クロック発生回路である。
図２２はパッシブダブルスター網からなる光加入者伝送
系を伝送される信号関係を説明する信号図である。

【０００３】図２３は例えば特開平４−３４７９３１号
に示された従来のバースト受信用タイミング位相同期回
路の構成図である。図において、３１はクロック信号多
相化部、３２はセレクタ部、３４はデータ変化点検出回
路、３５はクロック変化点検出回路、３６はクロック選
択回路、３７はクロック決定回路、３８は決定結果保持
回路である。

【０００４】次に図２１のパッシブダブルスター構成の
光加入者伝送系について説明する。説明において、加入
者線終端装置２８から送信される光信号のビットレート
と網終端装置２１〜２３から送信される光信号のビット
レートは同一であるとする。図において、網終端装置２
１〜２３は、加入者線終端装置２８から連続送信される
光信号をスターカプラ２４により分岐して受信するとと
もに、受信データから抽出したクロックによりデータを
送信する。したがって、各網終端装置２１〜２３から送
信されるバーストデータ信号は基準クロック１３４に周
波数は同期して送信されるが、加入者線終端装置２８に
より受信されるデータの位相は、各網終端装置２１〜２
３から加入者線終端装置２８までの伝送路長が異なるこ
とと、温度変化による実質的な伝送路長の変化により基
準クロック１３４の位相に対して同期状態に維持するこ
とはできない。したがって、バーストデータ信号を正確
に識別するため、基準クロック１３４との位相同期を行
う位相同期回路１３２が必要となる。各網終端装置２１
〜２３はデータセルと呼ばれる各バーストデータ信号を
図２２に示すような構成に伝送する。各データセルの先
頭部には図２２に示されるプリアンブルが付加されてい
て、これは光受信回路１３１、位相同期回路１３２が安
定に動作するために用いられる信号である。

【０００５】次に図２３に示す従来の位相同期回路の構
成について説明する。従来の位相同期回路１３２は、ク
ロック信号が入力され、互いに位相の異なる多相化クロ
ック信号を出力するクロック信号多相化部３１と、バー
ストデータ信号と多相化クロック信号が入力され、多相
クロックから適当な位相のクロックを選択するのに必要
な制御信号により、多相化クロック信号の中から一つの
クロック信号を選択して出力するセレクタ部３２とを含
む。更に、バーストデータ信号の立ち上がりまたは立ち
下がりの変化点を検出するデータ変化点検出力回路３４
と、多相化クロック信号の立ち下がりの変化点を検出す
るクロック変化点検出回路３５と、データ変化点検出回
路３４の変化点検出タイミングと実質的に同じタイミン
グのパルスを含むクロックの位相を選択するクロック選
択回路３６と、クロック選択回路３６の選択結果に基づ
いて時系列の選択結果から多数決処理手段等により実際
に選択すべきクロック信号の位相を決定するクロック決
定回路３７と、クロック決定回路３７の出力を新たな出
力があるまで保持してセレクタ部３２の制御信号を出力
する決定結果保持回路３８とで構成される。

【０００６】クロック決定回路３７、および決定結果保
持回路３８は、クロック選択回路３６において雑音等に
より誤った多相化クロック信号を選択した場合の保護の
ために設けられたものである。クロック決定回路３７
は、クロック選択回路３６の選択結果から同一の位相が
複数回連続して選択された時にその位相を選択する手段
を備えている。また、クロック決定回路３７は、クロッ
ク選択回路３６の複数回の選択結果から多数決論理によ
りクロック選択位相を決定するようにしてもよい。

【０００７】次に図２３に示す従来の位相同期回路１３
２の動作を、具体回路に基づいて説明する。説明を簡単
にするため、クロック決定回路３７はクロック選択回路
３６の１回の選択結果によりクロック信号の位相を決定
する場合について説明する。また、クロック信号多相化
部３１が４相クロック信号を出力する場合を考える。図
２４は従来の位相同期回路１３２の具体回路の例を示す
構成図である。この位相同期回路は、クロック信号多相
化部３１、セレクタ部３２、データ変化点検出回路３
４、クロック変化点検出回路３５、クロック選択回路３
６から構成される。図において３１−１から３１−３は
遅延素子、３２−１から３２−４はＡＮＤゲート、３２
−５はＯＲゲート、３４−１は排他的ＯＲ、３４−２は
Ｄフリップフロップ、３５−１から３５−４は反転ゲー
ト、３５−５から３５−８はＡＮＤゲート、３６−１か
ら３６−４はＤフリップフロップである。

【０００８】図２５は、従来の上記具体的な位相同期回
路のタイミングチャートを示す図である。ここでは、バ
ーストデータ信号は、”１、０”交番信号を用いて説明
する。位相同期回路１３２は、多相化クロック信号の立
ち下がり検出パルス（ｇ）〜（ｊ）のタイミングがバー
ストデータ信号の変化点検出パルス（ｂ）のタイミング
と実質的に一致する位相のクロックを多相化クロック信
号（ｃ）〜（ｆ）のなかから選択して出力する。つま
り、バーストデータ信号の変化点タイミングと同じタイ
ミングのパルスを含むクロック信号を選択することがで
きる。例えば、図２５において第１の受信位相のバース
トデータ信号の場合、変化点検出パルス（ｂ）と一致す
るのは第３の位相のクロック信号の立ち下がり検出パル
ス（ｉ）であることから、第３の位相クロック信号が選
択される。バーストデータ信号が第２の受信位相で入力
された場合には同様にして第４の位相のクロック信号が
選択される。さらにバーストデータ信号が第３の受信位
相で入力された場合には、同様にして第２の位相のクロ
ックが選択される。それぞれの受信位相において選択さ
れた位相のクロック信号の立ち上がりエッジは受信バー
ストデータ信号の中央で立ち上がる最適な位相に同期す
る。以上のように、従来のバースト受信用タイミング位
相同期回路は任意の位相で受信されるデータに対し、最
適の位相に同期したクロック信号を再生することができ
る。

【０００９】

【発明が解決しようとする課題】従来のバースト受信用
タイミング位相同期回路は以上のように構成されている
ので、位相同期回路から選択して出力されるクロック信
号の位相は、バーストデータ信号の受信位相に応じて変
化する。基本的にデータに合わせて多相化クロック信号
を選択するので、選択された多相化クロック信号の遷移
点において出力クロック信号のデューティが変動する。
また最悪の場合には、図２５における第４の多相化クロ
ック信号と第２の多相化クロック信号との遷移点のよう
に、クロック信号の立ち上がりエッジが消失、またはグ
リッジの発生が生じるので、バースト受信用タイミング
位相同期回路で位相同期のとれたクロック信号で加入者
線終端装置２８を動作させることはできない。このた
め、信号処理回路内にバースト受信用タイミング位相同
期回路で位相同期のとれたクロック信号でデータ信号を
書き込み、位相選択されない位相が一定のクロック信号
によりデータ信号を読み出すバッファメモリを設ける必
要があり、回路規模が大きくなるという課題があった。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、クロック信号は位相を一定で動作
させ、受信信号の位相をシフトするようにして、信号処
理回路のメモリを必ずしも必要としない受信位相同期回
路を得ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係る受信位相
同期回路は、受信タイミングに必要なクロック周波数の
Ｎ倍（Ｎは整数）の周波数でクロックを出す受信クロッ
ク発生回路と、この受信クロックを分周して所定の受信
タイミング用の基準クロックとする分周回路と、入力の
受信データを受信クロック発生回路のクロックで順次、
所定位相をずらせて複数蓄積し、かつ受信クロック発生
回路のクロックの位相とは上記所定位相の半分の位相分
シフトしたタイミングから順次、蓄積したＮ個の受信デ
ータ・シフト出力を出す受信データ蓄積手段と、入力の
受信データの変化点を検出し、データの変化点において
分周回路出力の位相情報をラッチして、このラッチした
位相情報とデータの変化点タイミングとの組み合せに基
づいて選択タイミングを決める制御回路と、制御回路が
決めた選択タイミングの選択信号に基づいて受信データ
蓄積手段が出す複数の受信データ・シフト出力から特定
の位相位置にある出力を選ぶセレクタとを備えた。

【００１２】この発明に係る受信位相同期回路は、受信
用の基準クロック発生回路と、この基準クロックの周波
数のＮ倍の周波数を生成する周波数逓倍回路と、入力の
受信データを基準クロック発生回路出力のクロックで所
定位相をずらせて複数蓄積し、かつ基準クロック発生回
路のクロックの位相とは上記所定位相の半分の位相分シ
フトしたタイミングから順次、蓄積したＮ個の受信デー
タ・シフト出力を出す受信データ蓄積手段と、入力の受
信データの変化点を検出し、データの変化点において周
波数逓増回路出力の位相情報をラッチして、このラッチ
した位相情報とデータの変化点タイミングとの組み合せ
に基づいて選択タイミングを決める制御回路と、制御回
路が決めた選択タイミングの選択信号に基づいて受信デ
ータ蓄積手段が出す複数の受信データ・シフト出力から
特定の位相位置にある出力を選ぶセレクタとを備えた。

【００１３】

【００１４】また上記構成において、制御手段は、調べ
た変化点の相対位相位置に対応して選択信号をセレクタ
に与えると、規定の受信データの受信が終わるまで選択
信号を保持出力する制御手段とした。

【００１５】また上記構成において、受信データ蓄積出
力手段は、必要シフト数をＮとすると少なくとも上限と
下限側に更に受信データをシフトできる（Ｎ＋２）シフ
ト出力する受信データ蓄積出力手段とし、制御手段は、
受信データの最初から定まった期間は調べた変化点の相
対位相位置の変化に対応してセレクタへの選択信号をＮ
の範囲内になるよう追従変化させる制御手段とした。

【００１６】

【００１７】

【００１８】

【００１９】

【作用】この発明による受信位相同期回路は、まず受信
用の基準クロックのＮ倍の周波数のクロックを基にし
て、これを分周して基準クロックが作られる。またＮ倍
のクロックから受信データより所定の半分の位相分シフ
トしたタイミングから始まり、以後、順次、所定位相分
シフトしたタイミングで入力の受信データがシフトされ
て受信データ蓄積手段から出力される。また入力の受信
データの変化点が検出され、ラッチされ、その位相情報
により、合致するタイミングが調べられ、この検出され
たタイミングに合う選択信号がセレクタに与えられる。
こうしてセレクタでは複数の受信データ蓄積手段出力か
ら選択タイミングとは所定の半分の位相ずれた受信デー
タが選ばれてデータ再生回路にデータ信号として与えら
れる。

【００２０】この発明による受信位相同期回路は、まず
受信用の基準クロックを基にして、この基準クロックの
Ｎ倍の周波数のシフト用クロックが生成され、このシフ
トクロックから受信データより所定の半分の位相分シフ
トしたタイミングから始まり、以後、順次、所定位相分
シフトしたタイミングで入力の受信データがシフトされ
て受信データ蓄積手段から出力される。また入力の受信
データの変化点が検出され、ラッチされ、その位相情報
により、合致するタイミングが調べられ、この検出され
たタイミングに合う選択信号がセレクタに与えられる。
こうしてセレクタでは複数の受信データ蓄積手段出力か
ら選択タイミングとは所定の半分の位相ずれた受信デー
タが選ばれてデータ再生回路にデータ信号として与えら
れる。

【００２１】

【００２２】また更に、セレクタに与えられる選択信号
は、いったんシフトするタイミングが検出されるとその
受信データを受信し終るまで保持され、受信データのシ
フト量が保持される。

【００２３】また更に、シフト数がその上限と下限側に
さらにシフトでき、また受信データの位相変化に対応し
て選択信号が変化する。初期段階が過ぎると、Ｎシフト
の範囲内から位相変化の追従が開始され、その上下にシ
フト余裕がある。

【００２４】

【００２５】

【００２６】

【００２７】

【実施例】

実施例１．以下、この発明の基本思想である受信用の基
準クロックに合わせて受信データの位相をシフトする回
路例を説明する。図１は本発明の一実施例を示すブロッ
ク図である。図において１は受信クロック発生回路、２
は受信データ蓄積出力手段としてのシフトレジスタ、３
は分周回路、４はセレクタ回路、５は制御回路、６はデ
ータ変化点検出回路、７はラッチ回路、８は位相決定回
路である。図２は具体的な受信位相同期回路の一実施例
を示す構成図である。図において、２−１は４ビットシ
フトレジスタ、３−１は２ビットバイナリカウンタ、４
−１から４−４はＡＮＤゲート、４−５はＯＲゲート、
４−６はデコーダ、６−１は排他的ＡＮＤゲート、７−
１、７−２はＤフリップフロップである。図３は、図２
の受信位相同期回路の動作を示すタイミングチャート図
である。図４は、図２の受信位相同期回路の位相決定回
路８において、データ変化点検出回路６の出力にデータ
変化点を示す信号が出力されたときのラッチ回路７の出
力状態からセレクタ回路においてセレクトする位相を決
定する論理図の例である。

【００２８】次に、上記構成の受信位相同期回路の動作
について説明する。図の例では、受信クロック発生回路
１は送信クロック周波数の４倍の周波数を有する場合を
説明する。この場合、受信用の基準クロックは受信クロ
ック発生回路１の１／４周期、つまり送信クロック周期
となる。また、シフト位相量は９０度づつずらせること
となる。また、分周回路３は受信クロック発生回路１の
クロックに対し、２ビットバイナリカウンタ３−１を用
いることとする。図３の受信位相同期回路の一動作を示
すタイミングチャートにおいて、送信クロック周波数の
４倍の周波数を有する受信クロック発生回路１の出力ク
ロック信号（ａ）は、２ビットカウンタ３−１で分周さ
れ、２分周出力から送信クロック周波数の２倍の周波数
を有する出力クロック信号（ｂ）と、４分周出力から送
信クロック周波数と同一の周波数を有する出力クロック
信号（ｃ）が出力される。

【００２９】シフトレジスタ２は入力のバーストデータ
信号に対し、受信クロック発生回路１の出力クロック信
号（ａ）により１ビットづつシフトし、１ビットから４
ビットシフトした後、シフトレジスタ２から各データ信
号（ｄ）〜（ｇ）（シフトレジスタ２のＱ０、Ｑ１、Ｑ
２、Ｑ３出力）をセレクタ回路４に出力する。データ変
化点検出回路６は、１ビットシフトしたデータ信号
（ｄ）（シフトレジスタＱ０出力）と２ビットシフトし
たデータ信号（ｅ）（シフトレジスタＱ１出力）との排
他的論理和により、変化点検出パルス（ｈ）を出力す
る。一方、ラッチ回路７は、２ビットカウンタ３−１の
分周出力クロック信号（ｂ）と４分周出力クロック信号
（ｃ）を、データ変化点検出回路６の出力パルス（ｈ）
のタイミングでラッチする。このラッチされた２分周出
力クロック信号（ｂ）と４分周出力クロック信号（ｃ）
の組合せの値は、出力クロック信号（Ｃ）と受信クロッ
ク発生回路出力信号（ａ）で１ビットシフトから４ビッ
トシフトしたに等しい各データ信号（ｄ）〜（ｇ）（シ
フトレジスタ２のＱ０、Ｑ１、Ｑ２、Ｑ３、出力）との
位相を示し、図４に示す論理図によって、セレクタ部で
選択すべきシフト量が決められる。例えば、図３に示す
バーストデータ信号の受信位相では、２分周出力クロッ
ク信号（ｂ）の値は”Ｌ”レベル、４分周出力クロック
信号（ｃ）の値は”Ｈ”レベルがラッチされ、クロック
信号に対して最適な位相を有する３ビットシフトしたデ
ータ信号（シフトレジスタ２のＱ２出力）が選択され
る。

【００３０】ここで、制御回路５の構成特徴を従来の方
式と対比して説明する。図２６は、図２４に示す従来の
受信位相同期回路におけるクロック信号選択論理と同様
の制御論理によって、シフトデータ信号を選択する回路
構成例である。図２７は、図２６に示す受信位相同期回
路の動作を示すタイミングチャート図である。従来の受
信位相同期回路は、データを基にこのデータと位相が合
致するクロックを選択するのであるが、その選択論理は
図２６の回路によって得られていた。図２６において、
１３はクロック変化点検出回路である。１３−１から１
３−３は遅延素子、１３−４から１３−７は反転ゲー
ト、１３−８から１３−１１はＡＮＤゲートである。７
−１から７−４はＤフリップフロップである。次にこの
従来の図２６の選択論理の回路の動作を説明する。図に
おいて、出力クロック信号の第１から第４の立ち下がり
検出パルス（ｄ）〜（ｇ）は受信データ蓄積手段におけ
る必要シフト量となるように遅延設定されている。制御
回路５ａは、変化点検出パルス（１）と実質的に一致す
る位相の信号を、第１から第４の立ち下がり検出パルス
（ｄ）〜（ｇ）の中から検出し、検出されたパルスに対
してあらかじめ設定されたシフトデータを選択する。例
えば図２７において、バーストデータ信号の変化点検パ
ルス（１）と一致するのは第３の立ち下がり検出パルス
（ｆ）であることから、３ビットシフトデータ信号
（ｊ）が選択される。こうして図２６に示す回路では、
受信データ蓄積手段における必要シフト数（ここではＮ
＝４）と一致するＮ系統の信号数を出力するクロック変
化点検出回路およびラッチ回路を構成する必要がある。
これに対し、図１及び図２に示す回路構成では、Ｎ＝２
^M （ここではＭ＝２）を満足するＭ系統の信号数を出力
するラッチ回路でよく、小規模な回路で制御回路５を構
成することができる。

【００３１】位相決定回路８は、ラッチ回路７にラッチ
された分周回路３の位相情報をセレクタ回路４への制御
信号に変換する回路である。セレクタ４は、デコーダ４
−６により、位相決定回路８から入力される２ビット制
御データをＡＮＤゲート４−１からＡＮＤゲート４−４
の制御信号に変換して図４に示す論理図にしたがってシ
フトレジスタ２の出力を選択する。この例では位相決定
回路８は、ラッチ回路７にラッチされた分周回路３の位
相情報をそのままセレクタ回路４の制御信号に用いる場
合を説明している。位相決定回路８は、ラッチ回路７の
選択結果から同一のデータ信号が複数回連続して選択さ
れた時にはじめてそのデータ信号を選択するようにして
もよい。または、位相決定回路８は、ラッチ回路７の複
数回の選択結果から多数結論理によりクロック信号を選
択するようにしてもよい。あるいはまた、位相決定回路
８は、ラッチ回路７の複数回の選択結果から平均化論理
によりデータ信号を選択するようにしてもよい。

【００３２】また、上記実施例においてデータ変化点検
出回路６は、１ビットシフトしたデータ信号（ｄ）の立
ち上がりまたは立ち下がりの変化点において、変化点検
出パルス（ｈ）を出力する場合について説明したが、他
のどのシフトレジスタ出力のデータ信号（ｅ）〜（ｇ）
から変化点検出パルスを出力してもよい。この場合、図
４に示すラッチ出力と選択するシフトデータ信号とは別
の対応関係となる。以上の実施例１の説明においては、
位相決定回路８はデータ受信中、常時位相同期動作を行
っているものとして説明した。

【００３３】実施例２．上記実施例では受信クロック発
生回路の周波数を送信クロック周波数の４倍の周波数と
したが、受信用の基準クロックが先ずあって、この受信
用基準クロックを基に逆に基準クロックの例えば４倍の
周波数の周波数逓倍した位相シフト用のクロックを生成
して受信データをシフトしてもよい。図５は本実施例の
受信位相同期回路構成を示すブロック図である。図にお
いて、受信用の基準クロックは基準クロック発生回路で
生成されるか、または送信用と共用されるなどして受信
部に与えられ、データ再生回路１０等に用いられる。１
５は周波数逓倍回路であり、入力の基準クロックに対し
てその例えば２倍および４倍の周波数のクロックを生成
する回路である。基準クロックが入力される度毎にリセ
ットし、クロックの同期をとっている。この４倍の周波
数を持つ周波数逓倍回路１５の出力をシフト用クロック
としてシフトレジスタ２を駆動し、２倍の周波数を持つ
周波数逓倍回路１５の出力を制御回路５への比較用のク
ロックともしている。本構成の回路による動作は、クロ
ック類の生成と接続以外は実施例１と同様であるので詳
細な説明は省略する。

【００３４】実施例３．上記実施例ではセレクタの動作
の制限については説明しなかった。データ信号の時間的
な変化を見ると、データセル受信中は受信クロックとの
位相差は一定と考える方が一般的であるので、セレクタ
がいったん適当なシフト量を決めると、特にシフト位置
が端にある場合は、受信データセル受信終了まではその
量を保持しておくことが望ましい。このことによりデー
タ受信中に大きな符号ひずみが発生しても、安定な再生
データが得られる。本実施例は実施例１の受信位相同期
回路を改良したものであり、図６にそのブロック図を、
また図７に保持機構を持つ制御回路を示した具体的な全
体の構成図を示す。図において１ないし８は実施例１と
同様の構成要素である。９は位相決定結果保持回路であ
る。また、図７において、３−１は２ビットカウンタ、
９−１、９−２はＤフリップフロップ、９−３はカウン
タ、９−４はＳＲフリップフロップである。その他の要
素は実施例１で述べた図３の同番号と同じ要素である。
図８は、本実施例の受信位相同期回路の動作を示すタイ
ミングチャートである。

【００３５】次に、実施例３の構成の受信位相同期回路
の動作について図６ないし図７を用いて説明する。図６
において、制御回路５は位相決定回路８とセレクタ回路
４との間に位相決定結果保持回路９を設けた構成となっ
ている。位相決定結果保持回路９は、バースト受信開始
後、図２１における光受信回路１３１の出力の符号歪み
が定常値に達した後に位相決定回路８で選択された位相
シフト位置をデータセルの受信終了まで保持する。光受
信回路１３１の出力の符号歪みが定常値に達する時間
は、光受信回路１３１の設計により定まり、プリアンブ
ル期間内に納まるよう設定されている。位相決定回路８
で選択された位相のデータを保持するタイミングは、例
えばバーストデータの受信開始タイミングで起動され、
光受信回路１３１の出力の符号歪みが定常値に達する時
間に等しいタイマー値を有するカウンタにより与えられ
る。またそのリセットはデータセルの受信終了で与えら
れる。

【００３６】図７において、ＳＲフリップフロップ９−
４はバーストデータ信号開始を検出する回路として用い
ている。また上記タイマー値を有するカウンタの例とし
てカウンタ９−３があり、カウンタ９−３はＳＲフリッ
プフロップ９−４から出力されるデータ検出タイミング
信号により起動され、所定のカウント値に達するとＤフ
リップフロップ９−１、９−２にラッチ信号を出力し位
相決定回路８の出力をラッチする。Ｄフリップフロップ
９−１、９−２出力はリセット信号が入力されるまで状
態をホールドし、従ってセレクタ回路４は、セレクトす
るシフトレジスタ２の選択したシフト量を保持するの
で、受信データに符号歪みがある場合にも、符号歪みの
ないデータを再生することができる。バーストデータ受
信開始から位相決定回路８の出力をラッチする間は、符
号歪みによりセレクタ回路４は選択するシフトレジスタ
２の出力の選択を変化させるが、図２２に示すプリアン
ブルデータ受信中にラッチ動作を完了すればデータは正
しく受信できるので問題ない。Ｄフリップフロップ９−
１、９−２のリセット信号は図２１における受信信号処
理回路１３３が生成する。リセット信号は前のバースト
データ受信終了後から次のバーストデータを受信するま
でに出力される。

【００３７】図８の受信位相同期回路の動作タイミング
チャートにおいて、シフトレジスタ２の出力である１ビ
ットないし４ビットシフトした各データ信号（ｄ）〜
（ｇ）（シフトレジスタ２のＱ０、Ｑ１、Ｑ２、Ｑ３、
出力）は、データ受信中の符号歪みにより”Ｈ”レベル
区間が”Ｌ”レベル区間よりも長いデータ波形となって
いる。比較のため、図２の受信位相同期回路でのセレク
タ４では、第１の変化点検出区間では１ビットシフトし
たデータ信号（ｄ）（シフトレジスタ２のＱ０出力）の
第１ビット目を選択し、第２の変化点検出区間では４ビ
ットシフトデータ信号（ｇ）（シフトレジスタ２のＱ３
出力）の第１ビット目を選択し、第３の変化点検出区間
では１ビットシフトしたデータ信号（ｄ）（シフトレジ
スタ２のＱ０出力）の第３ビット目を選択する。このた
め、出力データ信号から第２ビット目が消失し、正確な
データ再生はなされない。即ち、シフト位置が１〜４の
うちの最上限１（または最下限４）にあって更に外側に
シフトする場合データ脱落が発生する。これに対し本実
施例の回路では、各変化点検出区間において選択される
シフトレジスタ２における１ビットシフトデータ信号
（ｄ）（シフトレジスタ２のＱ０出力）、および４ビッ
トシフトデータ信号（ｇ）（シフトレジスタ２のＱ３出
力）はそれぞれ４分周クロック信号（ｃ）で識別するた
めの十分な位相余裕を有しているので、データ受信中に
選択されるデータ信号を１ビットシフトしたデータ信号
（ｄ）（シフトレジスタ２のＱ０出力）あるいは４ビッ
トシフトしたデータ信号（ｇ）（シフトレジスタ２のＱ
３出力）に保持すれば以後の全てのビット値を正確に再
生できる。位相決定回路８の出力を保持してもバースト
データ長が伝送路における位相の変動時間より十分短か
ければ、正しいデータおよびタイミング信号が再生され
る。こうして、短時間のデータ受信では、プリアンブル
部分で設定したシフト位相位置を、以後は固定した方が
かえってデータ脱落がなくなる。

【００３８】実施例４．本実施例では受信データ蓄積出
力手段のシフト数を上限と下限方向に更に増やし、デー
タ受信中はシフト変化するが、その際に更に変化が可能
なようにシフト追従余裕を設けたものである。前実施例
が比較的短いデータに対して有効であるのに対し、本実
施例は長いデータが途中で位相が変化しても正しく追従
するように考えられたものである。即ち、データ長が長
くなると位相変化が徐々に発生し、最上限または最下限
のシフト位置から更にずれることもあり得る。デューテ
ィが５０％の周期ならよいが、データ変化は必ずしもそ
うではないので前の実施例で図８を用いて説明したよう
に、実施例１の回路が不利な極端な例が生じることもあ
る。これをシフトは順に隣りのシフト区間に移るように
制御し、最上限または最下限のシフト区間に対しても更
に隣りにシフト領域を用意しておけば、シフト余裕がで
きてデータ抜け・重複がなくなる。次に、本実施例の受
信位相同期回路について説明する。図９はその回路ブロ
ック図である。図において、２はシフトレジスタ、５は
制御回路、１２は位相初期化回路である。その他の１、
３、４、６〜８は他の実施例の要素と同様の要素であ
る。図１０は、図９の構成の受信位相同期回路の詳細構
成を示す回路構成図である。図において２−２は６ビッ
トシフトレジスタ、１２−１は８ビットシフトレジス
タ、１２−２はインバータ、１２−３はＡＮＤゲート、
１２−４はＳＲフリップフロップ、１２−５は３ビット
入力を有するＤフリップフロップ、１２−６は位相初期
化論理回路である。他の要素の説明は既に他の実施例で
述べてあるので省略する。

【００３９】図１１は、図１０の受信位相同期回路の一
動作を示す論理図である。図１２はデータ信号入力が定
常値に達したと思われる時点で位相初期化回路１２がセ
レクタ４に出力する選択信号を示す論理図である。次
に、本発明の他の実施例である受信位相同期回路の動作
について図９ないし図１２を用いて説明する。本実施例
の受信位相同期回路は、シフトレジスタ２のシフト数を
分周回路４の分周比Ｎ（本実施例では４）より大きく例
えばＮ＋２とする。また、実施例３でのプリアンブル中
に受信位相同期回路が入力のデータ信号入力の符号歪み
が定常値に達すると、位相のデータをホールドするのに
対し、本実施例では選択されされた位相状態がシフトレ
ジスタの最上限または最下限遅延シフト出力である場合
には３６０度位相のことなる中間の遅延シフト出力を選
択するよう初期化する点が異なる。このようにしても実
施例３と同様に受信バーストデータの再生およびクロッ
ク信号の再生が行える。シフトレジスタのシフト数Ｎ＋
２を大きくする（本実施例では６）ことによりバースト
データ長がより長いバーストデータ受信に対して特に有
効である。

【００４０】図９において、シフトレジスタ２は分周回
路３の分周数Ｎ（ここでは４とする）より大きい自然数
Ｍ（ここでは６とする）としたときＭ（ここでは６とす
る）ビットシフトレジスタで構成される。この場合、１
ビットシフトしたデータ信号（シフトレジスタ２−２の
出力Ｑ０）と５ビットシフトしたデータ信号シフトレジ
スタ２−２の出力Ｑ４）は送信クロック周波数の１周期
の位相差を有しており、各シフトデータ信号を識別する
最適なクロック信号の位相は同一である。また、２ビッ
トシフトデータ信号（シフトレジスタ２−２の出力Ｑ
１）と６ビットシフトデータ信号（シフトレジスタ２−
２の出力Ｑ５）は送信クロック周波数で１周期の位相を
有しており、各シフトデータ信号を識別する最適なクロ
ック信号の位相は同一である。

【００４１】また位相初期化回路１２は位相決定回路８
の出力をバーストデータ受信開始後、図２１における光
受信回路１３１の出力（即ちデータ信号入力）の符号歪
みが定常値に達した後（即ちプリアンブル期間中）に位
相決定回路８で選択された位相のデータを初期化する手
段として設けられている。位相の初期化とは、セレクタ
回路４がセレクトするシフトレジスタ２において、最少
遅延または最大遅延以外の遅延シフトされた出力（シフ
トレジスタ２−２の出力Ｑ１〜Ｑ４）に初期設定するこ
とを意味する。意味を初期化した後は、光受信回路１３
１の符号歪みが２５％（ピークツーピーク値）以下であ
ればセレクタ回路４は符号歪みがあっても１ビット以内
の遅延（９０度ピークツーピーク以内の位相変化）を有
するシフトレジスタ出力を選択するのでデータ再生にお
いて誤ることはない。この条件はバーストデータ長が受
信データバーストの位相変動時間に比較して十分短けれ
ば満足される。

【００４２】光受信回路１３１の出力の符号歪みが定常
値に達する時間は、光受信回路１３１の設計により定ま
る。位相決定回路８で選択された位相のデータを初期化
するタイミングは、バーストデータの受信開始タイミン
グに起動され、光受信回路１３１の出力の符号歪みが定
常値に達する時間にタイマー値を有するカウンタにより
与えられる。

【００４３】図１０において、ＳＲフリップフロップ１
２−４はバーストデータ信号開始を検出する回路として
用いる。カウンタ１２−１はＳＲフリップフロップ１２
−４から出力されるデータ検出タイミング信号により起
動され、プリアンブル期間が終る直前と思われる、所定
のカウント値（ここでは８ビット）に達するとイニシャ
ライズ信号を出力する。イニシャライズ信号を出力する
までの間、位相初期化論理回路１２−６は図１１に示す
論理に従って動作する。初期期間が終った時点でシフト
位置をＮからＮ＋２の範囲に移す。即ち、位相初期化論
理回路１２−６は、３ビット入力のＤフリップフロップ
１２−５によりラッチされたセレクタ回路状態と位相決
定回路出力８を入力とし、図１２に示す論理によりセレ
クタ回路４に対する出力を初期化する。初期化動作以後
は再び図１１に示す論理に従い動作する。この初期化動
作により、通常の符号歪み（＜２５％ピークツーピー
ク）の受信データに対しては、いずれの位相状態におい
ても位相セレクト動作によるデータの挿入あるいはデー
タ抜けは発生しなくなる。

【００４４】以上のように、この実施例の位相同期回路
によれば、実施例２の位相同期回路に比べて、データ長
の長いバースト信号や、光ファイバ伝送路の長い光加入
者伝送系に対して、安定してデータ信号を受信できる。

【００４５】また、上記実施例では、受信クロック発生
回路１は送信クロック周波数の４倍の周波数を有し、シ
フトレジスタ２は１ビットシフトデータ信号から６ビッ
トシフトデータ信号を出力する場合について説明した
が、受信クロック発生回路１は送信クロック周波数の他
の周波数を有してもよく、またシフトレジスタ２は、さ
らに長いシフトビット長を用いれば位相変動許容量はさ
らに大きくなる。また、上記実施例では、イニシャライ
ズ信号を出力するまでの間、位相初期化論理回路１２−
６は図１１に示す論理に従って動作するとしたが、図１
２に示す論理に従って動作してもよい。

【００４６】実施例５．本実施例では、クロックとデー
タの周期のずれが常に最少になるようデータ検出点を半
シフト分ずらせる例を説明する。例えば入力データを検
出する際、１クロック周期を４等分して９０度に分割
し、そのどれかに合わせて相対的にサンプルタイミング
を動かす場合、最大サンプル位相のずれは９０度とな
る。これを同じ９０度シフトするにしても４５度を基準
に９０度づつシフトすることにすれば、ずれは−４５度
から＋４５度となり余裕が多くなる。図１３は本実施例
の受信位相同期回路の一回路ブロック図である。図にお
いて１１は受信データ遅延手段、６−２は２ビットシフ
トレジスタである。また、図１４と図１５は比較のため
の実施例１の構成の回路の一動作を示すタイミングチャ
ートである。一方、図１６と図１７は本実施例の受信位
相同期回路の一動作を示すタイミングチャートである。

【００４７】次に、上記構成の動作について図１３から
図１７を用いて説明する。図１４、図１５において、図
２の分周回路３の出力である位相同期クロックの位相
（分周回路３の２ビットカウンタ３−１の出力Ｑ０およ
びＱ１）が受信データ変化点検出パルス（ｈ）の発生す
るタイミングで”Ｈ”、”Ｈ”である場合について示
す。この場合、図４の論理に従い、選択する４ビットシ
フトレジスタ２−１の出力はＱ１である。図１４に示す
ように４ビットシフトレジスタ出力Ｑ０（ｄ）は１ビッ
トの受信データに対し４つのサンプル結果を出力する
が、受信クロック発生回路出力（ａ）の変化点の直前に
受信データの変化点がある場合には、それぞれ受信デー
タの最適サンプリング位相から−１８０度、−９０度、
０度、９０度ずれた位相（受信クロック発生回路出力ク
ロックの１周期を３６０度と定義）でサンプリングされ
たデータが出力される。このとき位相同期のとれたクロ
ック（ｃ）は最適サンプリング位相とのずれが０度のサ
ンプリング結果をサンプルし受信データとして出力す
る。しかし、図１５に示すように受信クロック発生回路
出力（ａ）の変化点より９０度進んだ位相の直前に受信
データの変化点がある場合には、それぞれ受信データの
最適サンプリング位相から−９０度、０度、９０度、＋
１８０度ずれた位相でサンプリングされたデータが出力
される。このとき位相同期のとれたクロック（ｃ）は最
適サンプリング位相とのずれが９０度のサンプリング結
果をサンプルし再生データとして出力する。したがっ
て、受信データと受信クロック発生回路出力（ａ）の出
力の位相関係によって再生データは、受信データを最適
位相から０度〜９０度ずれた点でサンプルした結果を出
力する。

【００４８】一方、図１３に示す回路によれば、受信デ
ータは遅延手段１１により、受信クロック発生回路１の
出力位相から４５度遅延したタイミングで４ビットシフ
トレジスタ２−１に蓄積される。また、２ビットシフト
レジスタ６−２には受信クロック発生回路１の出力位相
で受信データを蓄積する。図の例では、遅延手段１１と
して遅延線を用いている。受信データの変化点は２ビッ
トシフトレジスタ６−２の出力を入力とする排他的ＯＲ
６−１により検出される。図１６と図１７のタイミング
チャートによれば、図は分周回路３の出力である位相同
期クロックの位相（分周回路３の２ビットカウンタ３−
１の出力Ｑ０およびＱ１）が受信データ変化点検出パル
ス（ｈ）の発生するタイミングが”Ｈ”、”Ｈ”である
場合について示す。この場合、図の論理に従い選択する
４ビットシフトレジスタ２−１の出力はＱ１である。

【００４９】図１６に示すように４ビットシフトレジス
タ出力Ｑ０（ｄ）は１ビットの受信データに対し４つの
サンプル結果を出力するが、受信クロック発生回路出力
（ａ）の変化点の直前に受信データの変化がある場合に
は、それぞれ受信データの最適サンプリング位相から−
１３５度、−４５度、４５度、１３５度ずれた位相（受
信クロック発生回路出力クロックの１周期を３６０度と
定義）でサンプリングされたデータが出力される。この
とき位相同期のとれたクロック（ｃ）は最適サンプリン
グ位相とのずれが−４５度のサンプリング結果をサンプ
ルし受信データデータをして出力する。図１７に示すよ
うに受信クロック発生回路出力（ａ）の変化点より９０
度進んだ位相の直前に受信データの変化点がある場合に
は、それぞれ受信データの最適サンプリング位相から−
１３５度、−４５度、４５度、１３５度ずれた位相でサ
ンプリングされたデータが出力される。このとき位相同
期のとれたクロック（ｃ）は最適サンプリング位相との
ずれが４５度のサンプリング結果をサンプルし再生デー
タとして出力する。したがって、受信データと受信クロ
ック発生回路出力（ａ）の出力の位相関係によって再生
データは、受信データを最適位相から−４５度〜４５度
ずれたサンプル結果を出力する。

【００５０】受信データの再生において、再生時のサン
プリング位相が最適位相からずれるに従い符号歪みや雑
音の影響を受け信号が劣化する。本実施例の構成によれ
ば、実施例１ないし実施例４の場合に比較してサンプリ
ング位相が最適位相からずれる量は改善される。

【００５１】図２１において遅延手段１１として反転ゲ
ートを用い、受信クロック発生回路出力（ａ）を反転ゲ
ートにより反転することにより受信データを４５度遅延
して４ビットシフトレジスタ２−１に入力してもよい。
以上の動作は遅延手段１１として遅延線を用いた場合と
同様である。また、上記実施例では、受信クロック発生
回路１の出力に遅延手段１１を設けてシフトレジスタ２
と２ビットシフトレジスタ６−２のデータ蓄積タイミン
グを遅延させたが、シフトレジスタ２のデータ信号に遅
延手段を設けてデータ蓄積タイミングを遅延させても同
様の効果が得られる。

【００５２】実施例６．本実施例では、受信データの変
化点を誤検出した場合に、再生したデータ信号の識別位
相と受信データの最適な識別位相との誤差を減らす例を
説明する。実施例５の構成では、受信データ蓄積手段で
の位相シフト量を受信クロックの半周期ずれたタイミン
グで与え、基準クロック周期を４等分した９０度の位相
シフト量とした。また、データ変化点検出回路での位相
シフト量を受信クロックで与え、基準クロック周期を９
０度ごとに分割して受信データの変化点を検出した。検
出された変化点の基準クロックに対する相対位相に応じ
て、セレクタで選択される受信データのシフト量を決定
した。動作説明では、受信データの変化点が正確に検出
されるとして、受信データの最適な識別位相との誤差が
−４５度から＋４５度となることを説明した。しかし、
受信データの変化点近傍における信号振幅はビット中央
の信号振幅よりも小さく、回路雑音による変化点位相の
誤検出が確率的に起こり得る。実施例５の構成において
正確な検出位相から例えば−９０度ずれた位相で変化点
を誤検出した場合、受信データの最適な識別位相との誤
差も−９０度ずれて−１３５度から＋４５度となり、位
相余裕が少なくなる。

【００５３】本実施例では、受信データ蓄積手段での位
相シフト量を受信クロックおよび受信クロックの半周期
ずれたタイミングで与え、基準クロック周期を８等分し
た４５度の位相シフト量とする。また、データ変化点検
出回路での位相シフト量を受信クロックで与え、基準ク
ロック周期を９０度ごとに分割して受信データの立ち上
がり変化点と立ち下がり変化点の位相を検出する。検出
された各変化点位相の検出結果が異なる場合には、一方
の変化点位相が誤検出されたと判断する。一方の変化点
が正確な検出位相から例えば−９０度ずれた位相で変化
点を誤検出した場合、受信データの最適な識別位相との
誤差が−４５度ずれて−９０度から０度となるようセレ
クタへの選択信号を決定する。これにより実施例５の構
成に較べて位相余裕が多くなり、正確なデータ再生が可
能となる。また、検出された各変化点位相の検出結果が
同じ場合には、変化点位相が正しく検出されたと判断す
る。この場合には実施例５と同じ論理により、検出され
た変化点の基準クロックに対する相対位相に応じて、セ
レクタで選択される受信データのシフト量を決定する。
受信データの最適な識別位相との誤差は−４５度から＋
４５度となる。

【００５４】図１８はこの発明の一実施例である受信位
相同期回路の構成図である。図において、１は受信クロ
ック発生回路、２は受信データ蓄積出力手段、３は分周
回路、４はセレクタ、５は制御手段、６はデータ変化点
検出回路、７は位相検出回路、８は位相決定回路、９は
位相決定保持回路、１０はデータ再生回路、１１は遅延
手段、１３はデータ歪み検出回路、１４は選択信号変換
回路である。また、２−１、２−２は４ビットシフトレ
ジスタ、３−１はバイナリカウンタ、７−１から７−４
はＤフリップフロップ、９−１から９−３はＤフリップ
フロップ、９−４はカウンタ、９−５はＳＲフリップフ
ロップ、１３−１はカウンタ、１３−２はＤフリップフ
ロップである。図１９は図１８に示す受信位相同期回路
の一動作を示すタイミングチャートである。図２０は図
１８に示す受信位相同期回路の選択信号変換回路１４に
おいて、位相検出回路７の出力に対してセレクタ４で選
択される受信データ蓄積手段２の出力との対応を示す論
理図である。

【００５５】次に、上記構成の受信位相同期回路の一動
作について図１８から図２０を用いて説明する。図にお
いて受信クロック（ａ）は送信クロック周波数の４倍の
周波数を有するとして説明する。受信クロック（ａ）は
分周回路３において分周され、２分周クロック（ｂ）と
４分周クロック（ｃ）を出力する。４分周クロック
（ｃ）は基準クロックとして出力される。受信データ蓄
積出力手段２を構成する４ビットシフトレジスタ２−
１、２−２は基準クロック周期を８等分した４５度の位
相シフト量を有する手段として用いている。４ビットシ
フトレジスタ２−１は受信クロック（ａ）を遅延手段１
１で４５度遅延したクロックで動作し、４ビットシフト
レジスタ２−２は受信クロック（ａ）で動作する。受信
クロック（ａ）は基準クロック周波数の４倍の周波数を
有しているので、基準クロック周期を８等分した４５度
の位相シフト量を有する受信データ蓄積出力手段２が構
成できる（ｅ）〜（ｌ）。

【００５６】データ変化点検出回路６は４ビットシフト
レジスタ２−２の１ビットシフトデータ出力ＱＰ０と２
ビットシフトデータ出力ＱＰ１から、受信データの立ち
上がり変化点と立ち下がり変化点を検出する（ｍ）、
（ｎ）。４ビットシフトレジスタ２−２は受信クロック
（ａ）で動作するので基準クロック周期を９０度ごとに
分割して各変化点の位相を検出できる。位相検出回路７
を構成するＤフリップフロップ７−１、７−２は立ち上
がり変化点の検出タイミングで分周回路３の各分周クロ
ック（ｂ）、（ｃ）をラッチする。またＤフリップフロ
ップ７−３、７−４は立ち下がり変化点の検出タイミン
グで分周回路３の各分周クロック（ｂ）、（ｃ）をラッ
チする。図１９においてデータ変化点検出回路６は、立
ち上がり変化点を正確な位相よりも９０度前で誤検出
し、立ち下がり変化点を正確な位相で検出した場合を示
している。この場合、Ｄフリップフロップ７−１、７−
２は（２分周クロック、４分周クロック）＝（Ｈｉｇ
ｈ、Ｈｉｇｈ）を出力し、Ｄフリップフロップ７−３、
７−４は（２分周クロック、４分周クロック）＝（Ｌｏ
ｗ、Ｌｏｗ）を出力する。

【００５７】実施例５による選択論理によると、Ｄフリ
ップフロップ７−１、７−２のラッチ値からは４ビット
シフトレジスタ２−１の２ビットシフト出力ＱＮ１
（ｆ）がセレクタで選択される。立ち上がり変化点を正
確な位相よりも９０度前で誤検出しているので、受信デ
ータの最適な識別位相との誤差も−９０度ずれて−１３
５度から＋４５度となる。また、Ｄフリップフロップ７
−３、７−４のラッチ値からは４ビットシフトレジスタ
２−１の２ビットシフト出力ＱＮ０（ｅ）がセレクタで
選択される。立ち下がり変化点は正確な位相で検出され
ているので、受信データの最適な識別位相との誤差は−
４５度から＋４５度となる。本実施例では、Ｄフリップ
フロップ７−１、７−２のラッチ値とＤフリップフロッ
プ７−３、７−４のラッチ値が異なる場合には、各ラッ
チ値から実施例５による選択論理によってそれぞれ決ま
る最適な識別位相との誤差に対して、平均の位相誤差を
有するシフトデータを４ビットシフトレジスタ２−１お
よび２−２の出力の中から選択するように選択信号変換
回路１４の論理を決定する。例えば図１９に示す各変化
点検出状態では、最適な識別位相との誤差が−９０度か
ら０度である４ビットシフトレジスタ２−２の１ビット
シフト出力ＱＰ０（ｉ）がセレクタで選択される。以上
説明したように、本実施例による受信位相同期回路の最
適な識別位相との誤差は、立ち上がり変化点と立ち下が
り変化点の一方が１タイミングずれた位相で誤検出され
た場合でも−９０度から０度とすることができる。ま
た、立ち上がり変化点と立ち下がり変化点が共に正確に
検出された場合には実施例５と同じ論理によりセレクタ
で選択される受信データのシフト量を決定する。受信位
相同期回路の最適な識別位相との誤差は−４５度から±
４５度である。

【００５８】なお本実施例の説明においては、Ｄフリッ
プフロップ７−１、７−２はそれぞれ（Ｈｉｇｈ、Ｈｉ
ｇｈ）のラッチ結果を出力し、Ｄフリップフロップ７−
３、７−４はそれぞれ（Ｌｏｗ、Ｌｏｗ）のラッチ結果
を出力する場合についてのみ説明したが、他のラッチ結
果については図２０に示す論理によりセレクタで選択さ
れるシフトデータを決定すればよい。また本実施例で
は、受信データのデータ歪みを検出する手段として、デ
ータ歪み検出回路１３を設け、図２０に示す論理におい
てデータ歪み検出回路１３の出力によりセレクタで選択
されるシフトデータを変化させている。データ歪み検出
手段１３は、例えば図１９において、立ち下がり変化点
検出パルス（ｎ）によるラッチ結果（Ｌｏｗ、Ｌｏｗ）
が、立ち上がり変化点検出パルス（ｍ）によるラッチ結
果（Ｈｉｇｎ、Ｈｉｇｎ）の位相に対して、受信クロッ
ク（ａ）で１クロック目の（Ｌｏｗ、Ｌｏｗ）であるの
か、５クロック目の（Ｌｏｗ、Ｌｏｗ）であるのかを区
別するための手段として設けられている。

【００５９】受信データのデータ歪み量が少ない場合に
は、例えば図１９に示す受信データの入力位相に対し
て、立ち下がり変化点検出パルス（ｎ）によるラッチ結
果（Ｌｏｗ、Ｌｏｗ）が、立ち上がり変化点検出パルス
（ｍ）によるラッチ結果（Ｈｉｇｎ、Ｈｉｇｎ）の位相
に対して、受信クロック（ａ）で１クロック目の（Ｌｏ
ｗ、Ｌｏｗ）であると誤検出する確率は非常に少なく、
無視してよい。しかし受信データのデータ歪み量が非常
に多い場合には、立ち下がり変化点検出パルス（ｎ）に
よるラッチ結果が基準クロック（ａ）で１クロック目の
（Ｌｏｗ、Ｌｏｗ）となる場合も考えられる。この場合
には立ち下がり変化点が基準クロックで１周期分の位相
差を有しているので、受信データの最適な識別位相は基
準クロックで１／２周期分の位相差となる。したがっ
て、データ歪み検出回路１３を設け、その出力によりセ
レクタで選択されるシフトデータの位相も図２０に示す
ように基準クロックで１／２周期ずれたシフトデータを
選択すればよい。データ歪み検出手段１３は、３ビット
バイナリカウンタ１３−１において立ち上がり変化点検
出パルス（ｍ）をロードパルスとして”ＡＬＬ Ｌｏ
ｗ”をロードした後、受信クロック（ａ）をカウントす
る。Ｄフリップフロップ１３−２は、立ち下がり変化点
検出パルス（ｎ）をイネーブル信号として３ビットバイ
ナリカウンタ１３−１の８分周出力の値をラッチして選
択信号変換回路１４へ出力する（ｏ）。即ちＤフリップ
フロップ１３−２のラッチ値がＨｉｇｎの場合は受信デ
ータのマーク側時間がスペース側時間よりも長い歪み状
態であることを示し、ラッチ値がＬｏｗの場合は受信デ
ータのマーク側時間がスペース側時間よりも短い歪み状
態であることを示す。図２６では、立ち上がり変化点を
正確な位相よりも９０度前で検出しているため、マーク
側時間がスペース側時間よりも長い歪み状態であると認
識し、Ｄフリップフロップ１３−２のラッチ値はＨｉｇ
ｈが出力される。

【００６０】また、上記実施例では立ち上がり変化点検
出パルスによる分周回路３のラッチ結果（４通り）と、
立ち下がり変化点検出パルスによる分周回路３のラッチ
結果（４通り）と、立ち上がり変化点検出パルスによっ
て起動されるバイナリカウンタ１３−１の８分周出力を
立ち下がり変化点検出パルスのタイミングでラッチした
ラッチ結果（２通り）とにより、選択信号変換回路１４
に対して３２通りの入力状態を生成したが、立ち上がり
あるいは立ち下がり変化点検出パルスによる分周回路３
のラッチ結果（４通り）と、立ち上がり変化点検出パル
スによって起動されるバイナリカウンタの２、４、８分
周出力を立ち下がり変化点検出パルスのタイミングでラ
ッチしたラッチ結果（８通り）とにより、選択信号変換
回路１４の３２通りの入力状態を生成してもよい。更に
本実施例では、選択信号変換回路１４とセレクタ４の間
に位相決定回路８と位相決定保持回路９が設けられてい
る。位相決定回路８は選択信号変換回路１４の出力をセ
レクタ４への選択信号に変換する回路である。位相決定
回路８の構成および動作は実施例１での説明と同様であ
るので詳細な説明は省略する。位相決定回路８は選択信
号変換回路１４の出力が複数回連続して同一の出力であ
った時にはじめてその出力を選択するようにしても良
い。また位相決定回路８は、選択信号変換回路１４の複
数回の出力結果から多数決論理により出力を選択するよ
うにしてもよい。あるいはまた位相決定回路８は、選択
信号変換回路１４の複数回の出力結果から平均化論理に
より出力を選択するようにしてもよい。位相決定保持回
路９は、位相決定回路８が所定の論理によりセレクタで
選択されるシフトデータを決めると、規定の受信データ
を受信し終わるまで保持する手段として設けられてい
る。位相決定保持回路９の構成および動作は実施例３で
の説明と同様であるので詳細な説明は省略する。

【００６１】

【発明の効果】以上のようにこの発明の受信位相同期回
路によれば、クロックよりも高い周波数のクロックと分
周器と検出タイミングとは所定位相の半分の位相分シフ
トしたタイミングから始まって順次所定位相分シフトし
た出力を行う受信データ蓄積出力手段とセレクタと、制
御回路を設けたので、受信側のクロックは常に連続であ
り、更に、シフト幅の半分のずれを比較中心にしてシフ
ト選択するので、データの位相変化に対して再生品質が
よくなる効果がある。

【００６２】また、基準クロックと逓倍回路と、検出タ
イミングとは所定位相の半分の位相分シフトしたタイミ
ングから始まって順次所定位相分シフトした出力を行う
受信データ蓄積出力手段とセレクタと、制御回路を設け
たので、受信側のクロックは常に連続であり、更に、シ
フト幅の半分のずれを比較中心にしてシフト選択するの
で、データの位相変化に対して再生品質がよくなる効果
がある。

【００６３】

【００６４】また更に、初期期間で必要位相シフト量を
定め、以後セルの受信終了まで固定したので、比較的短
いデータセルに対して簡易な回路で正しい受信バースト
信号を再生できる効果がある。

【００６５】また更に、シフト範囲を広げたので、比較
的長いデータセルに対しても正しい受信バースト信号を
再生できる効果がある。

【００６６】

【００６７】

【００６８】

【図面の簡単な説明】

【図１】 この発明の実施例１の受信位相同期回路のブ
ロック図である。

【図２】 実施例１の受信位相同期回路の具体回路例を
示す回路構成図である。

【図３】 図２の受信位相同期回路の一動作を示すタイ
ミングチャート図である。

【図４】 図２の位相決定回路８の動作論理図である。

【図５】 この発明の実施例２のバースト受信位相同期
回路のブロック図である。

【図６】 この発明の実施例３のバースト受信位相同期
回路のブロック図である。

【図７】 図６の受信位相同期回路の具体回路例を示す
回路構成図である。

【図８】 図６の受信位相同期回路の一動作を示すタイ
ミングチャート図である。

【図９】 この発明の実施例４の受信位相同期回路のブ
ロック図である。

【図１０】 図９の受信位相同期回路の具体回路例を示
す回路構成図である。

【図１１】 図９の位相初期化論理回路の通常動作にお
ける動作論理図である。

【図１２】 図９の位相初期化論理回路イニシャライズ
時の動作論理図である。

【図１３】 この発明の実施例５の受信位相同期回路の
具体回路例を示す回路構成図である。

【図１４】 図１３の回路の動作と比較するための図２
の回路の動作例を示すタイミングチャート図である。

【図１５】 図１３の回路の動作と比較するための図２
の回路の動作例を示すタイミングチャート図である。

【図１６】 図１３の位相同期回路の動作例を示すタイ
ミングチャート図である。

【図１７】 図１３の位相同期回路の動作例を示すタイ
ミングチャート図である。

【図１８】 この発明の実施例６の受信位相同期回路の
構成図である。

【図１９】 図１８の受信位相同期回路の一動作を示す
タイミングチャート図である。

【図２０】 図１８の受信位相同期回路の一動作を示す
論理図である。

【図２１】 受信位相同期回路が適用されるパッシブダ
ブルスター網からなる光加入者伝送系の構成図である。

【図２２】 パッシブダブルスター網からなる光加入者
伝送系を伝送される信号を説明する図である。

【図２３】 従来のバースト受信用タイミング位相同期
回路の構成を示す回路ブロック図である。

【図２４】 従来のバースト受信用タイミング位相同期
回路の具体回路構成図である。

【図２５】 従来のバースト受信用タイミング位相同期
回路の動作を示すタイミングチャート図である。

【図２６】 従来の受信クロック信号の選択回路を含む
位相同期回路図である。

【図２７】 従来の受信クロック信号の選択回路を含む
位相同期回路の動作を示すタイミングチャート図であ
る。

【符号の説明】

１ 受信クロック発生回路、２ シフトレジスタ（受信
データ蓄積出力手段）、３ 分周回路、４ セレクタ、
５ 制御回路、６ データ変化点検出回路、７位相検出
回路（ラッチ回路）、８ 位相決定回路、９ 位相決定
保持回路、１０ データ再生回路、１１ 遅延手段、１
２ 位相初期化回路、１３ データ歪み検出回路、１４
選択信号変換回路、１５ 周波数逓倍回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 康 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 北山 忠善 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平３−53629（ＪＰ，Ａ) 特開 平５−75653（ＪＰ，Ａ) 特開 平６−224962（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/02 H04L 7/00 H04L 25/40

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 受信タイミングに必要なクロック周波数
   のＮ倍（Ｎは整数）の周波数でクロックを出す受信クロ
   ック発生回路と、 上記受信クロックを分周して所定の受信タイミング用の
   基準クロックとする分周回路と、 入力の受信データを上記受信クロック発生回路のクロッ
   クで順次、所定位相をずらせて複数蓄積し、かつ上記受
   信クロック発生回路のクロックの位相とは上記所定位相
   の半分の位相分シフトしたタイミングから順次、上記蓄
   積したＮ個の受信データ・シフト出力を出す受信データ
   蓄積手段と、入力の受信データの変化点を検出し、該データの変化点
   において 上記分周回路出力の位相情報をラッチして、該
   ラッチした位相情報と上記データの変化点タイミングと
   の組み合せに基づいて選択タイミングを決める制御回路
   と、 上記制御回路が決めた選択タイミングの選択信号に基づ
   いて上記受信データ蓄積手段が出す上記複数の受信デー
   タ・シフト出力から特定の位相位置にある出力を選ぶセ
   レクタとを備えた受信位相同期回路。
2. 【請求項２】 受信用の基準クロック発生回路と、 上記基準クロックの周波数のＮ倍の周波数を生成する周
   波数逓倍回路と、 入力の受信データを上記基準クロック発生回路出力のク
   ロックで所定位相をずらせて複数蓄積し、かつ上記基準
   クロック発生回路のクロックの位相とは上記所定位相の
   半分の位相分シフトしたタイミングから順次、上記蓄積
   したＮ個の受信データ・シフト出力を出す受信データ蓄
   積手段と、入力の受信データの変化点を検出し、該データの変化点
   において 上記周波数逓増回路出力の位相情報をラッチし
   て、該ラッチした位相情報と上記データの変化点タイミ
   ングとの組み合せに基づいて選択タイミングを決める制
   御回路と、 上記制御回路が決めた選択タイミングの選択信号に基づ
   いて上記受信データ蓄積手段が出す上記複数の受信デー
   タ・シフト出力から特定の位相位置にある出力を選ぶセ
   レクタとを備えた受信位相同期回路。
3. 【請求項３】 制御手段は、選択タイミングを決めて選
   択信号をセレクタに与えると、規定の受信データの受信
   が終わるまで該選択信号を保持出力する制御手段とした
   ことを特徴とする請求項１または請求項２いずれかに記
   載の受信位相同期回路。
4. 【請求項４】 受信データ蓄積出力手段は、必要シフト
   数をＮとすると少なくとも上限と下限側に更に受信デー
   タをシフトできる（Ｎ＋２）シフト出力する受信データ
   蓄積出力手段とし、制御手段は、受信データの最初から
   定まった機関は調べた変化点の相対位相位置の変化に対
   応してセレクタへの選択信号をＮの範囲内になるよう追
   従変化させ、受信データの最初から定まった期間以降は
   セレクタへの選択信号を（Ｎ＋２）の範囲内になるよう
   追従変化させる制御手段としたことを特徴とする請求項
   １または請求項２いずれか記載の受信位相同期回路。