JP3438529B2 - ビット同期方式 - Google Patents

ビット同期方式

Info

Publication number
JP3438529B2
JP3438529B2 JP13182497A JP13182497A JP3438529B2 JP 3438529 B2 JP3438529 B2 JP 3438529B2 JP 13182497 A JP13182497 A JP 13182497A JP 13182497 A JP13182497 A JP 13182497A JP 3438529 B2 JP3438529 B2 JP 3438529B2
Authority
JP
Japan
Prior art keywords
phase
data change
clock
data
burst signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13182497A
Other languages
English (en)
Other versions
JPH10327136A (ja
Inventor
慶弘 浅芝
浩史 奥間
真也 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13182497A priority Critical patent/JP3438529B2/ja
Publication of JPH10327136A publication Critical patent/JPH10327136A/ja
Application granted granted Critical
Publication of JP3438529B2 publication Critical patent/JP3438529B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】伝送装置におけるバースト信
号のビット同期に関するものである。
【0002】
【従来の技術】従来の連続信号のビット同期方式には、
複数のラッチ群に書き込みカウンタにより順次データを
書き込み独立した位相を持つ読み出しカウンタで順次デ
ータを読み出すES(エラスティックストア)方式、入
力クロックと共通クロックの位相を比較し両者の位相差
により複数の位相の異なる共通クロックの中から1つを
選択して入力データをラッチするクロック位相比較方
式、入力データを遅延させていき共通クロックでラッチ
できる最適な遅延量を選択してその出力を共通クロック
でラッチするデータ遅延方式、共通クロックとして複数
の多相クロックを用意しておきその中から最適なクロッ
クを選択して入力データをラッチする多相クロック方式
などがあげられる。これらのビット同期方式は、基本的
にはECL等の高速動作ゲートでの回路の実現を前提と
している。
【0003】例えば、多相クロック方式を採用した連続
信号のビット同期方式として、1988年電子情報通信
学会交換システム研究会SSE88−28「広帯域IS
DN用150Mb/sビット同期方式の検討」が示され
ている。図6はこのビット同期回路の構成を書き直した
ものである。図6において、1はデータ入力端子、2は
150MHz基準クロック入力端子、3は基準クロック
を位相が1/nづつずれたn相のクロック、4は入力デ
ータラッチ用のフリップ−フロップ(FF)、5は全F
F出力のOR回路、6はデータ変化位相検出部で、各位
相のクロックでラッチされたFF出力を監視して入力デ
ータの変化位相を検出する。
【0004】7は再生クロック選択部で、データ変化位
相検出部6が検出したデータ変化位相から安定したデー
タ再生が可能なクロック位相を選択する。8は再生クロ
ック選択部7で選択した再生クロックでn相のうちの再
生クロックでラッチしたFF出力のみをラッチするフリ
ップ−フロップ(FF)、9は再生クロックでラッチし
たFF出力を基準クロックで再びラッチするフリップ−
フロップ(FF)、10は基準クロックでラッチされた
再生データ出力端子、11はn相のクロックでラッチさ
れたフリップ−フロップ(FF)の出力信号、12はデ
ータ変化位相検出部が検出したデータ変化位相表示信
号、13は再生クロック選択部7が再生クロックを選択
する際に再生クロック以外が入力されている入力データ
ラッチ用のフリップ−フロップ(FF)4に対するリセ
ット信号である。14はn相のうちの再生クロックでラ
ッチしたFF出力信号、15は再生クロック選択部で選
択した再生クロックである。
【0005】図6の動作を説明する。150Mb/s連
続データは1から入力され、基準クロック2およびn相
クロック3によりフリップ−フロップ(FF)4にラッ
チされる。ラッチ出力11はデータ変化位相検出部6に
接続されており、データ変化位相検出部6は一定期間ラ
ッチ出力11を監視して、データ変化位相12を検出す
る。データ変化位相検出部6で検出したデータ変化位相
表示信号12から再生クロック選択部7は、安定したデ
ータ信号の再生が可能な位相を持つ1〜n相クロックの
内の最適なクロック15を選択するとともに、再生クロ
ック以外が入力されている入力データラッチ用のフリッ
プ−フロップ(FF)に対してリセット信号13により
リセットをかける。これにより、全FF出力のOR回路
5の出力信号14には再生クロックでラッチされたフリ
ップ−フロップ(FF)出力のみ表示される。この後、
フリップ−フロップ(FF)9により基準クロックへデ
ータの乗せ換えを行い、安定した再生データ10を得る
ことができる。
【0006】従来例は、入力データに連続信号が適用可
能であるビット同期方式であるため、データが入力され
てから再生クロックを決定するまでの時間は特に規定さ
れないことなど、このビット同期方式をバースト信号に
対して適用する場合には、次の問題がある。再生クロッ
クを決定するまでの時間的な問題として、クロック抽出
用のプリアンブルパルス領域以内で再生クロックを決定
しなければならないことや、LSI化に際して適用プロ
セスのフリップ−フロップのセットアップ/ホールド時
間に起因する出力値の動作特性として、隣り合う相クロ
ックの間隔、例えばnー1相クロックとn相クロックの
間隔よりフリップ−フロップのセットアップ/ホールド
時間が大きい場合には、入力データに対してnー1相ク
ロックのフリップ−フロップ出力とn相クロックのフリ
ップ−フロップ出力で正確な出力値を示さず、異なる出
力値を示すことがある。このため、1〜n相の各クロッ
クのフリップ−フロップ出力において、入力データの1
つのデータ変化点に対して複数のデータ変化位相を認識
する可能性がある。
【0007】
【発明が解決しようとする課題】従来例によるビット同
期方式をバースト信号に適用させ、さらに、回路をCM
OSプロセスによるLSI化を検討すると、回路素子の
動作限界において高速に動作させるために、CMOSプ
ロセスのフリップ−フロップのセットアップ/ホールド
時間に起因する出力値の動作特性により、入力データに
対してn相クロックのフリップ−フロップ出力とn+1
相クロックのフリップ−フロップ出力で正確な出力値を
示さず、異なる出力値を示す場合があり、n相の各クロ
ックのフリップ−フロップ出力において、入力データの
1つのデータ変化点に対して複数のデータ変化位相が発
生し、入力データを安定して再生できないという課題が
あった。本発明は以上のような課題を解消するためにな
されたもので、バースト信号の入力データのデータ変化
点に対して、フリップ−フロップのセットアップ/ホー
ルド時間に起因する不定値出力のため、複数のデータ変
化位相が発生しても、入力データを安定して再生できる
ビット同期方式を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係わるビット
同期方式は、バースト信号を入力するバースト信号入力
端子と、基準クロックを1クロック周期内でn(2以上
の整数)個の位相に均一に配置した1〜nの位相クロッ
クを入力する1〜nの位相クロック入力端子と、前記バ
ースト信号入力端子からのバースト信号のデータを前記
1〜nの位相クロック入力端子からの1〜nの位相クロ
ックでそれぞれトリガをかけ、かけたタイミングでバー
スト信号を読み取る1〜nのフリップ−フロップと、前
記1〜nのフリップ−フロップの出力によりバースト信
号のデータ変化位相を検出するデータ変化位相検出部
と、前記データ変化位相検出部が検出したデータ変化位
相の中からバースト信号の1つのデータ変化点に対して
1つのデータ変化位相を決定し、該決定したデータ変化
位相を用いて再生クロック位相を選択するデータ変化位
相変換処理部であって、前記データ変化位相検出部がバ
ースト信号の1つのデータ変化点に対して2つのデータ
変化位相を検出した場合、2つのデータ変化位相の内若
番または老番の位相クロックに対応するデータ変化位相
を該データ変化点に対するデータ変化位相と決定するデ
ータ変化位相変換処理部と、1〜nの位相クロックか
ら、前記データ変化位相変換処理部が選択した再生クロ
ック位相に対応する位相クロックを選択して出力する再
生クロック選択回路と、前記入力されたバースト信号を
前記再生クロック選択回路が選択した位相クロックによ
りトリガし再生データを出力する再生用フリップ−フロ
ップとを有するものである。
【0009】この発明に係わるビット動機方式は、デー
タ変換位相変換処理部は、バースト信号の2つの連続し
たデータ変化点のそれぞれに対して1つずつのデータ変
化位相を決定し、該決定した1つずつのデータ変化位相
に基づいて再生クロック位相を選択するものである。
【0010】この発明に係わるビット動機方式は、前記
データ変化位相変換処理部は、再生クロック位相を選択
する際に、前記バースト信号の2つの連続するデータ変
化点のそれぞれに対して1つずつ決定したデータ変化位
相の略中央のクロック位相を 選択するものである。
【0011】この発明に係わるビット動機方式は、バー
スト信号を入力するバースト信号入力端子と、基準クロ
ックを1クロック周期内でn(2以上の整数)個の位相
に均一に配置した1〜nの位相クロックを入力する1〜
nの位相クロック入力端子と、前記バースト信号入力端
子からのバースト信号を前記1〜nの位相クロック入力
端子からの1〜nの位相クロックでそれぞれトリガをか
け、かけたタイミングでバースト信号を読み取る1〜n
のフリップ−フロップと、前記1〜nのフリップ−フロ
ップの出力をもとにデータ変化位相を検出し、検出した
回数をデータ変化位相ごとに所定の期間収集するデータ
変化位相検出部と、上記データ変化位相検出部が収集し
たデータ変化位相ごとのデータ変化位相検出回数の最大
値を求め、該最大値をとるデータ変化位相に基づいて再
生用データ変化位相を判定する多数決判定部と、前記多
数決判定部が求めた再生用データ変化位相に基づいて1
〜nの位相クロックの内の一つを選択し、選択した位相
クロックを出力する再生クロック選択回路と、前記入力
されたバースト信号を前記再生クロック選択回路が選択
した位相クロックによりトリガし再生データを出力する
再生用フリップ−フロップとを有するものである。
【0012】この発明に係るビット動機方式は、上記多
数決判定部は、最大値をとるデータ変化位相が1つなら
そのデータ変化位相を再生用データ変化位相と判定し、
最大値をとるデータ変化位相が2つで該2つのデータ変
化位相が隣接していれば2つのデータ変化位相の内若番
または老番の位相クロックに対応するデータ変化位相を
再生用データ変化位相と判定し、最大値をとるデータ変
化位相が2つで該2つのデータ変化位相が隣接していな
ければ2つのデータ変化位相の中央のデータ変化位相を
再生用データ変化位相と判定するものである。
【0013】
【発明の実施の形態】実施の形態1. 本実施の形態は、1〜n位相クロックでそれぞれトリガ
をかけるフリップ−フロップのセットアップ/ホールド
時間に起因する不定値出力が、バースト信号の1つのデ
ータ変化点に対してフリップ−フロップの出力情報が複
数のデータ変化位相検出を示した場合に、適切な1つの
変化位相を示すフリップ−フロップの出力に変換処理を
行うものである。図1はこの発明の一実施の形態である
ビット同期方式を示す構成ブロック図である。図1にお
いて、1はバースト信号入力端子、2は1〜n位相クロ
ック入力端子、3は1〜n位相クロック入力端子2に接
続されているn個のフリップ−フロップ、4はバースト
信号のデータ変化位相を検出するデータ変化位相検出
部、5はデータ変化位相検出部の出力からのデータの変
化点を判定するデータ変化位相変換処理部、6は選択回
路で、バースト信号のデータ変化点として判定した位相
に近い位相のクロックを1〜n位相クロックの中から選
択する。7は再生クロック出力端子、8はバースト信号
の入力データ再生用フリップ−フロップ、9は再生デー
タ出力端子である。なお、バースト信号はビット同期を
とる間、0と1を交互に連続して変化する信号である。
【0014】次に動作を図2を用いて説明する。図2
は、バースト信号入力端子1から回路素子の動作限界に
近い速度の150Mb/sの入力データ(この例では
0、1、0)を入力した例を示し、バースト信号の入力
データと、クロックnー2、クロックnー1、クロック
nおよびクロックn+1と、nー2位相フリップ−フロ
ップ、nー1位相フリップ−フロップ、n位相フリップ
−フロップおよびn+1位相フリップ−フロップとのタ
イミング関係を示す。なお、クロックn+1およびn+
1位相フリップ−フロップのn+1位相はそれぞれn位
相の次位相を意味し、本来は1位相であるが説明の都合
上n+1位相と表わす。また、この例ではバースト信号
入力端子からのデータの変化点はnー1相クロックの立
ち上がりとタイミングが同じとする。
【0015】1〜n相クロックが接続されている各フリ
ップ−フロップ3はそれぞれほぼ同じセットアップ/ホ
ールド時間を持つ。このセットアップ/ホールド時間が
n相クロックの隣り合う2つのクロック位相間隔より大
きい場合のフリップ−フロップ出力値は、回路素子を動
作限界に近い高速で動作させると、0か1かどちらの値
を出力するか不定となる。例えば図2では、クロックn
−1とクロックnに接続されているフリップ−フロップ
出力値が、0か1か、どちらの値を出力するか不定とな
る。
【0016】データ変化位相検出部4は、1〜n相の各
位相クロックが接続されているフリップ−フロップ出力
から、入力データのデータ変化位相を1〜n相の位相ク
ロックを用いて検出する。図2の1〜n相クロックの
内、クロックn−2、クロックn−1、クロックn、ク
ロックn+1と各フリップ−フロップの出力値の関係を
図3に示す。図3において、データ変化位相検出部4は
クロックn−2、クロックn−1、クロックnおよびク
ロックn+1の隣り合う位相クロックでのフリップ−フ
ロップ出力において、0,1出力値において1を出力し
たフリップ−フロップに接続されている位相クロックが
入力データの立ち上がり変化位相であり、1,0出力に
おいて0を出力したフリップ−フロップに接続されてい
るクロック位相が入力データの立ち下がり変化位相であ
ることを検出する。以下の説明では入力データの立ち上
がり変化の場合について説明する。
【0017】図3は、n−2位相クロック、n−1位相
クロック、n位相クロックおよびn+1位相クロックが
それぞれ接続されているフリップ−フロップ出力におい
て、1つまたは2つの立ち上がりデータ変化位相を表示
している例を示しており、図中ケース1はバースト信号
の1つのデータ変化点に対して1つのn+1のフリップ
−フロップの出力が1つのデータ変化位相検出した場合
を、ケース2は、バースト信号の1つのデータ変化点に
対して、nー1とn+1のフリップ−フロップの出力が
2つのデータ変化位相検出した場合を、ケース3は、バ
ースト信号の1つのデータ変化点に対して、nのフリッ
プ−フロップの出力が1つのデータ変化位相検出した場
合を、ケース4は、バースト信号の1つのデータ変化点
に対して、nー1のフリップ−フロップの出力が1つの
データ変化位相検出した場合を示している。
【0018】ここで、ケース1、3、4はバースト信号
の1つのデータ変化点に対して、1つのデータ変化位相
検出するのでデータ変化位相検出部4が検出したデータ
変化位相に対してその変化位相から1周期次の変化位相
間の中央に近い再生クロック位相を1相〜n相クロック
の中から選ぶ。ケース2はバースト信号の1つのデータ
変化点に対して、2つのデータ変化位相検出するので、
例えば(図4処理A)、若番のフリップ−フロップの出
力を基にデータ変化位相を検出する。そして、データ変
化位相検出部4が検出したデータ変化位相に対してその
変化位相から1周期次の変化位相間の中央に近い再生ク
ロック位相を1相〜n相クロックの中から選ぶ。データ
変化位相変換処理部5は、選んだ位相クロックを選択す
るように選択回路6に対して制御信号を出力する。そし
て、選択回路6により選択された再生位相クロックは再
生クロック出力端子7に出力し、バースト信号の入力デ
ータを選択回路6により選択された再生位相クロックが
フリップ−フロップ8によりトリガをかけ、トリガをか
けたタイミングでバースト信号の入力データを読み込み
再生データ出力端子9から再生データを出力する。
【0019】なお、図3のケース2でバースト信号の1
つのデータ変化点に対して、複数の、ここでは2つのデ
ータ変化位相検出した場合、図4のケース2に示すよう
に、若番のクロック位相でデータ変化位相に置き換えた
が(処理A)、老番のクロック位相で、データ変化位相
に置き換えてもよい(処理B)。バースト信号の1つの
データ変化点に対して、1つのデータ変化位相検出とす
るので安定した再生データを出力できる。また、上記例
では立ち上がりの場合を説明したが、立ち下がりの場合
についてもバースト信号の1つのデータの1から0への
変化に対して図3および図4の内容0を1に、1を0に
置き換えたものが得られ、同様にデータ変化位相を求め
ることができる。以上のように、バースト信号の1つの
データ変化点に対して、フリップ−フロップのセットア
ップ/ホールド時間に起因する不定値出力のため、2つ
のデータ変化位相検出した場合でも、若番のデータ変化
位相を基にデータ変化位相を検出するので、バースト信
号の入力データを安定して再生できる。
【0020】実施の形態2. 本実施の形態は複数周期バースト信号のデータの変化位
相を観測してデータ変化位相検出回数をカウントし、カ
ウント結果から多数決判定により再生用データ変化位相
をもとめ、精度良くバースト信号のデータを再生するも
のである。図5は本実施の形態の構成を示すもので、図
1の構成でデータ変化位相処理部5を多数決判定部15
に置き換えたものである。データ変化位相検出部4は、
複数の入力データパルスに対して立ち上がりおよび立ち
下がり変化位相を検出して、検出したクロック位相毎に
検出回数をカウントする。このカウント動作により任意
の複数周期回数立ち上がりまたは立ち下がりのデータ変
化位相の検出回数を収集し、検出回数の多数決により最
もデータ変化位相検出回数の多いデータ変化位相を基に
再生用データ変化位相を求める。そして、再生用データ
変化位相を基に安定したバースト信号のデータを再生す
る。
【0021】また、収集したデータ変化位相の検出回数
が、ある複数のクロック位相にまたがって分布した場合
には、検出回数の多数決に従って再生用データ変化位相
を判定する。なお、ここではデータ変化位相は立ち上が
りのデータ変化位相についてのみ説明する。図6は、多
数決判定の方法を例示するもので、ケース1〜3は検出
回数3以上が1つのクロック位相で検出された場合、ケ
ース4、5は検出回数3以上が複数のクロック位相で検
出された場合、ケース6〜9は検出回数2が複数のクロ
ック位相で検出された場合、ケース10〜13は検出回
数1が複数のクロック位相で検出された場合の多数決判
定方法を示している。
【0022】図6において、ケース1〜3は検出回数3
以上が1つのクロック位相で検出された場合で、それぞ
れ多数決判定により、ケース1はn−1のクロック位相
で、ケース2はnのクロック位相で、ケース3はn+1
のクロック位相で、再生用データ変化位相があったもの
と判定する。ケース4、5は検出回数3以上が複数のク
ロック位相で検出された場合で、それぞれ多数決判定に
より、ケース4は隣り合うnとn+1のクロック位相
で、データ変化位相が共に3回検出されたが若番のnク
ロック位相で、再生用データ変化位相あったものと判定
する。ケース5はn−1とn+1のクロック位相で再生
用データ変化位相を検出したが、n−1とn+1のクロ
ック位相の中点を取りデータ変化位相がnクロック位相
で、再生用データ変化位相があったがものと判定する。
【0023】ケース6〜9は検出回数2が複数のクロッ
ク位相で検出された場合で、ケース6は多数決判定によ
りn+1のクロック位相で再生用データ変化位相があっ
たがものと判定する。ケース7は隣り合うnとn+1の
クロック位相で、データ変化位相が共に2回検出された
が若番のnクロック位相で、再生用データ変化位相あっ
たものと判定する。ケース8はn−1、nとn+1のク
ロック位相でデータ変化位相をそれずれ2回検出した
が、n−1とn+1のクロック位相の中点であるnクロ
ック位相で、再生用データ変化位相があったがものと判
定する。ケース9はn−1とn+1のクロック位相でデ
ータ変化位相を検出したが、n−1とn+1のクロック
位相の中点であるnクロック位相で、再生用データ変化
位相があったがものと判定する。
【0024】ケース10〜13は検出回数1が複数のク
ロック位相で検出された場合を示している。ケース10
はn+1のクロック位相で、再生用データ変化位相があ
ったものと判定する。ケース11は隣り合うnとn+1
のクロック位相で、データ変化位相が共に1回検出され
たが若番のnクロック位相で、再生用データ変化位相あ
ったものと判定する。ケース12はn−1、nとn+1
のクロック位相でデータ変化位相をそれずれ1回検出し
たが、n−1とn+1のクロック位相の中点であるnク
ロック位相で、再生用データ変化位相があったがものと
判定する。ケース13はn−1とn+1のクロック位相
でデータ変化位相を検出したが、n−1とn+1のクロ
ック位相の中点であるnクロック位相で、再生用データ
変化位相があったがものと判定する。
【0025】そして多数決判定部15は、データ変化位
相検出部4が検出したデータ変化位相回数を基に再生用
データ変化位相を求め、求めた変化位相に対してその変
化位相から1周期次の変化位相間の中央に近い再生クロ
ック位相を1相〜n相クロックの中から選ぶ。多数決判
定部15は、選んだ位相クロックを選択するように選択
回路6に対して制御信号を出力する。そして、選択回路
6により選択された再生クロックは再生クロック出力端
子7に出力し、バースト信号の入力データを選択回路6
により選択された再生クロックがフリップ−フロップ8
によりトリガをかけ、トリガをかけたタイミングでバー
スト信号の入力データを読み込み再生データ出力端子9
から再生データを出力する。なお、上記例ではデータの
位相変化が立ち上がりの場合を説明したが、立ち下がり
の場合についても同様に再生用データ変化位相が得られ
る。以上のようにして、複数周期バースト信号のデータ
を観測し、データ変化位相の多数決判定により再生用デ
ータ変化位相を求めバースト信号のデータを再生するの
で、n位相クロックでそれぞれトリガをかけるフリップ
−フロップのセットアップ/ホールド時間に起因する不
定値出力に対しても安定したバースト信号のデータを再
生できる。
【0026】
【発明の効果】この発明においては、入力データとして
バースト信号を入力し、n相クロックを用いて入力デー
タの立ち上がりおよび立ち下がりのデータ変化位相を判
定する。データ変化位相を判定する際、データ変化位相
検出部で1つのデータ変化点に対して2ヶ所のデータ変
化位相を検出した場合には、検出したデータ変化位相を
1ヶ所に置き換える処理を行うことで、より精度よく入
力データの立ち上がりおよび立ち下がりデータ変化位相
を判定し、データ再生に必要な最適なクロック位相を決
定することができる。また、バースト信号の1つのデー
タ変化点に対して、フリップ−フロップのセットアップ
/ホールド時間に起因する不定値出力のため、2つのデ
ータ変化位相検出した場合でも、若番または老番のデー
タ変化位相を基にデータ変化位相を検出するので、バー
スト信号の入力データを安定して再生できる。
【0027】またこの発明においては、入力データとし
てバースト信号を入力し、n相クロックを用いて入力デ
ータの立ち上がりおよび立ち下がりのデータ変化位相を
判定する。データ変化位相を判定する際、データ変化位
相を示すクロック位相毎に設置したデータ変化を認識し
たカウンタ数値が複数のクロック位相で分布したような
場合でも、精度よく入力データの立ち上がりおよび立ち
下がりデータ変化位相を判定し、データ再生に必要な最
適なクロック位相を決定することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係わるビット同期方
式の基本構成を示すブロック図である.
【図2】 本発明に係わるビット同期方式の動作説明を
補足する図である。
【図3】 本発明の実施の形態1に係わるビット同期方
式の動作説明を補足する図である。
【図4】 本発明の実施の形態1に係わるデータ位相変
換処理の動作説明図である。
【図5】 本発明の実施の形態2に係わるビット同期方
式の基本構成を示すブロック図である.
【図6】 本発明の実施の形態2に係わるビット同期方
式の動作説明を補足する図である。
【図7】 従来のビット同期方式の基本構成を示すブロ
ック図である.
【符号の説明】
1 バースト信号入力端子 2 n位相クロック入力端子 3 フリップ−フロップ 4 データ変化位相検出部 5 データ位相変換処理部 6 選択回路 7 再生クロック出力端子 8 再生用フリップ−フロップ 9 再生データ出力端子 15 多数決判定部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−36849(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 7/02

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 以下の構成要素を有するビット同期方
    式、 a.バースト信号を入力するバースト信号入力端子、 b.基準クロックを1クロック周期内でn(2以上の整
    数)個の位相に均一に配置した1〜nの位相クロックを
    入力する1〜nの位相クロック入力端子、 c.前記バースト信号入力端子からのバースト信号のデ
    ータを前記1〜nの位相クロック入力端子からの1〜n
    の位相クロックでそれぞれトリガをかけ、かけたタイミ
    ングでバースト信号を読み取る1〜nのフリップ−フロ
    ップ、 d.前記1〜nのフリップ−フロップの出力によりバー
    スト信号のデータ変化位相を検出するデータ変化位相検
    出部、 e.前記データ変化位相検出部が検出したデータ変化位
    相の中からバースト信号の1つのデータ変化点に対して
    1つのデータ変化位相を決定し、該決定したデータ変化
    位相を用いて再生クロック位相を選択するデータ変化位
    相変換処理部であって、 前記データ変化位相検出部がバースト信号の1つのデー
    タ変化点に対して2つのデータ変化位相を検出した場
    合、2つのデータ変化位相の内若番または老番の位相ク
    ロックに対応するデータ変化位相を該データ変化点に対
    するデータ変化位相と決定するデータ変化位相変換処理
    部、 f.1〜nの位相クロックから、前記データ変化位相変
    換処理部が選択した再生クロック位相に対応する位相ク
    ロックを選択して出力する再生クロック選択回路、 g.前記入力されたバースト信号を前記再生クロック選
    択回路が選択した位相クロックによりトリガし再生デー
    タを出力する再生用フリップ−フロップ。
  2. 【請求項2】 データ変換位相変換処理部は、 バースト信号の2つの連続したデータ変化点のそれぞれ
    に対して1つずつのデータ変化位相を決定し、該決定し
    た1つずつのデータ変化位相に基づいて再生クロック位
    相を選択する ことを特徴とする請求項1に記載のビット
    同期方式。
  3. 【請求項3】 前記データ変化位相変換処理部は、 再生クロック位相を選択する際に、 前記バースト信号の2つの連続するデータ変化点のそれ
    ぞれに対して1つずつ決定したデータ変化位相の略中央
    のクロック位相を選択することを特徴とする請求項2に
    記載のビット同期方式。
  4. 【請求項4】 以下の構成要素を有するビット同期方
    式、 a.バースト信号を入力するバースト信号入力端子、 b.基準クロックを1クロック周期内でn(2以上の整
    数)個の位相に均一に配置した1〜nの位相クロックを
    入力する1〜nの位相クロック入力端子、 c.前記バースト信号入力端子からのバースト信号を前
    記1〜nの位相クロック入力端子からの1〜nの位相ク
    ロックでそれぞれトリガをかけ、かけたタイミングでバ
    ースト信号を読み取る1〜nのフリップ−フロップ、 d.前記1〜nのフリップ−フロップの出力をもとにデ
    ータ変化位相を検出し、検出した回数をデータ変化位相
    ごとに所定の期間収集するデータ変化位相検出部、 e.上記データ変化位相検出部が収集したデータ変化位
    相ごとのデータ変化位相検出回数の最大値を求め、 該最大値をとるデータ変化位相に基づいて再生用データ
    変化位相を判定する多数決判定部、 f.前記多数決判定部が求めた再生用データ変化位相に
    基づいて1〜nの位相クロックの内の一つを選択し、選
    択した位相クロックを出力する再生クロック選択回路、 g.前記入力されたバースト信号を前記再生クロック選
    択回路が選択した位相クロックによりトリガし再生デー
    タを出力する再生用フリップ−フロップ。
  5. 【請求項5】 上記多数決判定部は、 最大値をとるデータ変化位相が1つならそのデータ変化
    位相を再生用データ変化位相と判定し、最大値をとるデ
    ータ変化位相が2つで該2つのデータ変化位相が隣接し
    ていれば2つのデータ変化位相の内若番または老番の位
    相クロックに対 応するデータ変化位相を再生用データ変
    化位相と判定し、最大値をとるデータ変化位相が2つで
    該2つのデータ変化位相が隣接していなければ2つのデ
    ータ変化位相の中央のデータ変化位相を再生用データ変
    化位相と判定することを特徴とする請求項4に記載のビ
    ット同期方式。
JP13182497A 1997-05-22 1997-05-22 ビット同期方式 Expired - Fee Related JP3438529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13182497A JP3438529B2 (ja) 1997-05-22 1997-05-22 ビット同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13182497A JP3438529B2 (ja) 1997-05-22 1997-05-22 ビット同期方式

Publications (2)

Publication Number Publication Date
JPH10327136A JPH10327136A (ja) 1998-12-08
JP3438529B2 true JP3438529B2 (ja) 2003-08-18

Family

ID=15066967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13182497A Expired - Fee Related JP3438529B2 (ja) 1997-05-22 1997-05-22 ビット同期方式

Country Status (1)

Country Link
JP (1) JP3438529B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671920B2 (ja) 2001-11-15 2005-07-13 セイコーエプソン株式会社 スキュー調整回路及びスキュー調整方法
JP3854883B2 (ja) 2002-03-22 2006-12-06 株式会社リコー ビット同期回路及び半導体装置
JP4609038B2 (ja) * 2004-11-04 2011-01-12 パナソニック株式会社 受信同期信号発生装置
JP4956989B2 (ja) * 2005-12-20 2012-06-20 日立情報通信エンジニアリング株式会社 クロック同期方法およびクロック同期回路
JP4763592B2 (ja) * 2006-12-27 2011-08-31 株式会社日立製作所 通信装置
JP5114244B2 (ja) * 2008-02-26 2013-01-09 オリンパス株式会社 クロック再生回路
JP5617405B2 (ja) * 2010-07-16 2014-11-05 三菱電機株式会社 データ再生回路、局側光送受信装置及びデータ再生方法

Also Published As

Publication number Publication date
JPH10327136A (ja) 1998-12-08

Similar Documents

Publication Publication Date Title
US6959058B2 (en) Data recovery apparatus and method for minimizing errors due to clock skew
JPS60227541A (ja) ディジタルpll回路
JP2002281007A (ja) 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路
JPH04320109A (ja) データエツジ遷移位相判別回路
EP0473293A1 (en) Synchronous signal detection circuit and synchronous signal detection apparatus having the same
JP3438529B2 (ja) ビット同期方式
US7254201B2 (en) Clock and data recovery circuit and method
JP3433426B2 (ja) マンチェスタ符号化データをデコーディングするための方法および装置
JP3813151B2 (ja) 遷移検出、妥当正確認および記憶回路
US4034348A (en) Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique
EP0588630B1 (en) Device for converting data from series to parallel
JPH01151082A (ja) Pdm信号デコード回路
US4868853A (en) Demodulation circuit for digital modulated signal
EP0603851B1 (en) Duty cycle discriminating circuit
JP3412991B2 (ja) 受信位相同期回路
JPH07229979A (ja) 多相クロック時間計測回路
JP2724781B2 (ja) 誤り率検出回路
JP3343148B2 (ja) 位相検出回路
JP2620170B2 (ja) 信号断検出回路
JP3308765B2 (ja) ビット同期回路
JP2536185B2 (ja) ビツト同期回路
JP2940406B2 (ja) 位相比較回路及びpll回路
JPH07212413A (ja) 非同期データの受信回路
JPH10135938A (ja) 非同期信号同期化回路
JP3614313B2 (ja) 同期信号検知装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees