JP2007143177A - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP2007143177A JP2007143177A JP2006351664A JP2006351664A JP2007143177A JP 2007143177 A JP2007143177 A JP 2007143177A JP 2006351664 A JP2006351664 A JP 2006351664A JP 2006351664 A JP2006351664 A JP 2006351664A JP 2007143177 A JP2007143177 A JP 2007143177A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- signal
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
【解決手段】バーストデータ先頭部に位置したプリアンブルの受信期間中に、装置内基準クロックCLと同一周波数をもつ多相クロックの中から、受信バーストデータに同期した位相のクロックを高速に決定する初期位相決定部101と、初期位相決定部で決定された同期位相クロックを初期位相として、バーストデータのペイロードの受信期間中に、同期位相クロックを受信データの位相変動に追従させるための位相追従部102とを備え、同期位相クロックと所定の位相関係にあるデータ取込みクロックによって、バーストデータをリタイミングし、基準クロックCLに同期して出力するビット同期回路。
【選択図】 図1
Description
本発明の他の目的は、出力データの連続性を損なうことなくペイロード受信期間内での位相追従が可能なビット同期回路を提供することにある。
上記クロック切替え部が、上記初期位相決定部から出力された初期位相情報に基いて、上記多相クロックの中から上記位相追従部に供給すべき最初のデータ取込みクロックと位相検出クロックを選択し、その後は、上記位相追従部から出力される位相補正信号に応じて、上記位相追従部に供給すべきデータ取込みクロックと位相検出クロックを最適位相のクロックに切替えることを特徴とする。
本発明のビット同期回路をPONシステムの局側装置が備える各回線インタフェースに適用した場合、上記同期モード切替え信号は、各回線インタフェースの制御部から与えることができる。この場合、制御部は、同期モード切替え信号によって、加入者接続装置からのバーストデータの受信前に上記初期位相決定部を起動しておき、予想される最進位相のバーストデータが受信された場合のプリアンブルの完了タイミングで、上記初期位相決定部を停止し、上記位相追従部を起動することができる。
加入者線インタフェースは、光ファイバ11−iに接続された光送受信部21と、光送受信部21で受信した上り方向の光信号を電気信号に変換するための光/電気変換部22と、光/電気変換部22に接続されたビット同期回路23と、ビット同期回路23からシリアルに出力されるビット信号を所定ビット単位の並列データに変換する直並列変換部24と、直並列変換部24の出力データを識別して上り方向フレームの終端処理を行い、上り方向フレームに含まれるユーザデータを上りデータバッファ26に蓄積する上りフレーム終端部25と、上りデータバッファ26の蓄積データを装置内の伝送速度で読出し、上位レイヤ終端部40に転送する装置内インタフェース27とを有する。
本発明のビット同期回路23では、基準クロック発生器20から供給される周波数f0の装置内基準クロックから、例えば、φ0〜φ15で示すようにn相(ここでは、n=16)のクロックを生成し、これらのクロックで、光/電気変換部22からの供給される受信データ信号をサンプリングする。例えば、各クロックの立上がりで受信データ信号をラッチ(サンプリング)することによって、16相のデータ列が生成される。これらのデータ列をクロックφ15の位相に同期したデータ列に変換し、隣接するデータ列の排他的論理和をとることによって、受信データの変化点に同期したクロックを検出できる(エッジ検出)。
後で図1を参照して詳述するように、本発明のビット同期回路23は、初期位相決定部と位相追従部とを備える。初期位相決定部は、バーストデータのプリアンブル期間で動作し、同期位相クロックと最適なデータ取込みクロックを決定する。一方、位相追従部は、バーストデータのペイロード期間に動作する。位相追従部は、原理的には、初期位相決定部で決定したデータ取込みクロックに基づいて、受信バーストデータのリタイミングを開始し、上記初期位相決定部で決定した同期位相クロックを初期値として受信バーストデータの位相変動に追従し、データ取込みクロックの位相を最適化する。
同期モードの切替えタイミングは、制御部28に設定される制御パラメータによってシステム毎に可変である。制御部28は、加入者接続装置10がPONシステムに接続された時に実行されるレンジングプロセスにおいて、加入者接続装置毎の信号伝播時間を測定し、これを記憶しているため、各加入者接続装置に送信時間帯を割当てた時、バーストデータの受信タイミングを±数bitの精度で予測できる。
データ取込みクロックφf(φk)は、周期ΔT2(2)における多数決演算結果に従って、φk(even)、φk(up)、φk(down)の如く修正され、更に次の周期ΔT2(3)のデータ取込みクロックφf(φl)となる。
制御部28は、図(B)に示すように、想定される最進位相のバーストデータが入力された場合のプリアンブル期間の完了タイミングで、同期モード切替え信号MODEを発生している。理想的な位相でバーストデータが入力された場合は、図(A)に示すように、プリアンブル期間の最後の部分が受信される前に同期モードが切替えられ、想定される最遅位相のバーストデータが入力された場合は、図(C)に示すように、位相追従モード期間T2の開始直後に、相当量のプリアンブル受信期間が残ることになる。
本実施例のビット同期回路23は、周波数f0の装置内基準クロックCLからn相クロックとm相クロックを生成する多相クロック生成部100と、それぞれ光/電気変換部22からのバーストデータが入力される初期位相決定部101および位相追従部102と、データ取込クロックおよび位相検出クロックの位相を最適位相に動的に切替えるためのクロック切替え部105と、上記データ取込クロックによって位相追従部102がリタイミングしたデータをバッファリングし、装置内基準クロックCLに従って出力するための蓄積部106とから構成される。
受信データリタイミング部120は、クロック選択部104から供給されたデータ取込クロックの立上がりで受信バーストデータをラッチし、リタイミングされたバーストデータとして蓄積部106に出力する。この時、データ取込クロックが、リタイミングクロックとして蓄積部106に与えられる。リタイミングされたバーストデータは、上記リタイミングクロックで蓄積部106に書き込まれ、装置内基準クロックCLに同期して読み出される。
本実施例の位相比較部121は、図12の(B)に示すように、位相検出クロックの2周期を単位として、この2周期を1/2周期毎に、(1)「φ(n)−π」〜「φ(n)」、(2)「φ(n)」〜「φ(n)+π」、(3)「φ(n)+π」〜「φ(n+1)」、(4)「φ(n+1)」〜「φ(n+1)+π」の4つの領域に区分し、受信バーストデータの変化点が、上記領域(1)−(4)のどこに現れるかによって、位相検出クロックと受信バーストデータの位相関係を判定する。図12の(C)は、理想的な入力データ位相を示している。位相追従部102が実際に受信するペイロードデータは、図12の(A)に示すように、理想的な入力データとは位相がずれる可能性がある。
位相比較部121は、データ取込みクロックの位相を受信バーストデータの位相変化に適合させるために、上記進相/遅相判定論理に従って、位相検出クロックを現在の位相よりも進相(up)すべきか、遅相(down)すべきかを判定し、多数決演算部122にup信号またはdown信号を出力する。例えば、CASE1は、図12の番号11の判定論理に該当し、CASE2は、番号4の判定論理に該当している。他のCASEも、図13の何れかの判定論理に該当する。
多数決判定部122は、位相比較部121から受信した位相判定結果(up/down)に対して、予め指定された多数決演算周期(ΔT2)で多数決をとり、その結果を進相/遅相/現在位相保持(up/down/even)を示す位相補正信号としてポインタ部103に出力する。
100:多相クロック生成部、101:初期位相決定部、102:位相追従部、103:ポインタ部、104:クロック選択部、105:クロック切替え部、106:蓄積部、
111:データサンプル部、112:エッジ検出部、113:最適位相判定部、114:最適位相平均化部、120:受信データリタイミング部、121:位相比較部、122:多数決判定部。
Claims (9)
- 伝送路から、1と0の交番ビット列を含む第1信号区間と、該第1信号区間に続く第2信号区間とを有する信号を受信する通信装置であって、
装置内クロックを生成するクロック発生部と、
上記装置内クロックから、位相の異なる複数のクロックを含む多相クロックを生成する多相クロック生成部と、
上記第1信号区間の信号と上記多相クロックとが入力され、該多相クロックのうちのどの位相のクロックを用いて上記受信信号と同期をとるかを決定する初期位相決定部と、
上記多相クロックと上記初期位相決定部からの指示が入力され、上記多相クロックの中から選択された特定位相のクロックを出力するクロック選択部と、
上記第2信号区間の信号と、上記クロック選択部から出力された特定位相のクロックとが入力され、上記第2信号区間の信号と上記特定位相のクロックとの位相差を示す情報を出力する位相追従部とを有し、
上記クロック選択部が、上記位相追従部から出力される位相差情報に応じて、上記初期位相決定部からの指示によって決まる位相のクロック、またはそれとは別位相のクロックを上記特定位相のクロックとして選択的に出力することを特徴とする通信装置。 - 請求項1に記載の通信装置であって、
前記位相追従部が、前記第2信号区間の信号を受信している間、予め定められた周期で前記位相差を判定し、
前記クロック選択部が、前記位相追従部からの位相差情報に応じて、前記特定位相のクロックを現在出力中のクロックから別位相のクロックに切り替えることを特徴とする通信装置。 - 請求項1に記載の通信装置であって、
前記初期位相決定部が、前記第2信号区間の信号を受信している間、動作を停止していることを特徴とする通信装置。 - 請求項1に記載の通信装置であって、
前記第1信号区間および前記第2信号区間の信号の受信タイミングを予測し、前記第1信号区間の信号の受信開始タイミングで前記初期位相決定部を起動し、前記第2信号区間の信号の受信開始タイミングで前記初期位相決定部を停止させる制御部を有することを特徴とする通信装置。 - 請求項4に記載の通信装置が、PON(Passive Optical Network)のOLT(Optical Line Terminal)であって、前記受信信号の送信元装置に対して、予め信号の送信タイミングを指示することを特徴とする通信装置。
- 請求項1に記載の通信装置であって、
前記多相クロック生成部が、前記初期位相決定部に第1グループの多相クロックを出力し、前記クロック選択部に対して、上記第1グループの多相クロックとは位相数が異なる第2グループの多相クロックを出力することを特徴とする通信装置。 - 請求項6に記載の通信装置であって、
前記第2グループの多相クロックが、前記第1グループの多相クロックよりも位相数が多いことを特徴とする通信装置。 - 請求項1に記載の通信装置であって、
前記初期位相決定部が、前記クロック選択部に対して、前記多相クロックの中から決定されたクロックの識別情報を通知し、
前記位相追従部が、前記クロック選択部に対して、現在出力中のクロックよりも位相を進めるか、遅らせるか、現在位相を維持するかを指示することを特徴とする通信装置。 - 伝送路から、1と0の交番ビット列を含む第1信号区間と該第1信号区間に続く第2信号区間とを有する信号を受信する通信装置であって、
装置内クロックを生成するクロック発生部と、
上記装置内クロックから、位相の異なる複数のクロックを含む多相クロックを生成する多相クロック生成部と、
上記第1信号区間の受信信号に基いて、記多相クロックのうちのどの位相のクロックを用いて上記受信信号と同期をとるかを決定する初期位相決定部と、
上記第2信号区間の信号に基いて、上記初期位相決定部が決定したクロックと受信信号との位相差を判定し、位相差情報を出力する位相追従部と、
上記位相追従部から出力された位相差情報に応じて、上記初期位相決定部で決定した位相のクロック、またはそれとは別位相のクロックを選択するクロック切替え部とを有することを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351664A JP4763592B2 (ja) | 2006-12-27 | 2006-12-27 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351664A JP4763592B2 (ja) | 2006-12-27 | 2006-12-27 | 通信装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005225053A Division JP3950899B2 (ja) | 2005-08-03 | 2005-08-03 | ビット同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007143177A true JP2007143177A (ja) | 2007-06-07 |
JP4763592B2 JP4763592B2 (ja) | 2011-08-31 |
Family
ID=38205379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006351664A Expired - Fee Related JP4763592B2 (ja) | 2006-12-27 | 2006-12-27 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4763592B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010166404A (ja) * | 2009-01-16 | 2010-07-29 | Hitachi Ltd | バースト受信回路 |
JP2019128313A (ja) * | 2018-01-26 | 2019-08-01 | 沖電気工業株式会社 | 無線通信装置、無線通信システム、及びプログラム |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193562A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ビット同期回路 |
JPH0847027A (ja) * | 1994-07-29 | 1996-02-16 | Nippon Motorola Ltd | 無線受信装置及びそのビット同期方法 |
JPH0936849A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | ビット同期回路及びビット同期方式 |
JPH10247903A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | ビット同期回路 |
JPH10327136A (ja) * | 1997-05-22 | 1998-12-08 | Mitsubishi Electric Corp | ビット同期方式 |
JPH11308204A (ja) * | 1998-04-17 | 1999-11-05 | Toshiba Corp | ビット同期回路 |
JPH11317732A (ja) * | 1998-12-21 | 1999-11-16 | Oki Electric Ind Co Ltd | ビット位相同期回路 |
JP2000358019A (ja) * | 1999-06-16 | 2000-12-26 | Sharp Corp | ビット同期回路 |
JP2005012305A (ja) * | 2003-06-17 | 2005-01-13 | Hitachi Communication Technologies Ltd | ビット同期回路および光伝送システム局側装置 |
JP2005151424A (ja) * | 2003-11-19 | 2005-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 光信号受信器 |
-
2006
- 2006-12-27 JP JP2006351664A patent/JP4763592B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193562A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ビット同期回路 |
JPH0847027A (ja) * | 1994-07-29 | 1996-02-16 | Nippon Motorola Ltd | 無線受信装置及びそのビット同期方法 |
JPH0936849A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | ビット同期回路及びビット同期方式 |
JPH10247903A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | ビット同期回路 |
JPH10327136A (ja) * | 1997-05-22 | 1998-12-08 | Mitsubishi Electric Corp | ビット同期方式 |
JPH11308204A (ja) * | 1998-04-17 | 1999-11-05 | Toshiba Corp | ビット同期回路 |
JPH11317732A (ja) * | 1998-12-21 | 1999-11-16 | Oki Electric Ind Co Ltd | ビット位相同期回路 |
JP2000358019A (ja) * | 1999-06-16 | 2000-12-26 | Sharp Corp | ビット同期回路 |
JP2005012305A (ja) * | 2003-06-17 | 2005-01-13 | Hitachi Communication Technologies Ltd | ビット同期回路および光伝送システム局側装置 |
JP2005151424A (ja) * | 2003-11-19 | 2005-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 光信号受信器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010166404A (ja) * | 2009-01-16 | 2010-07-29 | Hitachi Ltd | バースト受信回路 |
JP2019128313A (ja) * | 2018-01-26 | 2019-08-01 | 沖電気工業株式会社 | 無線通信装置、無線通信システム、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4763592B2 (ja) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3950899B2 (ja) | ビット同期回路 | |
US7239813B2 (en) | Bit synchronization circuit and central terminal for PON systems | |
Wong et al. | Sleep mode for energy saving PONs: Advantages and drawbacks | |
US7924076B2 (en) | Data recovery circuit | |
JP4647031B2 (ja) | ビット識別回路及び受動光ネットワークシステムの局側装置 | |
US20090257458A1 (en) | Clock synchronization system | |
WO2008125025A1 (en) | Inter-packet gap network clock synchronization | |
WO2008125051A1 (en) | Network clock synchronization floating window and window delineation | |
US8542996B2 (en) | Optical packet switching apparatus | |
US20090207957A1 (en) | Clock recovery circuit | |
US8019228B2 (en) | Optical switching transmission system with timing correction | |
JP4763592B2 (ja) | 通信装置 | |
EP3079307B1 (en) | Obtn time slot length adjustment method, device and node | |
JP5084954B2 (ja) | 局内装置、ponシステムおよびデータ受信処理方法 | |
Aichhorn et al. | Realization of line current differential protection over IP-based networks using IEEE 1588 for synchronous sampling | |
JP3909029B2 (ja) | 端末同期方法及び端末同期回路 | |
JP5853737B2 (ja) | 中継装置、中継装置制御方法、及び、中継装置制御プログラム | |
EP2887547B1 (en) | Balancing currents of power semiconductors | |
JP2011249864A (ja) | Ponシステム、加入者側光終端装置、局側光終端装置および時刻同期方法 | |
KR100895301B1 (ko) | 클럭 위상 정렬 장치 및 그 방법 | |
JP6024820B2 (ja) | 通信装置 | |
JP2000349798A (ja) | 加入者伝送装置 | |
JP2009159114A (ja) | ビット同期回路 | |
KR20060083848A (ko) | 광 버스트 스위칭 네트워크에서 고정비트율 데이터 전송방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |