CN115878536A - 串行总线的通信方法、串行总线的数据信号采样电路及采样方法 - Google Patents
串行总线的通信方法、串行总线的数据信号采样电路及采样方法 Download PDFInfo
- Publication number
- CN115878536A CN115878536A CN202211412010.7A CN202211412010A CN115878536A CN 115878536 A CN115878536 A CN 115878536A CN 202211412010 A CN202211412010 A CN 202211412010A CN 115878536 A CN115878536 A CN 115878536A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- sampling
- initial
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种串行总线的通信方法、串行总线的数据信号采样电路及采样方法,该串行总线的通信方法包括:主设备发送初始数据信号以及初始采样时钟信号,主设备发送初始数据信号时,如当前数据采样周期所发送的数值不同于上一数据采样周期所发送的数值,则在一个数据采样周期内关断初始采样时钟信号。该采样电路包括触发器;第一上升沿检测电路、第一下降沿检测电路、第一延时电路、第二延时电路,还包括或门,接收第一延时时钟信号与第二延时时钟信号,并接收基准采样时钟信号并相或。该采样方法应用上述的采样电路对数据信号进行采样。本发明能提高串行总线的数据传输效率。
Description
技术领域
本发明涉及数据通信及采样的技术领域,具体地说,是涉及一种串行总线的通信方法、串行总线的数据信号采样电路以及应用这种电路实现的采样方法。
背景技术
诸如喷墨打印机、激光打印机等打印设备通常设置有多个打印耗材容器,例如喷墨打印机内设置有多个不同颜色的墨盒,每一个墨盒上均设置有一块墨盒芯片,喷墨打印机的控制电路需要与每一个墨盒芯片进行通信,以控制每一个墨盒的动作。
现有的打印机大多采用SPI总线进行数据传输,由于SPI总线是串行通信的总线,其通信协议简单,SPI总线的信号线数量较少,通信速度较快,使得SPI总线在现有的打印机中广泛使用。通常,SPI总线包括有数据信号线和时钟信号线,数据信号线的数量可以是一根或者两根,主设备与从设备之间通过数据信号线传输数据。另外,主设备通过时钟信号线发送时钟信号,各个从设备均接收时钟信号,并以时钟信号作为同步的基准对数据信号进行采样。
如图1所示,现有的SPI通信协议中(以CPOL=0,CPHA=0配置为例),通常在时钟信号SCK的上升沿的时刻进行数据采样,在时钟信号SCK的下降沿的时刻发送数据。通常,主设备以及从设备时钟有触发器,由触发器的数据输入端获取数据信号线上的数据信号,触发器的时钟信号端接收时钟信号SCK,在时钟信号SCK的每一个上升沿的时候对数据信号进行一次采样。
然而,现有的SPI总线的通信速度往往受到限制,主要的限制条件是在数据信号发送变化时,需要满足建立时间与保持时间的要求,建立时间是在时钟信号的上升沿之前,即数据采样时刻前,触发器的数据输入端的信号必须保持稳定的最短时间,例如图1标号31为一个建立时间的区间,即数据信号变化和下一个时钟信号上升沿的时间间隔。保持时间是指在时钟信号的上升沿之后,即数据采样时刻后,触发器的数据输入端的信号必须保持稳定的最短时间,例如图1标号32为一个保持时间的区间,即数据信号变化和上一个时钟信号上升沿的时间间隔。如果时钟信号的频率过快,则容易导致建立时间、保持时间不够的问题,也就是出现建立时间、保持时间违例的问题。为了保证建立时间、保持时间不违例,现有的解决方案是降低时钟信号的频率,这就导致SPI总线的通信效率不高。
发明内容
本发明的第一目的是提供一种提高数据通信效率的串行总线的通信方法。
本发明的第二目的是提供一种有效避免建立时间、保持时间违例且提高通信效率的串行总线的数据信号采样电路。
本发明的第三目的是提供一种应用上述串行总线的数据信号采样电路的数据信号采样方法。
为实现上述的第一目的,本发明提供的串行总线的通信方法包括:主设备发送初始数据信号以及初始采样时钟信号,主设备发送初始数据信号时,如当前数据采样周期所发送的数值不同于上一数据采样周期所发送的数值,则在一个数据采样周期内关断初始采样时钟信号。
由上述方案可见,在当前数据采样周期所发送的数据与上一数据采样周期所发送的数据不同时,关断初始采样时钟信号,可以通过对数据信号线的电平变化时对数据信号线的数据进行一次采样,从而避免建立时间、保持时间违例的问题,进而可以提高时钟信号的频率,从而提高数据传输的效率。
一个优选的方案是,如当前数据采样周期所发送的数值不同于上一数据采样周期所发送的数值,则在当前数据采样周期内关断初始采样时钟信号。
由此可见,通过在当前数据采样周期内关断初始采样时钟信号,可以避免同一个数据采样周期对数据信号进行两次采样,确保采样结果的准确性。
进一步的方案是,关断初始采样时钟信号期间,时钟信号线保持为固定的电平值。
可见,关断初始采样时钟信号期间时钟信号时不会形成上升沿或者下降沿的,因此不会对数据进行采样,可以避免数据采样出错的问题。
进一步的方案是,如当前数据采样周期所发送的数值等于前两个数据采样周期所发送的数值,提高初始采样时钟信号的时钟频率。
由此可见,提高初始采样时钟信号的时钟频率能够进一步提升数据传输的效率。
为实现上述的第二目的,本发明提供的串行总线的数据信号采样电路包括触发器,触发器的数据输入端接收初始数据信号;还包括:第一上升沿检测电路,用于检测初始数据信号的上升沿信号;第一下降沿检测电路,用于检测初始数据信号的下降沿信号;第一延时电路,接收第一上升沿检测电路输出的信号,并在接收到第一上升沿检测电路输出的信号后经过预设延时时间后输出第一延时时钟信号;第二延时电路,接收第一下降沿检测电路输出的信号,并在接收到第一下降沿检测电路输出的信号后经过预设延时时间后输出第二延时时钟信号;或门,接收第一延时时钟信号与第二延时时钟信号,并接收基准采样时钟信号,将第一延时时钟信号、第二延时时钟信号与基准采样时钟信号相或后输出目标采样时钟信号至触发器;其中,预设延时时间小于基准采样时钟信号的一个时钟周期。
由上述方案可见,在初始数据信号的上升沿、下降沿到来的以后,经过一段时间的延时后形成第一延时时钟信号与第二延时时钟信号,并在第一延时时钟信号、第二延时时钟信号的脉冲上升沿时对数据信号进行采样。由于初始数据信号在上升沿和下降沿时发生电平的变化,且初始数据信号在电平变化后通常维持一段时间,因此,在检测到初始数据信号的上升沿和下降沿后经过很短的时间延迟后,对初始数据信号进行采样,能够确保采样的时间段内初始数据信号电平保持稳定,避免建立时间、保持时间违例的问题。这上述基础上,可以提高时钟信号的频率,从而提高数据传输的速率。
一个优选的方案是,还包括第二上升沿检测电路与第二下降沿检测电路;第二上升沿检测电路接收初始采样时钟信号的上升沿信号,并在接收到初始采样时钟信号的上升沿信号时输出第一检测信号;第二下降沿检测电路接收初始采样时钟信号的下降沿信号,并在接收到初始采样时钟信号的下降沿信号时输出第二检测信号;或门接收的基准采样时钟信号包括第一检测信号以及第二检测信号。
由此可见,通过对初始采样时钟信号的上升沿与下降沿进行检测,并且在初始采样时钟信号的上升沿与下降沿时进行数据采样,可以进一步提高数据采样的效率,数据信号线可以以半个时钟周期为数据发送的周期,进一步提高数据的传输效率。
进一步的方案是,预设延时时间小于初始采样时钟信号的半个时钟周期。
可见,将预设延时时间设置较短,能够避免因预设时间过长而导致数据采样不准确的情况发生。
更进一步的方案是,触发器的输出端连接有移位寄存器,移位寄存器接收目标采样时钟信号。
可见,移位寄存器可以接收触发器所输出的数据,实际上实现数据寄存的作用,且移位寄存器也是以目标采样时钟信号作为工作的时钟信号,可以确保触发器输出的每一位数据均能够正确的被移位寄存器所接收。
进一步的方案是,第一延时时钟信号为脉冲信号,脉冲信号的高电平持续时间小于初始采样时钟信号的半个时钟周期;和/或第二延时时钟信号为脉冲信号,脉冲信号的高电平持续时间小于初始采样时钟信号的半个时钟周期。
由此可见,第一延时时钟信号、第二延时时钟信号的脉冲信号的高电平时间都不长,可以避免高电平持续时间过长而导致数据采样不准确。
可选的方案是,第一检测信号为脉冲信号,脉冲信号的高电平持续时间小于初始采样时钟信号的半个时钟周期;和/或第二检测信号为脉冲信号,脉冲信号的高电平持续时间小于初始采样时钟信号的半个时钟周期。
由此可见,第一检测信号、第二检测信号的脉冲信号的高电平时间都不长,可以避免高电平持续时间过长而导致数据采样不准确。
为实现上述的第三目的,本发明提供的串行总线的数据信号采样方法包括应用第一上升沿检测电路检测初始数据信号的上升沿信号,并输出至第一延时电路,第一延时电路接收第一上升沿检测电路输出的信号,并在接收到第一上升沿检测电路输出的信号后经过预设延时时间后输出第一延时时钟信号;应用第一下降沿检测电路检测初始数据信号的下降沿信号,并输出至第二延时电路,第二延时电路接收第一下降沿检测电路输出的信号,并在接收到第一下降沿检测电路输出的信号后经过预设延时时间后输出第二延时时钟信号;将第一延时时钟信号、第二延时时钟信号与基准采样时钟信号相或后输出目标采样时钟信号至触发器;其中,预设延时时间小于基准采样时钟信号的一个时钟周期;触发器接收初始数据信号,应用目标采样时钟信号对初始数据信号进行采样。
由上述方案可见,在初始数据信号的上升沿、下降沿到来的以后,经过一段时间的延时后形成第一延时时钟信号与第二延时时钟信号,并在第一延时时钟信号、第二延时时钟信号的脉冲上升沿时对数据信号进行采样。由于初始数据信号在上升沿和下降沿时发生电平的变化,且初始数据信号在电平变化后通常维持一段时间,因此,在检测到初始数据信号的上升沿和下降沿后经过很短的时间延时后,对初始数据信号进行采样,能够确保采样的时间段内初始数据信号电平保持稳定,避免建立时间、保持时间违例的问题。
一个优选的方案是,该方法还包括应用第二上升沿检测电路接收初始采样时钟信号的上升沿信号,并在接收到初始采样时钟信号的上升沿信号时输出第一检测信号;应用第二下降沿检测电路接收初始采样时钟信号的下降沿信号,并在接收到初始采样时钟信号的下降沿信号时输出第二检测信号;将第一延时时钟信号、第二延时时钟信号与基准采样时钟信号相或后输出目标采样时钟信号至触发器包括:将第一延时时钟信号、第二延时时钟信号与第一检测信号、第二检测信号相或后输出目标采样时钟信号至触发器。
进一步的方案是,在初始数据信号的当前周期的数值与上一周期的数值不相等时,在一个数据采样周期内关断初始采样时钟信号。
可见,在初始数据信号的电平发生变化后,将初始采样时钟信号关断可以避免因初始采样时钟信号的变化而导致频繁的对数据信号进行采样,确保采样的准确性。
更进一步的方案是,关断初始采样时钟信号期间,时钟信号线电平保持不变。
由此可见,在关断初始采样时钟信号期间保护时钟信号线电平的稳定,可以避免因时钟信号线的电平变化而影响对数据信号的采样,确保数据采样的准确性。
附图说明
图1是现有SPI总线的数据信号采样过程中数据信号与时钟信号的波形图。
图2是本发明串行总线的数据信号采样电路第一实施例的结构框图。
图3是本发明串行总线的通信方法第一实施例中数据信号与各时钟信号的波形图。
图4是本发明串行总线的数据信号采样电路第二实施例的结构框图。
图5是本发明串行总线的通信方法第二实施例中数据信号与各时钟信号的波形图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
本发明的串行总线的通信方法及数据信号采样电路可以应用在诸如喷墨打印机、激光打印机等打印设备上,也可以应用在其他主从设备的通信系统中。本发明的串行总线的数据信号采样方法应用上述的串行总线的数据信号采样电路实现。
第一实施例:
本实施例参考现有的SPI总线的通信方式进行通信,并且在现有的SPI总线的通信方式的基础上进行改进。具体的,主设备与从设备之间设置有串行总线,串行总线包括时钟信号线以及数据信号线,主设备向时钟信号线发送时钟信号,从设备通过该时钟信号与主设备保持同步通信。进行数据采样时,从设备在每一个时钟周期的上升沿对数据信号线的信号进行采样。
本实施例中,主设备对时钟信号的发送方式、从设备对数据的采样方式进行了改进。并且,从设备设置了一个数据信号采样电路。参见图2,本实施例的串行总线的数据信号采样电路包括一个触发器16以及一个移位寄存器17,其中,触发器16和移位寄存器17均可以使用D触发器实现。触发器16的数据输入端获取初始数据信号,具体的,触发器16的数据输入端连接至串行总线的数据信号线。触发器16的输出端连接至移位寄存器17的数据输入端,通过移位寄存器17存储触发器16输出的数据。
本实施例还设置有第一上升沿检测电路11、第一延时电路12、第一下降沿检测电路13以及第二延时电路14,其中第一上升沿检测电路11和第一下降沿检测电路13均可以使用已知的电平边缘检测电路实现,第一延时电路12和第二延时电路14均可以采用偶数个非门实现,其作用是将输入的信号进行延时。
第一上升沿检测电路11用于检测初始数据信号的上升沿,第一下降沿检测电路13用于检测初始数据信号的下降沿,因此,第一上升沿检测电路11和第一下降沿检测电路13均连接至串行总线的数据信号线。第一上升沿检测电路11在检测到初始数据信号的上升沿时,输出一个脉冲信号,优选的,脉冲信号的高电平持续时间非常短,例如小于初始采样时钟信号的一个周期,进一步的,小于初始采样时钟信号的半个周期。初始采样时钟信号是主设备发送到串行总线的时钟信号线的时钟信号,该时钟信号是主设备与从设备之间通信的同步信号。第一下降沿检测电路13在检测到初始数据信号的下降沿时,也输出一个脉冲信号,相同的,该脉冲信号的高电平持续时间也非常短。
第一延时电路12接收第一上升沿检测电路11输出的信号,并且对第一上升沿检测电路11输出的信号进行延时,优选的,延时时间可以是预先设定的,例如通过设置非门的数量来设定延时时间的长度。并且,预设延时时间非常短,可以是几个纳秒甚至小于一纳秒。由于初始采样时钟信号的周期通常是远大于十纳秒的,也就是预设延时时间远小于初始采样时钟信号的半个周期,因此,经过第一延时电路12获得的第一延时时钟信号clk0相比起初始采样时钟信号的延时非常短,并不会影响数据的传输。
第二延时电路14接收第一下降沿检测电路13输出的信号,并且对第一下降沿检测电路13输出的信号进行延时,优选的,第二延时电路14对信号的延时时间与第一延时电路12对信号的延时时间相同,远小于初始采样时钟信号的半个周期。第一延时电路12输出的第一延时时钟信号clk0与第二延时电路14输出的第二延时时钟信号clk1输出至或门15。
或门15除了接收第一延时时钟信号clk0和第二延时时钟信号clk1,还接收初始采样时钟信号,并且将第一延时时钟信号clk0、第二延时时钟信号clk1、初始采样时钟信号进行相或处理,形成目标采样时钟信号,该目标采样时钟信号输出至触发器16的时钟信号端以及移位寄存器17时钟信号端,触发器16与移位寄存器17均以目标采样时钟信号作为工作的时钟信号。本实施例中,初始采样时钟信号也是基准采样时钟信号,即或门15将第一延时时钟信号clk0、第二延时时钟信号clk1与基准采样时钟信号进行相或处理。
需要说明的是,移位寄存器17的数量可以是多个,多个移位寄存器17依次级联,即前一级的移位寄存器的数据输出端连接至下一级的移位寄存器的数据输入端。并且,多个移位寄存器的时钟信号端均接收目标采样时钟信号,都是以目标采样时钟信号作为工作的时钟信号。
参见图3,触发器16对初始数据信号进行采样时,在初始采样时钟信号的每一个上升沿对初始数据信号进行一次采样,并且在初始数据信号的每一个上升沿、下降沿之后预定的时间也会对初始数据信号进行一次采样。也就是,在第一延时时钟信号clk0和第二延时时钟信号clk1的脉冲信号上升沿时也会对初始数据信息进行一次采样。
但是,如果初始采样时钟信号的一个周期内,初始数据信号的电平发生变化,即产生了上升沿或者下降沿,由于在该周期内会由于第一延时时钟信号、第二延时时钟信号的脉冲信号的触发进行一次采样,将导致一个初始采样时钟信号的周期内对初始数据信号进出了两次采样,将产生两个采样值。实际上,数据发送设备仅仅发送一位数据,但如果进行两次采样,将形成两个采样值,即获得两位数据,这样会导致采样错误。
为了避免这一问题,本实施例采用了一种新型的串行总线通信方法,由主设备对初始采样时钟信号进行特殊的处理。具体的,主设备通过串行总线的数据信号线发送初始数据信号时,当检测到初始数据信号的电平发生变化,即初始数据信号的当前数据采样周期的数值不同于上一数据采样周期的数值时,在当前的数据采样周期内关断初始采样时钟信号。本实施例中,由于是在初始采样时钟信号的上升沿进行数据采样,因此一个数据采样周期就是初始采样时钟信号的一个周期,即一个高电平与一个低电平的持续时间。关断初始采样时钟信号是停止向串行总线的时钟信号线发送时钟信号,在关断初始采样时钟信号的期间,时钟信号线保持为固定的电平值,例如保持为低电平信号。
这样,在初始数据信号的电平发生变化的一个初始采样时钟周期内,串行总线的时钟信号保持在低电平,即在该数据采样周期内初始采样时钟信号不会产生上升沿。由于该数据采样周期内,第一延时时钟信号clk0或者第二延时时钟信号clk1会产生一个脉冲信号,在该脉冲信号期间触发器16被触发并对初始数据信号进行一次采样。因此,在初始数据信号的电平发生变化的一个数据采样周期内,由第一延时时钟信号clk0或者第二延时时钟信号clk1产生的脉冲信号替代初始采样时钟信号的上升沿作为数据采样的基准。这样,可以确保在初始数据信号的电平发生变化的一个初始采样时钟周期内,仅仅对初始数据信号进行一次采样,而不是进行两次采样,进而确保采样获得的数据的准确性。
触发器16对初始数据信号的采样结果如图3所示,从图3可见,本实施例能够准确的对初始数据信号进行采样。另外,由于第一延时时钟信号clk0、第二延时时钟信号clk1分别是初始数据信号的上升沿、下降沿之后的很短时间内形成的,由于初始数据信号会在上升沿、下降沿后的一段时间内保持电平的稳定,因此可以确保初始数据信号在电平发生变化后能够及时对初始数据进行准确的采样,且不需要担心对初始数据信号采样后电平马上发生变化而导致建立时间、保持时间违例的问题。
更进一步,例如图3中标号41为初始数据信号相对于初始时钟信号的建立时间区间,标号42为初始数据信号相对于初始时钟信号的保持时间区间,它们都为一个初始时钟信号的周期。而现有SPI总线的建立时间区间、保持时间区间均为半个初始时钟信号的周期。因此本实施例的串行总线具有更长的建立时间区间和保持时间区间。在这一基础上,初始采样时钟信号的频率可以提高,从而提升数据的传输速率。
另外,为了进一步提高数据传输效率,如主设备在当前数据采样周期所发送的数值等于前两个数据采样周期所发送的数值,即连续三个数据采样周期发送的数值不变,则提高初始采样时钟信号的时钟频率。如图3所示,在时钟周期45、46时,由于发送的数据都是与前两个时钟周期的数据相同,因此,时钟周期45、46的频率被提高,即时钟周期45、46的持续时间小于后面的一个时钟周期的持续时间。
第二实施例:
本实施例也是参考现有的SPI总线的通信方式进行通信,也是在现有的SPI总线的通信方式的基础上进行改进。与第一实施例相同的,本实施例的主设备与从设备之间设置有串行总线,串行总线包括时钟信号线以及数据信号线,主设备向时钟信号线发送时钟信号,从设备通过该时钟信号与主设备保持同步通信。与第一实施例不同的是,进行数据采样时,从设备在每一个时钟周期的上升沿以及下降沿都对数据信号线的信号进行采样。
参见图4,本实施例的串行总线的数据信号采样电路包括一个触发器26以及一个移位寄存器27,当然,移位寄存器的数量也可以是多个,多个移位寄存器依次级联,即前一级的移位寄存器的数据输出端连接至下一级的移位寄存器的数据输入端。优选的,触发器26和移位寄存器27均可以使用D触发器实现。另外,触发器26的数据输入端获取初始数据信号,数据输出端连接至移位寄存器27的数据输入端。
本实施例还设置有第一上升沿检测电路21、第一延时电路22、第一下降沿检测电路23以及第二延时电路24。第一上升沿检测电路21用于检测初始数据信号的上升沿,第一下降沿检测电路23用于检测初始数据信号的下降沿,第一上升沿检测电路21在检测到初始数据信号的上升沿时,输出一个脉冲信号,优选的,脉冲信号的高电平持续时间非常短,小于初始采样时钟信号的半个周期。第一下降沿检测电路23在检测到初始数据信号的下降沿时,也输出一个脉冲信号,相同的,该脉冲信号的高电平持续时间也非常短。
第一延时电路22接收第一上升沿检测电路21输出的信号,并且对第一上升沿检测电路21输出的信号进行延时,例如延时时间是几个纳秒。第二延时电路24接收第一下降沿检测电路23输出的信号,并且对第一下降沿检测电路23输出的信号进行延时。第一延时电路22输出的第一延时时钟信号clk0与第二延时电路24输出的第二延时时钟信号clk1输出至或门25。
与第一实施例不同的是,本实施例还设置第二上升沿检测电路28以及第二下降沿检测电路29。第二上升沿检测电路28接收初始采样时钟信号,并且在初始采样时钟信号的上升沿时刻输出一个脉冲信号,形成第一检测信号clk2,即输出一个高电平的脉冲,该脉冲的高电平持续时间非常短,例如只有几个纳秒,远小于初始采样时钟信号的半个周期。相同的,第二下降沿检测电路29接收初始采样时钟信号,并且在初始采样时钟信号的下降沿时刻输出一个脉冲信号,形成第二检测信号clk3,且该脉冲的高电平持续时间非常短。第一检测信号clk2和第二检测信号clk3均输出至或门25。
或门25将第一延时时钟信号clk0、第二延时时钟信号clk1、第一检测信号clk2和第二检测信号clk3进行相或处理,形成目标采样时钟信号,该目标采样时钟信号输出至触发器26的时钟信号端以及移位寄存器27时钟信号端,触发器26与移位寄存器27均以目标采样时钟信号作为工作的时钟信号。因此,本实施例的第一检测信号clk2和第二检测信号clk3构成了基准采样时钟信号。
参见图5,触发器26对初始数据信号进行采样时,在初始采样时钟信号的每一个上升沿、下降沿对初始数据信号进行一次采样,并且在初始数据信号的每一个上升沿、下降沿之后预定的时间也会对初始数据信号进行一次采样。也就是,在第一延时时钟信号clk0和第二延时时钟信号clk1的脉冲信号上升沿时也会对初始数据信息进行一次采样。可见,与第一实施例相比,本实施例采用双边沿采样的方式,即初始采样时钟信号的上升沿、下降沿均进行采样,因此主设备可以在每一个初始采样时钟信号的一个时钟周期内发送两位数据,从而可以提高数据的传输效率。
由于本实施例在一个初始采样时钟信号的一个时钟周期内进行两次数据采样,因此,本实施例的数据采样周期就是初始采样时钟信号的半个时钟周期,即高电平或者低电平的持续时间。
为了避免一个数据采样周期内对初始数据信号进行两次采样,主设备需要对初始采样时钟信号进行特殊的处理。具体的,主设备通过串行总线的数据信号线发送初始数据信号时,当检测到初始数据信号的电平发生变化,即初始数据信号的当前数据采样周期的数值不同于上一数据采样周期的数值时,在当前的数据采样周期内关断初始采样时钟信号。由于本实施例在时钟信号的上升沿和下降沿均进行数据采样,因此,一个数据采样周期实际上是初始采样时钟信号的半个时钟周期。
在关断初始采样时钟信号的期间,时钟信号线的电平保持恒定,但电平值可能是高电平或者低电平,时钟信号线的电平值为关断时刻下时钟信号线的电平。
这样,在初始数据信号的电平发生变化的一个数据采样周期内,串行总线的时钟信号不会发生变化,即在该数据采样周期内初始采样时钟信号不会产生上升沿或者下降沿,从而确保在初始数据信号的电平发生变化的一个数据采样周期内,仅仅对初始数据信号进行一次采样,而不是进行两次采样,进而确保采样获得的数据的准确性。
触发器26对初始数据信号的采样结果如图5所示,可见本实施例能够准确的对初始数据信号进行采样。相比起第一实施例,本实施例的数据采样速率更高。
和第一实施例相同,本实施例的串行总线比现有SPI总线具有更长的建立时间区间和保持时间区间。在这一基础上,初始采样时钟信号的频率可以提高,从而提升数据的传输速率。
当然,本实施例还可以在当前数据采样周期所发送的数值等于前两个数据采样周期所发送的数值时,提高初始采样时钟信号的时钟频率。这与第一实施例的处理方式相同,不再赘述。
最后需要强调的是,以上仅为本发明的优选实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种变化和更改,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.串行总线的通信方法,包括:
主设备发送初始数据信号以及初始采样时钟信号;
其特征在于:
所述主设备发送所述初始数据信号时,如当前数据采样周期所发送的数值不同于上一数据采样周期所发送的数值,则在一个数据采样周期内关断所述初始采样时钟信号。
2.根据权利要求1所述的串行总线的通信方法,其特征在于:
如当前数据采样周期所发送的数值不同于上一数据采样周期所发送的数值,则在当前数据采样周期内关断所述初始采样时钟信号。
3.根据权利要求1或2所述的串行总线的通信方法,其特征在于:
关断所述初始采样时钟信号期间,时钟信号线保持为固定的电平值。
4.根据权利要求1或2所述的串行总线的通信方法,其特征在于:
如当前数据采样周期所发送的数值等于前两个数据采样周期所发送的数值,提高所述初始采样时钟信号的时钟频率。
5.串行总线的数据信号采样电路,包括:
触发器,所述触发器的数据输入端接收初始数据信号;
其特征在于,该采样电路还包括:
第一上升沿检测电路,用于检测所述初始数据信号的上升沿信号;
第一下降沿检测电路,用于检测所述初始数据信号的下降沿信号;
第一延时电路,接收所述第一上升沿检测电路输出的信号,并在接收到所述第一上升沿检测电路输出的信号后经过预设延时时间后输出第一延时时钟信号;
第二延时电路,接收所述第一下降沿检测电路输出的信号,并在接收到所述第一下降沿检测电路输出的信号后经过预设延时时间后输出第二延时时钟信号;
或门,接收所述第一延时时钟信号与所述第二延时时钟信号,并接收基准采样时钟信号,将所述第一延时时钟信号、所述第二延时时钟信号与所述基准采样时钟信号相或后输出目标采样时钟信号至所述触发器;
其中,所述预设延时时间小于所述基准采样时钟信号的一个时钟周期。
6.根据权利要求5所述的串行总线的数据信号采样电路,其特征在于:
还包括第二上升沿检测电路与第二下降沿检测电路;
所述第二上升沿检测电路接收初始采样时钟信号的上升沿信号,并在接收到所述初始采样时钟信号的上升沿信号时输出第一检测信号;
所述第二下降沿检测电路接收初始采样时钟信号的下降沿信号,并在接收到所述初始采样时钟信号的下降沿信号时输出第二检测信号;
所述或门接收的所述基准采样时钟信号包括所述第一检测信号以及所述第二检测信号。
7.根据权利要求6所述的串行总线的数据信号采样电路,其特征在于:
所述预设延时时间小于所述初始采样时钟信号的半个时钟周期。
8.根据权利要求5至7任一项所述的串行总线的数据信号采样电路,其特征在于:
所述触发器的输出端连接有移位寄存器,所述移位寄存器接收所述目标采样时钟信号。
9.串行总线的数据信号采样方法,其特征在于,包括:
应用第一上升沿检测电路检测初始数据信号的上升沿信号,并输出至第一延时电路,所述第一延时电路接收所述第一上升沿检测电路输出的信号,并在接收到所述第一上升沿检测电路输出的信号后经过预设延时时间后输出第一延时时钟信号;
应用第一下降沿检测电路检测初始数据信号的下降沿信号,并输出至第二延时电路,所述第二延时电路接收所述第一下降沿检测电路输出的信号,并在接收到所述第一下降沿检测电路输出的信号后经过预设延时时间后输出第二延时时钟信号;
将所述第一延时时钟信号、所述第二延时时钟信号与基准采样时钟信号相或后输出目标采样时钟信号至触发器;
其中,所述预设延时时间小于所述基准采样时钟信号的一个时钟周期;
所述触发器接收所述初始数据信号,应用所述目标采样时钟信号对所述初始数据信号进行采样。
10.根据权利要求9所述的串行总线的数据信号采样方法,其特征在于:
还包括:
应用第二上升沿检测电路接收初始采样时钟信号的上升沿信号,并在接收到所述初始采样时钟信号的上升沿信号时输出第一检测信号;
应用第二下降沿检测电路接收初始采样时钟信号的下降沿信号,并在接收到所述初始采样时钟信号的下降沿信号时输出第二检测信号;
将所述第一延时时钟信号、所述第二延时时钟信号与基准采样时钟信号相或后输出目标采样时钟信号至触发器包括:将所述第一延时时钟信号、所述第二延时时钟信号与所述第一检测信号、所述第二检测信号相或后输出目标采样时钟信号至所述触发器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211412010.7A CN115878536A (zh) | 2022-11-11 | 2022-11-11 | 串行总线的通信方法、串行总线的数据信号采样电路及采样方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211412010.7A CN115878536A (zh) | 2022-11-11 | 2022-11-11 | 串行总线的通信方法、串行总线的数据信号采样电路及采样方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115878536A true CN115878536A (zh) | 2023-03-31 |
Family
ID=85759695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211412010.7A Pending CN115878536A (zh) | 2022-11-11 | 2022-11-11 | 串行总线的通信方法、串行总线的数据信号采样电路及采样方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115878536A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118074880A (zh) * | 2024-04-22 | 2024-05-24 | 南京仁芯科技有限公司 | 一种车载串行/解串器及其恢复的控制系统和方法 |
-
2022
- 2022-11-11 CN CN202211412010.7A patent/CN115878536A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118074880A (zh) * | 2024-04-22 | 2024-05-24 | 南京仁芯科技有限公司 | 一种车载串行/解串器及其恢复的控制系统和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107844445B (zh) | 用于非源同步系统的调谐电路系统和操作 | |
US11061432B2 (en) | Data handoff between two clock domains sharing a fundamental beat | |
US8094766B2 (en) | Tracker circuit and method for automated test equipment systems | |
US7881415B2 (en) | Communication protocol method and apparatus for a single wire device | |
US8386828B1 (en) | Circuit for estimating latency through a FIFO buffer | |
CN109254941B (zh) | 基于fpga的串行信号时钟同步方法、串转并方法及装置 | |
US6779123B2 (en) | Calibrating return time for resynchronizing data demodulated from a master slave bus | |
CN108880723B (zh) | 一种时钟同步的方法和装置 | |
WO2014173267A1 (zh) | 时间戳生成方法、装置及系统 | |
US20140253387A1 (en) | High-resolution link-path delay estimator and method for estimating a signal-path delay | |
US20160080138A1 (en) | Method and apparatus for timing synchronization in a distributed timing system | |
CN115878536A (zh) | 串行总线的通信方法、串行总线的数据信号采样电路及采样方法 | |
EP4142203A1 (en) | Multi-channel signal synchronization system, circuit, and method | |
US7646668B2 (en) | Maintaining dynamic count of FIFO contents in multiple clock domains | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
JP4356051B2 (ja) | データを交換するための方法および装置 | |
US20200313926A1 (en) | Subscriber in a bus system, method for operation and a bus system | |
US10680792B1 (en) | Systems and methods for timing a signal | |
AU8505298A (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
US7424059B2 (en) | Data transfer circuit | |
US12028232B2 (en) | Systems and methods for timing a signal | |
US6891402B2 (en) | Clock's out-of-synchronism state detection circuit and optical receiving device using the same | |
US9198150B2 (en) | Link path delay estimator that combines coarse and fine delay estimates | |
US4901315A (en) | Integrated data and timing circuitry for automatic circuit tester | |
US20230238975A1 (en) | Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |