JP2004088386A - シリアルデータの再生回路及び再生方法 - Google Patents
シリアルデータの再生回路及び再生方法 Download PDFInfo
- Publication number
- JP2004088386A JP2004088386A JP2002246224A JP2002246224A JP2004088386A JP 2004088386 A JP2004088386 A JP 2004088386A JP 2002246224 A JP2002246224 A JP 2002246224A JP 2002246224 A JP2002246224 A JP 2002246224A JP 2004088386 A JP2004088386 A JP 2004088386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- binary data
- series
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】スキューとジッタを含んだ信号から正しい信号を取り出すために、オーバーサンプリングしたデータ列から最も安定したデータ列を選択する。
【解決手段】シリアルデータ再生回路が受信したシリアルデータを2システムクロック分のデータを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分のデータとを比較する手段と、スペシャルキャラク信号と一致するパターンのデータの一致位置(シフトナンバ)を決定する手段を備え、該手段による決定された一致位置の情報に基づいてデータをサンプリングすることによりスキューを補正するように構成する。また、受信されたシリアルデータを3倍オーバーサンプリングし、オーバーサンプリングされたデータを3つのエッジ群に分け、それぞれの群において、前記のプロセスによりスペシャルキャラクタと一致するシフトナンバーを検出し、シフトナンバーの変化の最も少ないエッジ群を選択し、該エッジ群により映像信号を再生することにより、スキュー・ジッタ−補正を行う。
【選択図】 図3
【解決手段】シリアルデータ再生回路が受信したシリアルデータを2システムクロック分のデータを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分のデータとを比較する手段と、スペシャルキャラク信号と一致するパターンのデータの一致位置(シフトナンバ)を決定する手段を備え、該手段による決定された一致位置の情報に基づいてデータをサンプリングすることによりスキューを補正するように構成する。また、受信されたシリアルデータを3倍オーバーサンプリングし、オーバーサンプリングされたデータを3つのエッジ群に分け、それぞれの群において、前記のプロセスによりスペシャルキャラクタと一致するシフトナンバーを検出し、シフトナンバーの変化の最も少ないエッジ群を選択し、該エッジ群により映像信号を再生することにより、スキュー・ジッタ−補正を行う。
【選択図】 図3
Description
【0001】
【発明が属する技術分野】
本発明は、多重チャネルの受信されたシリアル信号のサンプリングにおいてスキュー、ジッタ−を補正するシリアルデータの再生回路及び再生方法に関する。
【0002】
【従来の技術】
液晶モニターはパーソナルコンピュータのディスプレイ用として急速にCRTに代わって使用されている。現在の液晶モニターはインタフェースにVGAコネクタを使用しているが、VGAコネクタで接続されたシステムにおいては、機器内部の処理はデジタル信号で行い、伝送をアナログ信号で行うものである。ビデオ信号は高周波信号であるため、アナログ伝送系では信号が歪み、この歪んだ信号がそのまま液晶モニターに送られると、液晶の表示品質を低下させる。このため、最近デジタル伝送を行うDVI(Digital Visual Interface)が注目されている。
【0003】
図10はビデオカード110と液晶コントローラ120をDVIケーブル130で接続した図である。ビデオカード110はビデオコントローラ111、TMDS(Transition Minimized Differential Signaling)送信機(エンコーダ)112及びDVIコネクタ113からなり、液晶コントローラ120はDVIコネクタ121、TMDS受信機(デコーダ)122及びパネルインタフェース123から構成されている。TMDSはノイズの低減とDCバランスのための映像信号のデジタル伝送方式で、ビデオカード上の映像信号の出力回路とディスプレイ側の入力回路との間の映像信号の伝送方式(RGB3対のデータ信号と1対のシステムクロック信号を用いる)を規定するものである。DVIコネクタを使用すると図10の入力から液晶コントローラまでデジタル信号で伝送・処理される。
【0004】
DVIを介してディスプレイ装置に入力されるシリアルデータのストリームをサンプリングする時に、クロックスキューの問題が発生する。クロックスキューは、シリアルデータをサンプリングする時点を決めるのに用いられるクロック信号の位相がシリアル信号の位相とずれている場合に発生する。クロックスキューは例えば、クロック信号を伝送するケーブルがシリアルデータ信号を伝送するケーブルと、材質、ケーブル長さ、密度の点で異なる場合に起こりやすい。
クロックスキューの問題を解決する技術が例えば特許3112688号公報に開示されている。この技術は3倍オーバーサンプリングしたシリアルデータを多数決判定により同期とデータの判別を行うものであるが、前記特許発明に係るシリアルデータ回復装置はPLL,多重ビットブロックアセンブリ、チャネル間同期回路等を備えるものであり、複雑な回路構成をとっており、このため、簡単な構成の回路が望まれていた。また、ジッタ成分の影響を受ける不安定なデータを多数決判断の基礎として用いるため、0,1判定結果の確からしさに問題があるので前記技術ではクロック自身の変動であるジッターの問題は解決できなかった。
【0005】
【発明が解決しようとする課題】
DVIは3mから10mと長いケーブル長が想定されており、ケーブルが長くなると送信側の性能の影響を受けやすくなり、データは、ジッタ−やスキューを含むものになる。
このようなジッター及びスキューは画像信号を表示装置で表示させる時、画像の揺れ及び画面の揺れを引き起こし、見にくさの大きな原因となる。
本発明はこのような課題を解決するためのものであって、その第1の目的は、ジッタ−及びスキューを解消させ、補正することである。また、第2の目的はジッター・スキュー補正を簡単な回路構成で実現することである。
【0006】
【課題を解決するための手段】
請求項1の発明は、1システムクロック期間に複数のシリアルデータが伝送される伝送系からデータを受信する手段と、受信した2システムクロック分のシリアル2進データを記憶する手段と、伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較する手段と、伝送に用いられる特定パターン信号と一致する前記データ列を決定する手段を備え、前記決定手段を用いて決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングすることを特徴とするシリアルデータ再生回路である。
請求項2の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信する手段と、受信したシリアル2進データ信号をオーバーサンプリングする手段と、該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出す手段と、2システムクロック分の前記抜き出された一連の2進データを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較する手段と特定パターンと一致するデータ列を決定する手段と、該決定手段により決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算する手段とを備え、前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択することを特徴とするシリアルデータ再生回路である。請求項3の発明は、前記オーバーサンプリング手段がn(nは整数)倍オーバーサンプリング手段であり、該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割する手段と、前記分割手段により分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択する手段と、該選択手段により選択された群のデータを選択することを特徴とする請求項2記載のシリアルデータの再生回路である。
請求項4の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信した2システムクロック分のシリアル2進データを記憶するステップと、伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較するステップと、特定パターン信号と一致する前記データ列を決定するステップと、前記決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングするステップを有することを特徴とするシリアルデータ再生方法である。
請求項5の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信したシリアル2進データ信号をオーバーサンプリングするステップと、該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出すステップと、2システムクロック分の前記抜き出された一連の2進データを記憶するステップと、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較するステップと特定パターンと一致するデータ列を決定するステップと、前記決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算するステップと、前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択するステップを有することを特徴とするシリアルデータ再生方法である。
請求項6の発明は、前記オーバーサンプリングステップがn倍オーバーサンプリングであり、該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割するステップと、前記分割ステップにより分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択するステップと、該選択ステップにより選択された群のデータを選択するステップを有することを特徴とする請求項5記載のシリアルデータの再生方法である。
【0007】
【発明の実施の形態】
本発明の実施の形態であるシリアルデータの再生回路を適用したDVI用ICの概要を示す図1を参照して説明する。
図1は、DVIによりRGBからなるデータ及びシステムクロックが転送される受信側の処理ブロックを示す。図において、DVIからRGB信号とシステムクロック信号が供給されると、各々の信号は一旦ラッチに保持される。シリアルデータの再生回路1はラッチ回路から供給されたシリアル信号についてジッタ−及びスキューを補正し同期を取り、次段のTMDSデコーダ回路2に供給する。TMDSデコーダ回路2はTMDSエンコードされた信号をデコードし、水平、垂直同期信号と共にRGB信号をパネルインターフェース3に供給する。パネルインターフェース3はTMDSデコーダ2から供給された信号をディスプレーパネル用の信号に変更するためのインターフェースである。
【0008】
本発明は前記再生回路1に関する発明で、ジッタ−、スキューを補正するために、データ信号中のブランキング期間中に使用される特定のスペシャルキャラクタを利用し、統計的に処理し、処理の結果得られた安定したデータ列を選択してデータの回復を行うものである。
【0009】
そこでスペシャルキャラクタについて説明する。
図2はシリアル信号のタイミングチャートを示す。DVIの規格によれば、システムを駆動するのに使用する最小のクロックである1システムクロックに10ビットのシリアル信号が転送される。映像表示期間中はRGBデータが伝送され、ブランキング期間中には、次の4つのブランキングを表わす信号として10ビットからなるスペシャルキャラクタが伝送される。
即ち、1101010100
0010101011
0101010100
1010101011
本発明はこのスペシャルキャラクタを利用して映像信号再生時のスキュー補正、ジッタ−補正を行うものである。
【0010】
図3は、本発明の実施の形態であるシリアルデータの再生回路の概略構成を示す。シリアルデータ再生回路1は、色信号のRGB毎に設けられており、各シリアルデータ再生システムは3倍のオーバーサンプラー4により3つのデータ群(エッジ1、エッジ2、エッジ3)を生成し、レジスタ5(以下数字nを以ってn、n’及びn’’を代表させる)に供給する。システムクロック信号に従って該データはそれぞれ第2のレジスタ6に記憶され、新しく供給される10ビットのデータと共にデータは20ビットデータに拡張され、次段の同期検出・データ整列回路7に供給される。
【0011】
同期検出・データ整列回路7は、供給された20ビットデータとスペシャルキャラクタとのマッチングを行い、前記20ビットデータの内、スペシャルキャラクタとマッチングした10ビットデータをデータ選択回路へ、最適なシフトナンバーを遷移検出回路へそれぞれ出力する。遷移検出回路8はマッチするパターンの遷移回数と持続数を計算する。またエッジ比較・選択回路9はエッジ毎に統計処理を行い、最も安定したエッジを選択し出力する。データ選択回路10は前記エッジ選択出力に基づいて最適の10ビットデータを出力する。
【0012】
図4はオーバーサンプラ4による3倍オーバーサンプリングの動作を示す図である。図4において、1システムクロック当たり受信シリアルデータは10ビットシリアルデータからなり、ビット3からビット4までの10ビットが、3倍オーバーサンプリングによってサンプリングされて、即ちクロック31から33、21から23、11から13、01から03、91から93、・・・41から43のオーバーサンプリングクロックに従ってサンプリングされて、30個の2進値S31、S32、S33、S21,S22,S23、S11、S12、S13、S01,S02,S03、S91,S92,S93、・・・S41、S42、S43のデータが生成される。
【0013】
これらデータを、エッジ1群、エッジ2群、エッジ3群と3つのグループに分ける。
エッジ1群は3倍オーバーサンプリングの最初のサンプリングパルスでサンプリングされたS31、S21、S11、S01,S91、・・・S41のデータ群であり、エッジ2群は3倍オーバーサンプリングの第2番目のサンプリングパルスでサンプリングされたS32、S22、S12、S92・・・S42のデータ群であり、エッジ3群は3倍オーバーサンプリングの第3番目のサンプリングパルスでサンプリングされたS33、S23、S13、S93・・・S43のデータ群である。
【0014】
図5はレジスタ5及び6からなる20ビットのレジスタと20ビットのデータの内の連続した10ビットのデータ列であるシフトナンバーとの関係を示す図である。
これらエッジ群は、それぞれ図5に示されるD0〜D9からなるレジスタ5,D10〜D19からなるレジスタ6に取込まれ、20ビットに拡張され、さらに10ビットごとのデータ列に整列される。
即ち、D0〜D9までのデータ列(これをシフト0という)、D1〜D10までのデータ列(これをシフト1という)、D2〜D11までのデータ列(これをシフト2という)、D3〜D12までのデータ列(これをシフト3という)、・・・D10〜D19までのデータ(これをシフト9という)のデータ列が形成される。
【0015】
図6は同期検出・データ整列回路構成を示す。図中、同期検出・データ整列回路7は9個のパターンマッチャー70を備えており、前記供給されたシフト0〜9のデータ列はそれぞれパターンマッチャー70に供給される。
パターンマッチャー70は前記4つのスペシャルキャラクタを記憶しており、ブランキング期間に供給されるシフト0〜9のデータ列とスペシャルキャラクタを比較し、一致すればそのシフトナンバーにフラグを立てると共に信号1を生成する。不一致の時は信号0を生成し、各パターンマッチャーから出力p0〜p9を出力する。
ブランキング期間中にスペシャルキャラクタを受信し、正しく受信される時はスペシャルキャラクタと一致するパターンが存在する。
この時のスペシャルキャラクタとデータ列の一致位置、つまりスペシャルキャラクタと一致するシフトナンバーが決定される。このシフトナンバーに基づいて映像データを取込めば、スキューが補正された映像データとなる。
例えば、第5番目のパターンがスペシャルキャラクタの1つとマッチすると、シフト5にフラグを上げ、以降の映像表示期間に表示用データとしてシフト5のデータを取込む。
【0016】
以上のようにして映像データはスキュー補正される。なお、スペシャルキャラクタと一致するパターンが無い時はそれまでのフラグの状態を維持する。前記出力信号は、次段の遷移検出回路8に供給される。
【0017】
図7は遷移検出回路8の回路ブロックである。図中、遷移検出回路8は、状態カウンタ80及び計算回路81から構成され、状態カウンタ80は状態遷移カウンタ82及び状態維持カウンタ83を備える。
前段のパターンマッチャー70からの出力信号p0−p9がそれぞれ状態カウンタ80に供給されると、状態維持カウンタはマッチするパターンが何回継続されて検知されるかをカウントし、状態遷移カウンタは各シフト毎にマッチするパターンの遷移をカウントする。
これらカウント結果m、nを計算回路Sに供給する。
計算回路81は、各シフト毎にスペシャルキャラクタにマッチした時間的長さを計算し、最もマッチする時間が長いと判定されたシフトナンバーを選択する。
【0018】
以上の通り、同期検出・データ整列回路7においてこの中から前記ブランキング期間の特定のパターンであるスペシャルキャラクタを探し一致するパターンを検出し、シフトナンバーを決定する。このようにして、各エッジ毎に、シフトナンバーが選択され、スキューが補正された映像データをサンプリングすることができる。
次に遷移検出回路8において、こうして得られたマッチするパターンが何回継続されて検知されるか、または遷移されるかが計算される。
【0019】
最適のエッジを選択するプロセスは、エッジ比較・選択回路9、データ選択回路10を用いて実現される。
図8は3つのエッジから最適のエッジを選択する処理を示したフローである。始めにステップS90でパターンマッチャーの結果が供給され、スキュー補正後の各データエッジがスペシャルキャラクタ(SPC)に適合しているかのチェックを行う。
次にステップS91で、パターンマッチャーが供給されて、各データエッジのシフトナンバーについてフラッグの立つビットが変化するか、維持されるかのチェックを行う。
続いてステップS92において、各エッジ毎に設けられた15ビットのシフトレジスタに、比較対象となるエッジの状態と比較して良否を検討し、良ければシフトレジスタに1を、悪ければシフトレジスタに0を入力する。
ステップS93において、前記3つのシフトレジスタの中で1が多いシフトレジスタに対応するエッジを最適なエッジとする。
ステップS94において選択されたエッジのデータを出力する。
【0020】
一例をあげて説明すると、
ステップS90での結果として、
スキュー補正後データエッジ1がスペシャルキャラクタに適合しており、スキュー補正後データエッジ2がスペシャルキャラクタに適合しており、スキュー補正後データエッジ3がスペシャルキャラクタに適合していないとする。この場合、エッジ3は正しくデータをサンプリングしていない。
また、ステップS91での結果として、
エッジ1のシフトナンバーについてフラッグの立つビットが変化し、エッジ2のシフトナンバーについてフラッグの立つビットが維持され、エッジ3のシフトナンバーについてフラッグの立つビットが維持されたとする。この場合、エッジ1はスキュー、ジッターの影響を受けやすいといえる。
【0021】
次にステップS92において、
前記の結果にしたがって、各エッジの比較を行う。図9を用いてこの比較について説明する。
図9は前記3つのシフトレジスタ(101,102,103)の推移を示した図である。各上段のシフトレジスタは前段階のシフトレジスタの状態を、各下段のシフトレジスタは前記比較結果を受けて変化したシフトレジスタの状態を示す。
1 シフトレジスタ101について
シフトレジスタ101においては、エッジ1とエッジ2との比較を行う。前記ステップS91でのエッジ1のシフトナンバーでフラグの立つビットが変化しているから、エッジ1から見てエッジ2の方がよいと判断される。前記規則に従ってエッジ1から見てエッジ2の方がよいから、0をシフトレジスタに入れる。
2 シフトレジスタ102について
シフトレジスタ102においては、エッジ2とエッジ3との比較を行う。前記ステップS90で、エッジ3はスキュー補正後のデータがスペシャルキャラクタに合致しないから、エッジ2から見てエッジ3よりエッジ2の方がよいと判断される。前記規則に従って、エッジ2の方がエッジ3より良いから1をシフトレジスタに入れる。
【0022】
3 シフトレジスタ103について
シフトレジスタ103は、エッジ3とエッジ1との比較を行う。前記ステップS90でスキュー補正後のエッジ3はスペシャルキャラクタに合致しないから、エッジ3から見てエッジ1の方がよいと判断される。前記規則に従ってエッジ3から見てエッジ1のほうが良いから0をシフトレジスタに入れる。
【0023】
ステップS93において、前記3つのシフトレジスタのうち、シフトレジスタ101は0が多く、エッジ1とエッジ2を比較すると、エッジ2が良いと判断でき、シフトレジスタ102では1が多いので、エッジ2とエッジ3を比較すると、エッジ2が良いと判断される。また、シフトレジスタ103は0が多く、エッジ3とエッジ1を比較すると、エッジ1が良いと判断される。そこで、これら判断を総合するとエッジ2が最良のエッジと結論される。
ステップ94において、選択されたエッジ2にしたがってデータが再生される。
【0024】
【発明の効果】
特定のパターン信号であるスペシャルキャラクタを用いて、スキュー補正を行い、さらにオーバーサンプリングデータの中のエッジについて統計的処理を行い最も安定性の高いエッジを選択して、データをサンプリングするので、最も適正なデータを再生できる。
また、再生回路として、レジスタ、マッチング回路、カウンタ等単純な回路から構成できるので、コスト的にも設計の面からも極めて効果が高い。
【図面の簡単な説明】
【図1】本発明のシリアルデータ再生回路を適用したDVI用ICの回路ブロック図である。
【図2】本発明におけるシリアルデータのタイミングチャートである。
【図3】本発明の実施形態であるシリアルデータの再生回路である。
【図4】オーバーサンプリングの動作を説明する図である。
【図5】レジスタとシフトナンバーの関係を表す図である。
【図6】同期検出・データ整列回路の回路構成を示す図である。
【図7】遷移検出回路の回路ブロック図である。
【図8】最適なエッジを選択する処理のフロー図である。
【図9】最適なエッジを選択するために用いられるシフトレジスタの動作を示す図である。
【図10】DVIを用いたビデオカードと液晶コントローラとの接続を示すブロック図である。
【符号の説明】
1…シリアルデータの再生回路、2…TNDSデコーダ、4…オーバーサンプラー、5,6…レジスタ、7…同期検出・データ整列回路、8…遷移検出回路。
【発明が属する技術分野】
本発明は、多重チャネルの受信されたシリアル信号のサンプリングにおいてスキュー、ジッタ−を補正するシリアルデータの再生回路及び再生方法に関する。
【0002】
【従来の技術】
液晶モニターはパーソナルコンピュータのディスプレイ用として急速にCRTに代わって使用されている。現在の液晶モニターはインタフェースにVGAコネクタを使用しているが、VGAコネクタで接続されたシステムにおいては、機器内部の処理はデジタル信号で行い、伝送をアナログ信号で行うものである。ビデオ信号は高周波信号であるため、アナログ伝送系では信号が歪み、この歪んだ信号がそのまま液晶モニターに送られると、液晶の表示品質を低下させる。このため、最近デジタル伝送を行うDVI(Digital Visual Interface)が注目されている。
【0003】
図10はビデオカード110と液晶コントローラ120をDVIケーブル130で接続した図である。ビデオカード110はビデオコントローラ111、TMDS(Transition Minimized Differential Signaling)送信機(エンコーダ)112及びDVIコネクタ113からなり、液晶コントローラ120はDVIコネクタ121、TMDS受信機(デコーダ)122及びパネルインタフェース123から構成されている。TMDSはノイズの低減とDCバランスのための映像信号のデジタル伝送方式で、ビデオカード上の映像信号の出力回路とディスプレイ側の入力回路との間の映像信号の伝送方式(RGB3対のデータ信号と1対のシステムクロック信号を用いる)を規定するものである。DVIコネクタを使用すると図10の入力から液晶コントローラまでデジタル信号で伝送・処理される。
【0004】
DVIを介してディスプレイ装置に入力されるシリアルデータのストリームをサンプリングする時に、クロックスキューの問題が発生する。クロックスキューは、シリアルデータをサンプリングする時点を決めるのに用いられるクロック信号の位相がシリアル信号の位相とずれている場合に発生する。クロックスキューは例えば、クロック信号を伝送するケーブルがシリアルデータ信号を伝送するケーブルと、材質、ケーブル長さ、密度の点で異なる場合に起こりやすい。
クロックスキューの問題を解決する技術が例えば特許3112688号公報に開示されている。この技術は3倍オーバーサンプリングしたシリアルデータを多数決判定により同期とデータの判別を行うものであるが、前記特許発明に係るシリアルデータ回復装置はPLL,多重ビットブロックアセンブリ、チャネル間同期回路等を備えるものであり、複雑な回路構成をとっており、このため、簡単な構成の回路が望まれていた。また、ジッタ成分の影響を受ける不安定なデータを多数決判断の基礎として用いるため、0,1判定結果の確からしさに問題があるので前記技術ではクロック自身の変動であるジッターの問題は解決できなかった。
【0005】
【発明が解決しようとする課題】
DVIは3mから10mと長いケーブル長が想定されており、ケーブルが長くなると送信側の性能の影響を受けやすくなり、データは、ジッタ−やスキューを含むものになる。
このようなジッター及びスキューは画像信号を表示装置で表示させる時、画像の揺れ及び画面の揺れを引き起こし、見にくさの大きな原因となる。
本発明はこのような課題を解決するためのものであって、その第1の目的は、ジッタ−及びスキューを解消させ、補正することである。また、第2の目的はジッター・スキュー補正を簡単な回路構成で実現することである。
【0006】
【課題を解決するための手段】
請求項1の発明は、1システムクロック期間に複数のシリアルデータが伝送される伝送系からデータを受信する手段と、受信した2システムクロック分のシリアル2進データを記憶する手段と、伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較する手段と、伝送に用いられる特定パターン信号と一致する前記データ列を決定する手段を備え、前記決定手段を用いて決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングすることを特徴とするシリアルデータ再生回路である。
請求項2の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信する手段と、受信したシリアル2進データ信号をオーバーサンプリングする手段と、該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出す手段と、2システムクロック分の前記抜き出された一連の2進データを記憶する手段と、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較する手段と特定パターンと一致するデータ列を決定する手段と、該決定手段により決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算する手段とを備え、前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択することを特徴とするシリアルデータ再生回路である。請求項3の発明は、前記オーバーサンプリング手段がn(nは整数)倍オーバーサンプリング手段であり、該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割する手段と、前記分割手段により分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択する手段と、該選択手段により選択された群のデータを選択することを特徴とする請求項2記載のシリアルデータの再生回路である。
請求項4の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信した2システムクロック分のシリアル2進データを記憶するステップと、伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較するステップと、特定パターン信号と一致する前記データ列を決定するステップと、前記決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングするステップを有することを特徴とするシリアルデータ再生方法である。
請求項5の発明は、1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、受信したシリアル2進データ信号をオーバーサンプリングするステップと、該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出すステップと、2システムクロック分の前記抜き出された一連の2進データを記憶するステップと、伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較するステップと特定パターンと一致するデータ列を決定するステップと、前記決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算するステップと、前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択するステップを有することを特徴とするシリアルデータ再生方法である。
請求項6の発明は、前記オーバーサンプリングステップがn倍オーバーサンプリングであり、該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割するステップと、前記分割ステップにより分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択するステップと、該選択ステップにより選択された群のデータを選択するステップを有することを特徴とする請求項5記載のシリアルデータの再生方法である。
【0007】
【発明の実施の形態】
本発明の実施の形態であるシリアルデータの再生回路を適用したDVI用ICの概要を示す図1を参照して説明する。
図1は、DVIによりRGBからなるデータ及びシステムクロックが転送される受信側の処理ブロックを示す。図において、DVIからRGB信号とシステムクロック信号が供給されると、各々の信号は一旦ラッチに保持される。シリアルデータの再生回路1はラッチ回路から供給されたシリアル信号についてジッタ−及びスキューを補正し同期を取り、次段のTMDSデコーダ回路2に供給する。TMDSデコーダ回路2はTMDSエンコードされた信号をデコードし、水平、垂直同期信号と共にRGB信号をパネルインターフェース3に供給する。パネルインターフェース3はTMDSデコーダ2から供給された信号をディスプレーパネル用の信号に変更するためのインターフェースである。
【0008】
本発明は前記再生回路1に関する発明で、ジッタ−、スキューを補正するために、データ信号中のブランキング期間中に使用される特定のスペシャルキャラクタを利用し、統計的に処理し、処理の結果得られた安定したデータ列を選択してデータの回復を行うものである。
【0009】
そこでスペシャルキャラクタについて説明する。
図2はシリアル信号のタイミングチャートを示す。DVIの規格によれば、システムを駆動するのに使用する最小のクロックである1システムクロックに10ビットのシリアル信号が転送される。映像表示期間中はRGBデータが伝送され、ブランキング期間中には、次の4つのブランキングを表わす信号として10ビットからなるスペシャルキャラクタが伝送される。
即ち、1101010100
0010101011
0101010100
1010101011
本発明はこのスペシャルキャラクタを利用して映像信号再生時のスキュー補正、ジッタ−補正を行うものである。
【0010】
図3は、本発明の実施の形態であるシリアルデータの再生回路の概略構成を示す。シリアルデータ再生回路1は、色信号のRGB毎に設けられており、各シリアルデータ再生システムは3倍のオーバーサンプラー4により3つのデータ群(エッジ1、エッジ2、エッジ3)を生成し、レジスタ5(以下数字nを以ってn、n’及びn’’を代表させる)に供給する。システムクロック信号に従って該データはそれぞれ第2のレジスタ6に記憶され、新しく供給される10ビットのデータと共にデータは20ビットデータに拡張され、次段の同期検出・データ整列回路7に供給される。
【0011】
同期検出・データ整列回路7は、供給された20ビットデータとスペシャルキャラクタとのマッチングを行い、前記20ビットデータの内、スペシャルキャラクタとマッチングした10ビットデータをデータ選択回路へ、最適なシフトナンバーを遷移検出回路へそれぞれ出力する。遷移検出回路8はマッチするパターンの遷移回数と持続数を計算する。またエッジ比較・選択回路9はエッジ毎に統計処理を行い、最も安定したエッジを選択し出力する。データ選択回路10は前記エッジ選択出力に基づいて最適の10ビットデータを出力する。
【0012】
図4はオーバーサンプラ4による3倍オーバーサンプリングの動作を示す図である。図4において、1システムクロック当たり受信シリアルデータは10ビットシリアルデータからなり、ビット3からビット4までの10ビットが、3倍オーバーサンプリングによってサンプリングされて、即ちクロック31から33、21から23、11から13、01から03、91から93、・・・41から43のオーバーサンプリングクロックに従ってサンプリングされて、30個の2進値S31、S32、S33、S21,S22,S23、S11、S12、S13、S01,S02,S03、S91,S92,S93、・・・S41、S42、S43のデータが生成される。
【0013】
これらデータを、エッジ1群、エッジ2群、エッジ3群と3つのグループに分ける。
エッジ1群は3倍オーバーサンプリングの最初のサンプリングパルスでサンプリングされたS31、S21、S11、S01,S91、・・・S41のデータ群であり、エッジ2群は3倍オーバーサンプリングの第2番目のサンプリングパルスでサンプリングされたS32、S22、S12、S92・・・S42のデータ群であり、エッジ3群は3倍オーバーサンプリングの第3番目のサンプリングパルスでサンプリングされたS33、S23、S13、S93・・・S43のデータ群である。
【0014】
図5はレジスタ5及び6からなる20ビットのレジスタと20ビットのデータの内の連続した10ビットのデータ列であるシフトナンバーとの関係を示す図である。
これらエッジ群は、それぞれ図5に示されるD0〜D9からなるレジスタ5,D10〜D19からなるレジスタ6に取込まれ、20ビットに拡張され、さらに10ビットごとのデータ列に整列される。
即ち、D0〜D9までのデータ列(これをシフト0という)、D1〜D10までのデータ列(これをシフト1という)、D2〜D11までのデータ列(これをシフト2という)、D3〜D12までのデータ列(これをシフト3という)、・・・D10〜D19までのデータ(これをシフト9という)のデータ列が形成される。
【0015】
図6は同期検出・データ整列回路構成を示す。図中、同期検出・データ整列回路7は9個のパターンマッチャー70を備えており、前記供給されたシフト0〜9のデータ列はそれぞれパターンマッチャー70に供給される。
パターンマッチャー70は前記4つのスペシャルキャラクタを記憶しており、ブランキング期間に供給されるシフト0〜9のデータ列とスペシャルキャラクタを比較し、一致すればそのシフトナンバーにフラグを立てると共に信号1を生成する。不一致の時は信号0を生成し、各パターンマッチャーから出力p0〜p9を出力する。
ブランキング期間中にスペシャルキャラクタを受信し、正しく受信される時はスペシャルキャラクタと一致するパターンが存在する。
この時のスペシャルキャラクタとデータ列の一致位置、つまりスペシャルキャラクタと一致するシフトナンバーが決定される。このシフトナンバーに基づいて映像データを取込めば、スキューが補正された映像データとなる。
例えば、第5番目のパターンがスペシャルキャラクタの1つとマッチすると、シフト5にフラグを上げ、以降の映像表示期間に表示用データとしてシフト5のデータを取込む。
【0016】
以上のようにして映像データはスキュー補正される。なお、スペシャルキャラクタと一致するパターンが無い時はそれまでのフラグの状態を維持する。前記出力信号は、次段の遷移検出回路8に供給される。
【0017】
図7は遷移検出回路8の回路ブロックである。図中、遷移検出回路8は、状態カウンタ80及び計算回路81から構成され、状態カウンタ80は状態遷移カウンタ82及び状態維持カウンタ83を備える。
前段のパターンマッチャー70からの出力信号p0−p9がそれぞれ状態カウンタ80に供給されると、状態維持カウンタはマッチするパターンが何回継続されて検知されるかをカウントし、状態遷移カウンタは各シフト毎にマッチするパターンの遷移をカウントする。
これらカウント結果m、nを計算回路Sに供給する。
計算回路81は、各シフト毎にスペシャルキャラクタにマッチした時間的長さを計算し、最もマッチする時間が長いと判定されたシフトナンバーを選択する。
【0018】
以上の通り、同期検出・データ整列回路7においてこの中から前記ブランキング期間の特定のパターンであるスペシャルキャラクタを探し一致するパターンを検出し、シフトナンバーを決定する。このようにして、各エッジ毎に、シフトナンバーが選択され、スキューが補正された映像データをサンプリングすることができる。
次に遷移検出回路8において、こうして得られたマッチするパターンが何回継続されて検知されるか、または遷移されるかが計算される。
【0019】
最適のエッジを選択するプロセスは、エッジ比較・選択回路9、データ選択回路10を用いて実現される。
図8は3つのエッジから最適のエッジを選択する処理を示したフローである。始めにステップS90でパターンマッチャーの結果が供給され、スキュー補正後の各データエッジがスペシャルキャラクタ(SPC)に適合しているかのチェックを行う。
次にステップS91で、パターンマッチャーが供給されて、各データエッジのシフトナンバーについてフラッグの立つビットが変化するか、維持されるかのチェックを行う。
続いてステップS92において、各エッジ毎に設けられた15ビットのシフトレジスタに、比較対象となるエッジの状態と比較して良否を検討し、良ければシフトレジスタに1を、悪ければシフトレジスタに0を入力する。
ステップS93において、前記3つのシフトレジスタの中で1が多いシフトレジスタに対応するエッジを最適なエッジとする。
ステップS94において選択されたエッジのデータを出力する。
【0020】
一例をあげて説明すると、
ステップS90での結果として、
スキュー補正後データエッジ1がスペシャルキャラクタに適合しており、スキュー補正後データエッジ2がスペシャルキャラクタに適合しており、スキュー補正後データエッジ3がスペシャルキャラクタに適合していないとする。この場合、エッジ3は正しくデータをサンプリングしていない。
また、ステップS91での結果として、
エッジ1のシフトナンバーについてフラッグの立つビットが変化し、エッジ2のシフトナンバーについてフラッグの立つビットが維持され、エッジ3のシフトナンバーについてフラッグの立つビットが維持されたとする。この場合、エッジ1はスキュー、ジッターの影響を受けやすいといえる。
【0021】
次にステップS92において、
前記の結果にしたがって、各エッジの比較を行う。図9を用いてこの比較について説明する。
図9は前記3つのシフトレジスタ(101,102,103)の推移を示した図である。各上段のシフトレジスタは前段階のシフトレジスタの状態を、各下段のシフトレジスタは前記比較結果を受けて変化したシフトレジスタの状態を示す。
1 シフトレジスタ101について
シフトレジスタ101においては、エッジ1とエッジ2との比較を行う。前記ステップS91でのエッジ1のシフトナンバーでフラグの立つビットが変化しているから、エッジ1から見てエッジ2の方がよいと判断される。前記規則に従ってエッジ1から見てエッジ2の方がよいから、0をシフトレジスタに入れる。
2 シフトレジスタ102について
シフトレジスタ102においては、エッジ2とエッジ3との比較を行う。前記ステップS90で、エッジ3はスキュー補正後のデータがスペシャルキャラクタに合致しないから、エッジ2から見てエッジ3よりエッジ2の方がよいと判断される。前記規則に従って、エッジ2の方がエッジ3より良いから1をシフトレジスタに入れる。
【0022】
3 シフトレジスタ103について
シフトレジスタ103は、エッジ3とエッジ1との比較を行う。前記ステップS90でスキュー補正後のエッジ3はスペシャルキャラクタに合致しないから、エッジ3から見てエッジ1の方がよいと判断される。前記規則に従ってエッジ3から見てエッジ1のほうが良いから0をシフトレジスタに入れる。
【0023】
ステップS93において、前記3つのシフトレジスタのうち、シフトレジスタ101は0が多く、エッジ1とエッジ2を比較すると、エッジ2が良いと判断でき、シフトレジスタ102では1が多いので、エッジ2とエッジ3を比較すると、エッジ2が良いと判断される。また、シフトレジスタ103は0が多く、エッジ3とエッジ1を比較すると、エッジ1が良いと判断される。そこで、これら判断を総合するとエッジ2が最良のエッジと結論される。
ステップ94において、選択されたエッジ2にしたがってデータが再生される。
【0024】
【発明の効果】
特定のパターン信号であるスペシャルキャラクタを用いて、スキュー補正を行い、さらにオーバーサンプリングデータの中のエッジについて統計的処理を行い最も安定性の高いエッジを選択して、データをサンプリングするので、最も適正なデータを再生できる。
また、再生回路として、レジスタ、マッチング回路、カウンタ等単純な回路から構成できるので、コスト的にも設計の面からも極めて効果が高い。
【図面の簡単な説明】
【図1】本発明のシリアルデータ再生回路を適用したDVI用ICの回路ブロック図である。
【図2】本発明におけるシリアルデータのタイミングチャートである。
【図3】本発明の実施形態であるシリアルデータの再生回路である。
【図4】オーバーサンプリングの動作を説明する図である。
【図5】レジスタとシフトナンバーの関係を表す図である。
【図6】同期検出・データ整列回路の回路構成を示す図である。
【図7】遷移検出回路の回路ブロック図である。
【図8】最適なエッジを選択する処理のフロー図である。
【図9】最適なエッジを選択するために用いられるシフトレジスタの動作を示す図である。
【図10】DVIを用いたビデオカードと液晶コントローラとの接続を示すブロック図である。
【符号の説明】
1…シリアルデータの再生回路、2…TNDSデコーダ、4…オーバーサンプラー、5,6…レジスタ、7…同期検出・データ整列回路、8…遷移検出回路。
Claims (6)
- 1システムクロック期間に複数のシリアルデータが伝送される伝送系からデータを受信する手段と、
受信した2システムクロック分のシリアル2進データを記憶する手段と、
伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較する手段と、
伝送に用いられる特定パターン信号と一致する前記データ列を決定する手段を備え、
前記決定手段を用いて決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングすることを特徴とするシリアルデータ再生回路。 - 1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信する手段と、
受信したシリアル2進データ信号をオーバーサンプリングする手段と、
該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出す手段と、
2システムクロック分の前記抜き出された一連の2進データを記憶する手段と、
伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較する手段と
特定パターンと一致するデータ列を決定する手段と、
該決定手段により決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算する手段とを備え、
前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択することを特徴とするシリアルデータ再生回路。 - 前記オーバーサンプリング手段がn(nは整数)倍オーバーサンプリング手段であり、
該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割する手段と、
前記分割手段により分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択する手段と、
該選択手段により選択された群のデータを選択することを特徴とする請求項2記載のシリアルデータの再生回路。 - 1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、
受信した2システムクロック分のシリアル2進データを記憶するステップと、
伝送に用いられる特定パターン信号と前記記憶された2システムクロック分のシリアル2進データの連続した一部をなすデータ列とを比較するステップと、
特定パターン信号と一致する前記データ列を決定するステップと、
前記決定された前記データ列の2システムクロック分のシリアル2進データにおける位置情報に基づいてデータをサンプリングするステップを有することを特徴とするシリアルデータ再生方法。 - 1システムクロック期間にシリアルデータが伝送される伝送系からデータを受信するステップと、
受信したシリアル2進データ信号をオーバーサンプリングするステップと、
該一連のオーバーサンプリングされた2進データから複数の一連の2進データ信号を抜き出すステップと、
2システムクロック分の前記抜き出された一連の2進データを記憶するステップと、
伝送に用いられるスペシャルキャラクタ信号と前記記憶された2システムクロック分の前記抜き出された一連の2進データの連続した一部をなすデータ列とを比較するステップと
特定パターンと一致するデータ列を決定するステップと、
前記決定された前記データ列の前記2システムクロック分のシリアル2進データにおける位置情報の持続・遷移を計算するステップと、
前記計算の結果に基づいて、前記複数の一連のサンプリングされた2進データ信号のなかから最も安定した一連のサンプリングされた2進データ信号列を選択するステップを有することを特徴とするシリアルデータ再生方法。 - 前記オーバーサンプリングステップがn倍オーバーサンプリングであり、
該オーバーサンプリングされた2進データをオーバーサンプリングのタイミングに従いn群のデータに分割するステップと、
前記分割ステップにより分割されたn群毎に最もスペシャルキャラクタとの一致が持続されるデータ列を有する群を選択するステップと、
該選択ステップにより選択された群のデータを選択するステップを有することを特徴とする請求項5記載のシリアルデータの再生方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002246224A JP2004088386A (ja) | 2002-08-27 | 2002-08-27 | シリアルデータの再生回路及び再生方法 |
TW092120941A TWI232052B (en) | 2002-08-27 | 2003-07-31 | Regenerator circuit of serial data and method of regenerating same |
KR1020030057461A KR100587508B1 (ko) | 2002-08-27 | 2003-08-20 | 시리얼 데이터의 재생회로 및 재생방법 |
CNB031553494A CN1323506C (zh) | 2002-08-27 | 2003-08-27 | 串行数据的再生电路及再生方法 |
US10/648,484 US7190739B2 (en) | 2002-08-27 | 2003-08-27 | Regenerator circuit of serial data and method of regenerating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002246224A JP2004088386A (ja) | 2002-08-27 | 2002-08-27 | シリアルデータの再生回路及び再生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004088386A true JP2004088386A (ja) | 2004-03-18 |
Family
ID=31972410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002246224A Withdrawn JP2004088386A (ja) | 2002-08-27 | 2002-08-27 | シリアルデータの再生回路及び再生方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7190739B2 (ja) |
JP (1) | JP2004088386A (ja) |
KR (1) | KR100587508B1 (ja) |
CN (1) | CN1323506C (ja) |
TW (1) | TWI232052B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1764945A1 (en) | 2005-09-16 | 2007-03-21 | Fujitsu Ltd. | Data reproduction circuit |
JP2007089092A (ja) * | 2005-09-26 | 2007-04-05 | Rohm Co Ltd | データ再生回路、およびそれを搭載した電子機器 |
JP2008118683A (ja) * | 2006-11-03 | 2008-05-22 | Silicon Image Inc | ユニットインターバルに含めるオーバーサンプルデータの決定方法 |
JP2012054924A (ja) * | 2010-08-24 | 2012-03-15 | Thales | 「lvds」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492849B2 (en) | 2005-05-10 | 2009-02-17 | Ftd Solutions Pte., Ltd. | Single-VCO CDR for TMDS data at gigabit rate |
US7860202B2 (en) * | 2006-04-13 | 2010-12-28 | Etron Technology, Inc. | Method and circuit for transferring data stream across multiple clock domains |
US7676011B2 (en) * | 2006-04-25 | 2010-03-09 | United Microelectronics Corp. | Data recovery apparatus and method for reproducing recovery data |
CN101369883B (zh) * | 2007-08-17 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 数据恢复电路和方法 |
TWI406504B (zh) * | 2010-12-30 | 2013-08-21 | Sunplus Technology Co Ltd | 利用過取樣的資料回復裝置及其方法 |
CN104144344B (zh) * | 2013-05-10 | 2017-05-10 | 成都振芯科技股份有限公司 | 一种数字视频接口解码电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634493A (ja) * | 1986-06-24 | 1988-01-09 | Mitsubishi Electric Corp | デユアルポ−トメモリ |
EP0367830A4 (en) * | 1988-02-29 | 1993-04-07 | Kabushiki Kaisha Komatsu Seisakusho | Series control unit and method of control |
JP3158286B2 (ja) * | 1991-04-30 | 2001-04-23 | ソニー株式会社 | マルチポートメモリ |
US6374361B1 (en) * | 1998-04-23 | 2002-04-16 | Silicon Image, Inc. | Skew-insensitive low voltage differential receiver |
JP2001339445A (ja) * | 2000-05-30 | 2001-12-07 | Sony Corp | データ復元装置およびデータ復元方法 |
US6931127B2 (en) * | 2000-05-31 | 2005-08-16 | Hynix Semiconductor Inc. | Encryption device using data encryption standard algorithm |
KR100346837B1 (ko) * | 2000-09-02 | 2002-08-03 | 삼성전자 주식회사 | 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법 |
-
2002
- 2002-08-27 JP JP2002246224A patent/JP2004088386A/ja not_active Withdrawn
-
2003
- 2003-07-31 TW TW092120941A patent/TWI232052B/zh not_active IP Right Cessation
- 2003-08-20 KR KR1020030057461A patent/KR100587508B1/ko not_active IP Right Cessation
- 2003-08-27 US US10/648,484 patent/US7190739B2/en not_active Expired - Fee Related
- 2003-08-27 CN CNB031553494A patent/CN1323506C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1764945A1 (en) | 2005-09-16 | 2007-03-21 | Fujitsu Ltd. | Data reproduction circuit |
US7940873B2 (en) | 2005-09-16 | 2011-05-10 | Fujitsu Limited | Data reproduction circuit |
US8559578B2 (en) | 2005-09-16 | 2013-10-15 | Fujitsu Limited | Data reproduction circuit |
JP2007089092A (ja) * | 2005-09-26 | 2007-04-05 | Rohm Co Ltd | データ再生回路、およびそれを搭載した電子機器 |
JP2008118683A (ja) * | 2006-11-03 | 2008-05-22 | Silicon Image Inc | ユニットインターバルに含めるオーバーサンプルデータの決定方法 |
JP2012054924A (ja) * | 2010-08-24 | 2012-03-15 | Thales | 「lvds」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム |
Also Published As
Publication number | Publication date |
---|---|
TWI232052B (en) | 2005-05-01 |
US7190739B2 (en) | 2007-03-13 |
CN1489328A (zh) | 2004-04-14 |
US20040042577A1 (en) | 2004-03-04 |
TW200406111A (en) | 2004-04-16 |
CN1323506C (zh) | 2007-06-27 |
KR20040018930A (ko) | 2004-03-04 |
KR100587508B1 (ko) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6587525B2 (en) | System and method for high-speed, synchronized data communication | |
US7230650B2 (en) | Data transmission method, data receiving method, video data transmission apparatus and video data receiving apparatus | |
KR100875340B1 (ko) | 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템 | |
US7310397B2 (en) | Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions | |
JP3671920B2 (ja) | スキュー調整回路及びスキュー調整方法 | |
US9924129B2 (en) | Digital video transmission | |
US20030149987A1 (en) | Synchronization of data links in a multiple link receiver | |
US7190738B2 (en) | Data assisted serial link decoder using oversampling | |
KR20090105334A (ko) | 디스플레이 | |
KR20090105333A (ko) | 데이터 수신 장치 | |
KR20120019395A (ko) | “lvds” 타입의 링크들에 대하여 비디오 디지털 신호들을 송신 및 수신하기 위한 시스템 | |
JP2004088386A (ja) | シリアルデータの再生回路及び再生方法 | |
KR100330029B1 (ko) | 표준신호 처리장치 | |
US7557863B2 (en) | Digital display jitter correction apparatus and method | |
CN109618074B (zh) | 一种对不标准输入vesa时序的健壮性设计方法 | |
US7359458B2 (en) | Structures and methods for capturing data from data bit streams | |
US7991096B1 (en) | Data sampling method and apparatus using through-transition counts to reject worst sampling position | |
CN109076259B (zh) | 视频信号发送装置、视频信号接收装置以及视频信号传输系统 | |
US7230460B1 (en) | Digital visual interface | |
KR20040059521A (ko) | 다양한 영상소스와 스케일링 처리 고화질 전광판 | |
JP2001083927A (ja) | ディスプレイ装置及びその駆動方法 | |
KR100707258B1 (ko) | 디스플레이장치 | |
US6856358B1 (en) | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing | |
JP4920225B2 (ja) | データ再生回路、およびそれを搭載した電子機器 | |
KR200309953Y1 (ko) | 다양한 영상소스와 스케일링 처리 고화질 전광판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070416 |