CN104144344B - 一种数字视频接口解码电路及方法 - Google Patents

Abstract

本发明公开了一种数字视频接口解码电路及方法，解码电路包括：过采样数据恢复单元接收过采样数据并将过采样数据恢复成并行的恢复数据；帧同步单元接收恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；通道同步单元接收帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；视频信号解码单元接收三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；视频控制信号滤波单元接收视频控制信号，并滤除其毛刺信号。本发明利用数字方式对TMDS过采样数据进行解码，能够大幅降低视频像素数据的误码率并提高视频控制信号的稳定性。

Description

一种数字视频接口解码电路及方法

技术领域

本发明涉及一种数据解码技术，特别是涉及一种数字视频接口解码电路及方法。

背景技术

基于最小化差分信号(Transition Minimized Differential Signaling，简称TMDS)编码的数字视频传输标准DVI(数字视频接口)或者HDMI(高清晰度多媒体接口)均具有用于传送频率信号的频率通道(channel C)以及三个分别用于传送红色(R)、绿色(G)、蓝色(B)的串行数据的颜色通道(channel[0:2])，每个颜色通道利用TMDS编码将8位原始的数字视频信号转化为10位具有最小化传输差分的串行信号序列，时钟通道和行场消隐区间发送特殊的10位数据，可工作的时钟频率为25～165MHz，而颜色通道的数据传输率为频率信号的十倍，也就是说，一个频率信号周期中每个颜色通道皆会有十位的串行数据在传输，而DVI或HDMI的接收端必须利用上述关系对每个颜色通道的十位串行数据进行恢复并能从恢复的数据中解码出原始的8位像素数据和提炼出像素数据使能信号(DE)、行同步信号(HSync)和场同步信号(VSync)。

传统的数字视频解码电路在过采样数据恢复过程中误码率过高，传统的相位跳转电路是基于四个相位循环跳转，这样会使过采样的某些数据丢失或者是某些数据重复选择；传统的数据检测电路只是基于当前输入的4位数据来决定错误、左移、右移信号和最终恢复的数据，这样带来的误码率很高；传统的数字视频解码电路中的帧同步单元是在每个时钟周期都进行一次帧同步，这样会导致帧同步后的数据不稳定以及提取出的视频像素使能信号DE毛刺信号过多；传统的数字视频解码电路没有引入通道同步单元和视频控制信号滤波单元，而这两个单元都是在实际的验证过程中必不可少的，通道同步单元解决的是在高速传输过程中每个通道之间存在数据偏斜的问题，而视频信号滤波单元解决的是提取出的视频控制信号具有毛刺的问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种利用数字方式对TMDS过采样数据进行解码，能够对每个颜色通道的十位串行数据进行恢复并能从恢复的数据中解码出原始的8位像素数据并提炼出像素数据使能信号、行同步信号和场同步信号的数字视频接口解码电路及方法，大幅降低视频像素数据的误码率并提高视频控制信号的稳定性。

本发明的目的是通过以下技术方案来实现的：一种数字视频接口解码电路，它包括：

过采样数据恢复单元，用于接收过采样数据并将过采样数据恢复成并行的恢复数据；

帧同步单元，用于接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

通道同步单元，用于接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；由于TMDS不同通道数据在传输过程中或过采样数据恢复过程中可能存在数据偏斜，因此需要进行通道同步；

视频信号解码单元，用于接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

视频控制信号滤波单元，用于接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号。

所述的过采样数据恢复单元为四倍过采样数据恢复单元，接收来自模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，并将40位数据恢复成并行的十位恢复数据。

进一步地，四倍过采样数据恢复单元包括：

数据重构单元，用于接收模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，合并连接二次接收到的40位信号，根据相位转换单元输出的相位信号产生新的一组40位信号；

数据分组单元，用于接收数据重构单元产生的新一组40位信号，并将该40位信号分成10组，每组4位信号；

数据检测单元，用于接收数据分组单元产生的10组4位信号，统计计算出错误信号、左移信号和右移信号的个数，并同时输出恢复出的数据；

相位判决单元，用于接收数据检测单元输出的错误、左移和右移个数信号产生相位左移和相位右移信号；

相位转换单元，用于接收相位判决单元输出的相位左移和相位右移信号，产生可供数据重构单元选择的相位信号。

进一步地，所述的数据检测单元包括两组各5个数据检测电路，每组5个数据检测电路处理接收的40位数据中的前后20位数据，其中的每个数据检测电路处理20位数据中的4位数据，进而产生错误信号、左移信号和右移信号。

进一步地，所述的相位转换单元在接收到右移信号且当前相位为编号最大的相位时，选择编号最大相位所在组的编号最小的相位；在接收到左移信号且当前相位为第零相位时，则选择第零相位所在组的编号最大的相位。

所述的帧同步单元接收两个时钟周期的十位恢复数据组成20位数据。

所述的视频信号解码单元利用TMDS解码规则将每通道每时钟的十位数据解码为原始的8位视频像素数据。

一种数字视频接口解码电路解码方法，它包括以下步骤：

S1：过采样数据恢复单元接收过采样数据并将过采样数据恢复成并行的恢复数据；

S2：帧同步单元接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

S3：通道同步单元接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

S4：视频信号解码单元接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

S5：视频控制信号滤波单元接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号。

进一步地，帧同步单元接收两个时钟周期的十位恢复数据组成20位数据，判断这20位数据中哪组连续的十位数据是数字视频接口编码器在一个完整的时钟周期内将每色度8位数据编码成的TMDS十位数据，并同时给出像素数据使能信号DE，像素数据使能信号DE为高时是有效视频区间，像素数据使能信号DE为低时是行场消隐区间。

进一步地，视频控制信号滤波单元滤除三个时钟周期以下的毛刺，三个时钟周期或三个时钟周期以上的脉冲可不必滤除。

本发明的有益效果是：

1)传统的数字视频解码电路在过采样数据恢复过程中误码率过高，本发明将传统过采样数据恢复电路中的相位跳转和数据检测电路进行了很大的改进：传统的相位跳转电路是基于四个相位循环跳转，这样会使过采样的某些数据丢失或者是某些数据重复选择，传统的数据检测电路只是基于当前输入的4位数据来决定错误、左移、右移信号和最终恢复的数据，这样带来的误码率很高，而本发明的数据检查电路不仅利用了当前输入的4位数据，而且还利用了该4位数据的前后两位数据以及相位判决单元输出的相位左移信号来决定错误、左移、右移信号和最终恢复的数据；

2)传统的数字视频解码电路中的帧同步单元是在每个时钟周期都进行一次帧同步，这样会导致帧同步后的数据不稳定以及提取出的视频像素使能信号DE毛刺信号过多，而本发明的帧同步单元是每连续四个周期才进行一次帧同步，这样以来帧同步后的数据稳定性高，而且DE的毛刺大大减少；

3)引入通道同步单元和视频控制信号滤波单元，通道同步单元解决了在高速传输过程中每个通道之间存在数据偏斜的问题，而视频信号滤波单元解决了提取出的视频控制信号具有毛刺的问题；

4)本发明在降低视频像素数据的误码率上以及提高视频控制信号的稳定性上都得到了极大的创新与改进。

附图说明

图1为本发明解码电路结构示意框图；

图2为本发明四倍过采样数据恢复单元结构示意框图；

图3为数据重构单元40位数据信号的重构示意图；

图4为连续三个时钟周期的错误信号、左移信号和右移信号统计示意图；

图5为相位转换单元的相位跳转图；

图6为帧同步单元帧同步方式示意图；

图7为通道同步单元通道同步方式示意图；

图8为通道同步单元中的延迟调节模块电路结构示意图；

图9为延迟调节模块中的相位差计数器时序关系示意图；

图10为视频控制信号滤波单元的信号时序示意图；

图11为本发明解码方法流程图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种数字视频接口解码电路，它包括四倍过采样数据恢复单元、帧同步单元、通道同步单元、视频信号解码单元和视频控制信号滤波单元。

四倍过采样数据恢复单元，用于接收来自模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，并将40位数据恢复成并行的十位恢复数据；

帧同步单元，用于接收四倍过采样数据恢复单元输出的两个时钟周期的十位恢复数据组成20位数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；也就是说，判断这20位数据中哪组连续的十位数据是数字视频接口编码器在一个完整的时钟周期内将每色度8位数据编码成的TMDS十位数据，并同时给出像素数据使能信号DE，像素数据使能信号DE为高时是有效视频区间，像素数据使能信号DE为低时是行场消隐区间；

通道同步单元，用于接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；由于TMDS不同通道数据在传输过程中或过采样数据恢复过程中可能存在数据偏斜，因此需要进行通道同步；

视频信号解码单元，用于接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的十位数据解码为原始的8位视频像素数据；

视频控制信号滤波单元，用于接收来自视频信号解码单元的视频控制信号(DE、HSync、VSync)，并滤除其毛刺信号，滤除三个时钟周期以下的毛刺，三个时钟周期或三个时钟周期以上的长脉冲可不必滤除。

如图2所示，四倍过采样数据恢复单元包括：

数据重构单元，用于接收模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，合并连接二次接收到的40位信号，根据相位转换单元输出的相位信号产生新的一组40位信号；

数据分组单元，用于接收数据重构单元产生的新一组40位信号，并将该40位信号分成10组(两个5组)，每组4位信号；

数据检测单元，用于接收数据分组单元产生的10组4位信号，统计计算出错误信号、左移信号和右移信号的个数，并同时输出恢复出的数据；数据检测单元包括两组各5个数据检测电路，每组5个数据检测电路处理接收的40位数据中的前后20位数据，其中的每个数据检测电路处理20位数据中的4位数据，进而产生错误信号、左移信号和右移信号。

相位判决单元，用于接收数据检测单元输出的错误、左移和右移个数信号产生相位左移和相位右移信号；

相位转换单元，用于接收相位判决单元输出的相位左移和相位右移信号，产生可供数据重构单元选择的相位信号；相位转换单元在接收到右移信号且当前相位为编号最大的相位时，选择编号最大相位所在组的编号最小的相位；在接收到左移信号且当前相位为第零相位时，则选择第零相位所在组的编号最大的相位。

当40位过采样数据DIN[39:0]输入给数据重构单元时，数据重构单元将前一时钟周期采样的40位过采样数据的最后8位数据DIN’[39:32]和本时钟周期的40位过采样数据组合成一个48位数据，并利用相位转换单元输出的相位信号从这48位数据中选择相应新的40位数据发送给数据分组单元。从48位数据中选择某40位数据的具体示意图如图3所示，当从相位转换单元接收到的相位选择信号为零相位Phase0时，输出的新40位数据为{DIN[38:0]，DIN’[39]}；当相位选择信号为1相位Phase1时，输出的新40位数据为{DIN[37:0]，DIN’[39:38]}；当相位选择信号为2相位Phase2时，输出的新40位数据为{DIN[36:0]，DIN’[39:37]}；当相位选择信号为3相位Phase3时，输出的新40位数据为{DIN[35:0]，DIN’[39:36]}；当相位选择信号为4相位Phase4时，输出的新40位数据为{DIN[34:0]，DIN’[39:35]}；当相位选择信号为5相位Phase5时，输出的新40位数据为{DIN[33:0]，DIN’[39:34]}；当相位选择信号为6相位Phase6时，输出的新40位数据为{DIN[32:0]，DIN’[39:33]}；当相位选择信号为7相位Phase7时，输出的新40位数据为{DIN[31:0]，DIN’[39:32]}。并将输出的新40位数据D[39:0]送给数据分组单元。

数据分组单元接收数据重构单元输出的40位数据D[39:0]，并依次按顺序将其分成两个5组共10组信号，每组四位数据，分成的10组信号依次为D[39:36]、D[35:32]、D[31:28]、D[27:24]、D[23:20]、D[19:16]、D[15:12]、D[11:8]、D[7:4]、D[3:0]。该十组信号输出给数据检测单元。

数据检测单元包括十个数据检测电路，分别接收数据分组单元输出的十组信号(前5组和后5组)，每组信号四位数据。每个数据检测电路根据输入的四位数据判断出错误信号、左移信号和右移信号的值，并同时输出最终恢复出的一位数据。其具体实施方式如表1所示，其中，X为错误信号、L为左移信号、R为右移信号、B为最终恢复出的一位数据信号。

表1

从表1中可以看出，当输入的四位数据为[0000]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位恢复数据为0；当输入的四位数据为[1111]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[0110]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[1001]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[0001]时，输出错误信号X的值为0、左移信号L的值为1、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[1110]时，输出错误信号X的值为0、左移信号L的值为1、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[0111]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为1，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[1000]时，输出错误信号X的值为0、左移信号L的值为0、右移信号R的值为1，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[0010]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[0100]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[1011]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[1101]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[0101]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值0；当输入的四位数据为[1010]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，并同时判断出此四位过采样数据代表的是一位数据值1；当输入的四位数据为[0011]时，输出错误信号X的值为1、左移信号L的值为0、右移信号R的值为0，而最终判决出的这位恢复数据B要根据前一组四位信号的最后一个数D_pre和后一个组四位信号的第一个数D_next以及由相位判决单元返回的左移信号来决定，当D_pre和D_next分别为[00]或[11]时，恢复出的B值分别为1或0，否则当左移信号sel_left为1时，B值为0，sel_left为0时，恢复出的B值为1；当输入的四位数据为[1100]时，输出错误信号X的值为1、左移信号L的值为0和右移信号R的值为0，而最终判决出的这位恢复数据B要根据前一组四位信号的最后一个数D_pre和后一个组四位信号的第一个数D_next以及由相位判决单元返回的左移信号来决定，当D_pre和D_next分别为[00]或[11]时，恢复出的B值分别为1或0，否则当左移信号sel_left为1时，B值为1，sel_left为0时，恢复出的B值为0。

相位判决单元分两种情况，如图4所示，一种情况是接收所述连续三个时钟周期的6个5组数据检测电路输出的错误信号、左移信号和右移信号，并将这每个5组的错误信号、左移信号和右移信号分别相加，得到这连续的6个错误信号个数、左移信号个数和右移信号个数，若这连续的6个错误信号个数每个都大于或等于3，或者这连续的6个左移信号个数每个都大于或得于2，则输出相位左移信号left的值为1，相位右移信号right的值为0；若这连续的6个右移信号个数每个都大于或等于2，则输出相位右移信号right的值为1，相位左移信号left的值为0。第二种情况是接收所述数据检测单元连续四个时钟周期输出的错误信号、左移信号和右移信号，将第一个时钟周期的后一个5组、第二个时钟周期的前后5组、第三个时钟周期的前后5组和第四个时钟周期的前一个5组组成第二种情况的6个5组单元，并将这每个5组的错误信号、左移信号和右移信号分别相加，得到这连续的6个错误信号个数、左移信号个数和右移信号个数，若这连续的6个错误信号个数每个都大于或等于3，或者这连续的6个左移信号个数每个都大于或得于2，则输出相位左移信号left的值为1，相位右移信号right的值为0；若这连续的6个右移信号个数每个都大于或等于2，则输出相位右移信号right的值为1，相位左移信号left的值为0。

相位转换单元接收相位判决单元输出的相位右移信号和相位左移信号的值，并通过状态跳转决定下一时钟周期数据相位的选择情况。相位转换示意图如图5所示，举例来说：假设相位转换单元当前处在第零相位(Phase0)，如果相位判决单元输出的右移信号Right的值为1，则相位将跳转到第一相位(Phase1)，如果相位判决单元输出的左移信号Left的值为1，则相位将跳转到第三相位(Phase3)；当相位处在第一相位时，如果相位判决单元连续输出的右移信号值都为1时，则相位将依次从第一相位依次跳转到第七相位(Phase7)，并在第4相位(Phase4)、第五相位(Phase5)、第六相位(Phase6)和第七相位循环跳转；当相位处在第七相位时，如果相位判决单元连续输出的左移信号值都为1时，则相位将从第七相位依次跳转到第零相位，并在第三相位、第二相位(Phase2)、第一相位和第零相位循环跳转。如果相位判决单元输出的左移信号Left的值和右移信号Right的值均为0时，相位将保持当前相位不变。相位转换单元在当前时钟周期将下一时钟周期跳转的相位发送给数据重构单元，数据重构单元利用所述的相位值重组40位过采样数据，具体重组过程如上述描述。

如图6所示，帧同步单元接收两个时钟周期的20位并行数据，即由四倍过采样数据恢复单元每个时钟周期恢复出的10位并行数据，前一个时钟周期寄存的10位并行数据定义为DIN_R[9:0]，当前接收到的10位并行数据定义为DIN[9:0]，组成的这20位并行数据定义为帧同步数据frame_D[19:0]＝{DIN[9:0]，DIN_R[9:0]}，并由此产生10组连续相位的10位数据，即{DIN[8:0]，DIN_R[9]}、{DIN[7:0]，DIN_R[9:8]}、{DIN[6:0]，DIN_R[9:7]}、{DIN[5:0]，DIN_R[9:6]}、{DIN[4:0]，DIN_R[9:5]}、{DIN[3:0]，DIN_R[9:4]}、{DIN[2:0]，DIN_R[9:3]}、{DIN[1:0]，DIN_R[9:2]}、{DIN[0]，DIN_R[9:1]}、DIN_R[9:0]。帧检测逻辑电路是将此10组10位数据与TMDS视频消隐区间的特殊编码码元做相关逻辑处理，一旦检测到某一组10位数据是这样的特殊编码码元时，并且在连续的四个时钟周期内都检测到上述同样情况，就选择该10位数据为帧同步起点数据，并在随后的每个时钟周期内都选择对应相位的10位数据作为帧同步后的10位数据，同时输出视频像素数据使能信号DE，当该10位数据为视频行场消隐区特殊编码码元时，输出DE为低，否则输出DE为高，DE为高表示处于传输的是视频像素数据。

如图7所示，通道同步单元接收三个色度通道的十位帧同步数据，将三通道的数据用时钟同步后输出。其中，与门逻辑单元接收由帧同步输出三个通道的视频像素使能信号分别为DE_chn0(通道0的DE信号)、DE_chn1(通道1的DE信号)和DE_chn2(通道2的DE信号)，将这三个使能信号做相与逻辑输出DE_all信号；延迟调节模块接收由帧同步输出三个通道的视频使能信号、帧同步后的10位并行数据和与逻辑电路输出的DE_all信号，每个延迟调节模块的电路结构如图8所示：其接收帧同步后的10位并行数据和视频像素使能信号以及所述的DE_all信号，并将10位并行数据和视频像素使能信号DE分别寄存四拍，视频像素使能信号DE和所述的DE_all送给该电路中的相位差计数器，相位差计数器的计数时序关系如图9所示：假如视频像素使能信号的下降沿与DE_all下降沿对齐，则输出计数器cnt的值等于0；若视频像素使能信号的下降沿滞后DE_all的下降沿一个时钟周期，则输出计数器cnt的值等于1；同理视频像素使能信号下降沿滞后DE_all的下降沿两个时钟周期，则输出计数器cnt的值等于2；以此类推，本发明实施例允许计数器值计数达到3；将所述的计数器cnt的值发送给延迟调节模块中的数据选择电路，当计数器cnt的值为0时，输出第四个寄存器的10位并行数据和第四个寄存器的视频像素使能信号DE，即作为通道同步后的数据输出E_chn[9:0]和DE_syn；当计数器cnt的值为1时，通道同步后的输出数据为第三个寄存器的10位并行数据和第三个寄存器的视频像素使能信号DE；当计数器cnt的值为2时，通道同步后的输出数据为第二个寄存器的10位并行数据和第二个寄存器的视频像素使能信号DE；当计数器cnt的值为3时，通道同步后的输出数据为第一个寄存器的10位并行数据和第一个寄存器的视频像素使能信号DE。通道同步单元中的三个延迟调节模块的功能和电路完全一样，最终可将三个通道的10位并行像素数据和视频像素使能信号同步输出。

视频信号解码单元接收来自通道同步后的三通道10位并行像素数据和视频像素使能信号，并利用TMDS的标准解码规则，将每通道每时钟周期的10位并行数据解码为编码前原始的8位视频像素数据，并提取出视频行同步信号(HSync)、视频场同步信号(VSync)以及得到最终的视频像素使能信号DE。

由于在TMDS串行数据传输的过程中，或者是在模拟前端过采样以及所述的四倍过采样数据恢复单元的过程中，很有可能对视频数据带来误码情况，而且这种误码情况有可能发生于使正常的10位视频像素编码数据改变成视频消隐区特殊编码码元，并在一个周期或连续的两个周期内极有可能发生，这样以来，会给视频控制信号带来不必要的短脉冲即毛刺信号。这种情况的最终体现在于当工作在高时钟频率下，显示的图像不稳定，而此误码情况不仅仅表现在图像存在噪点上。为了避免图像不稳定的严重情况，需对恢复出的视频控制信号(包括DE、HSsyn和VSync)做滤波处理。图10给出了视频控制信号滤波单元对视频像素使能信号DE经过滤波前后的时序关系，可见当DE存在三个周期以下的短脉冲时，经过该单元电路可将其滤除掉，而三个周期及以上的长脉冲不必滤除。视频行同步信号(HSsyn)和视频场同步信号(VSync)的滤波电路与视频像素使能信号DE的滤波电路相同。

如图11所示，一种数字视频接口解码电路解码方法，它包括以下步骤：

S1：过采样数据恢复单元接收过采样数据并将过采样数据恢复成并行的恢复数据；

S2：帧同步单元接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

S3：通道同步单元接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

S4：视频信号解码单元接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

S5：视频控制信号滤波单元接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号。

Claims (7)

1.一种数字视频接口解码电路，其特征在于：它包括：

过采样数据恢复单元，用于接收过采样数据并将过采样数据恢复成并行的恢复数据；

帧同步单元，用于接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

通道同步单元，用于接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

视频信号解码单元，用于接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

视频控制信号滤波单元，用于接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号；

所述的过采样数据恢复单元为四倍过采样数据恢复单元，接收来自模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，并将40位数据恢复成并行的十位恢复数据；

所述的四倍过采样数据恢复单元包括：

数据重构单元，用于接收模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，合并连接二次接收到的40位信号，根据相位转换单元输出的相位信号产生新的一组40位信号；

数据分组单元，用于接收数据重构单元产生的新一组40位信号，并将该40位信号分成10组，每组4位信号；

数据检测单元，用于接收数据分组单元产生的10组4位信号，统计计算出错误信号、左移信号和右移信号的个数，并同时输出恢复出的数据；

相位判决单元，用于接收数据检测单元输出的错误、左移和右移个数信号产生相位左移和相位右移信号；

相位转换单元，用于接收相位判决单元输出的相位左移和相位右移信号，产生可供数据重构单元选择的相位信号。

2.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的数据检测单元包括两组各5个数据检测电路，每组5个数据检测电路处理接收的40位数据中的前后20位数据，其中的每个数据检测电路处理20位数据中的4位数据，进而产生错误信号、左移信号和右移信号。

3.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的相位转换单元在接收到右移信号且当前相位为编号最大的相位时，选择编号最大相位所在组的编号最小的相位；在接收到左移信号且当前相位为第零相位时，则选择第零相位所在组的编号最大的相位。

4.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的帧同步单元接收两个时钟周期的十位恢复数据组成20位数据。

5.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的视频信号解码单元利用TMDS解码规则将每通道每时钟的十位数据解码为原始的8位视频像素数据。

6.一种数字视频接口解码电路解码方法，其特征在于：它包括以下步骤：

S1：过采样数据恢复单元接收过采样数据并将过采样数据恢复成并行的恢复数据；

S2：帧同步单元接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

S3：通道同步单元接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

S4：视频信号解码单元接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

S5：视频控制信号滤波单元接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号；所述的帧同步单元接收两个时钟周期的十位恢复数据组成20位数据，判断这20位数据中哪组连续的十位数据是数字视频接口编码器在一个完整的时钟周期内将每色度8位数据编码成的TMDS十位数据，并同时给出像素数据使能信号DE，像素数据使能信号DE为高时是有效视频区间，像素数据使能信号DE为低时是行场消隐区间。

7.根据权利要求6所述的一种数字视频接口解码电路解码方法，其特征在于：所述的视频控制信号滤波单元滤除三个时钟周期以下的毛刺。