TWI232052B - Regenerator circuit of serial data and method of regenerating same - Google Patents

Regenerator circuit of serial data and method of regenerating same Download PDF

Info

Publication number
TWI232052B
TWI232052B TW092120941A TW92120941A TWI232052B TW I232052 B TWI232052 B TW I232052B TW 092120941 A TW092120941 A TW 092120941A TW 92120941 A TW92120941 A TW 92120941A TW I232052 B TWI232052 B TW I232052B
Authority
TW
Taiwan
Prior art keywords
data
serial
series
system clock
binary
Prior art date
Application number
TW092120941A
Other languages
English (en)
Other versions
TW200406111A (en
Inventor
Nobuya Sumiyoshi
Masaya Hirakawa
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200406111A publication Critical patent/TW200406111A/zh
Application granted granted Critical
Publication of TWI232052B publication Critical patent/TWI232052B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

1232052 玫、發明說明: 【發明所屬之技術領域】 本發明係有關串列資料之再生電路及再生方法,用以 於接收多波道的串列信號之取樣時修正歪斜、顫動。 【先前技術】 液晶監視器已快速地取代陰極射線管(Cathode Ray Tube : CRT)以作為個人電腦的顯示器使用。現在的液晶 監視器係於介面上使用VGA(Variable gain amplifier :可變 增盈放大器)連接器,然而在以V G A連接器連接的系統 中’機器内部的處理係以數位信號來進行,而以類比信號 末進行傳送。由於影像信號為高頻信號,故在類比傳送体 系信號會產生失真,當該失真信號直接傳送到液晶監視器 時,將會降低液晶的顯示品質。為此,最近進行數位傳送 的DVI(Digital Visual lnterface :數位視覺介面)受到眾所 嗎目。 第10圖為用DVI纜線130連接影像卡110與液晶控 制器120之圖。影像卡11〇係由影像控制器ni、tmds (Transition Minimized Differential SignaHng :最小躍遷差 分信號)發送器(編碼器)112及DVI連接器組成,液晶控制 器120係由DV:[連接器12卜TMDS接收器(解碼器)122及 面板介面123構成。TMDS為降低雜訊與維持dc平衡的 影像信號數位傳送方式,用來規定影像卡上的影像信號輸 出電路與顯示器側輸入電路之間的影像信號傳送方式㈠吏 用RGB3對的資料信號與1對的系統時鐘信號)。當使用 314907 5 1232052 DVI連接器時,以數位信號傳送並處理從第圖的輸出到 液晶控制器。 當介以DVI將輸入到顯示裝置的串列資料流(stream) 加以取樣時,將會產生時鐘脈衝相位差(cl〇ck skew)的問 述日^麵脈衝相位差係於決定取樣串列資料的時間點所使 用的時鐘信號相位與串列信號的相位出現偏差時產生。時 鐘脈衝相位差,例如在傳送時鐘信號的纜線與傳送串列資 料信號的纜線,於材質、纜線長度與密度方面有所不同時 容易產生。 解決時鐘脈衝相位差問題的技術,例如揭示在日本專 利3 1 12688號公報。此項技術係將3倍超取樣的串列資料, 藉由多數表決的判定來進行同步與資料的判別,然而前述 專利發明之串列資料回復裝置,係備有pLL(phase l〇cked loop:相鎖迴路)、多位元塊組合與頻道間同步電路等元件 者,電路結構複雜,因此期盼有簡單結構電路之出現。此 外’由以採用受到顫動成份影響的不安定資料作為判斷多 數表決的基礎,故〇、i判定結果的模稜兩可就出現問題, 以致在丽述技術無法解決時鐘本身變動的顫動問題。 【發明内容】 (發明所欲解決的課題) DVI的纜線長度設想的是長到3m至i 〇m,纔線變長 的活即形成容易受到傳送側性能的影響,資料變成包含有 歪斜(skew)與顫動(jitter)。 此種顫動及歪斜在以顯示裝置顯示影像信號時,將會 314907 6 1232052 形成不易看清楚的最大原 引起影像之幌動及畫面的幌動 因。 本發明係為解決上述之課題而研創者,其第1目 的,係在於解除顫動及歪斜而修正者。^ 1項目 以間早的電路結構來實現修正顫動及歪斜。 (用以解決課題之手段) ^ , 但甲列資料爯咮Φ 路’係具備有:於i系統時鐘期間從傳送複數個串列資剩 =送系接收㈣之機構、記憶所接㈣2系統時鐘成伤 串列^進位資料之機構、㈣傳送時所用特定圖案作键 」籌成前述所記憶的2系統時鐘成份之串列2進位資料: 連續一部分資料行之機構, 、 栌M A f ^ 汉戌疋與傳^時所用特定圖f 仏唬為一致的則述資料行之機構;i ,,/、特徵為根據使用前城 決疋機構所決定的前述資料行之 糸科鐘成份的串列2 進位貢料之位置資訊來取樣資料。 申請專利範圍第2項的發明,為一 收〆 %月馮種串列資料再生電 路’係具備有:於1系統時鐘期間你 .^ 才里J間攸傳送串列資料的傳这 =收資料之機構、將接收的串列2進位資料信號加以超 取=之機構、從該-連串被超取樣的2進資料抽取複數個 連串2進位資料信號之機構、 、+、& 再。己丨思2糸統時鐘成份之前 处斤抽取的一連串2進位資料之機、 ^ 子兀信號與構成前述所記憶的2系^ ^ ^ ^ ., τ'、、死4麵成份之前述被 抽取的一連串2進位資料的連續一 ^ t I刀貝枓仃之機構、決 疋舁特定圖案為一致的資料行之機構 ^ 及汁异由该決定機 314907 7 1232052 2來決^前述資料行的前述2 Μ時鐘成份之串列2進位 二料的持#與遷移位置資訊之機構;其特徵為根據前述計 述複數個一連串被取樣的2進位資料信號之 k取女疋的一連串被取樣之2進位資料信號行。 =請專利範圍第3項的發明,為如申請專利範圍第2 料再生電路,係前述超取樣機構為*為整數) 二様:=,而具有:將該被超取樣的2進位資料依據 超取樣的4序分割成n群資 ^ 所八^ — ^貝t十之械構、於由丽述分割機構 斤刀口J的母一 n群中選擇具有與特 資料列之機構,及選^…續的 、弹由及璉擇機構所選擇的群之資料。 申晴專利範圍第4項的發明,Α — 法,在目士· 為一種串列資料再生方 糸/、有·於1系統時鐘期間 接收眘止 才里^間攸傳运串列資料的傳送系 、枓之v驟、記憶所接收的 進位眘祖·>止糸統^鐘成份之串列2 進位貝枓之步驟、比較傳送時 m^ ΛΑ Ο . π用特疋圖案信號與構成前 述所圯隐的2系統時鐘成份之串 分眘钮—也 甲夕J 2進位貧料的連續一部 貝枓订之步驟、決定與特定圖 杆夕丰_ 系^戒為一致的前述資料 仃之步驟,及根據前述所決 、貝才寸 成份的串列2進位f料之位置t貝料行之2系統時鐘 其特徵。 貝汛來取樣資料的步驟,為 ’為一種串列資料再生方 從傳送串列資料的傳送系 2進位資料信號加以超取 的2進位資料抽取複數個 記憶2系統時鐘成份之前 申請專利範圍第5項的發明 法,係具有:於1系統時鐘期間 接收資料之步驟、將接收的串列 樣之步驟、從該一連串被超取樣 一連串2進位資料信號之步驟、 314907 8 l232〇52 =抽取的m進位資料之步驟、比較傳送時所用特 …唬與構成前述所記憶的2系統時鐘成份之前述被 〜取的-連串2進位資料的連續一部分資料行之步驟、決 ^特定®案為-致的資料行之步驟、計算前述被決定之 =述資料行的前述U統時鐘成份之串列2進位資料的持 、·只與遷移位置資訊之步驟,及根據前 、 诸如y T开結果,從珂述 續個-連串被取樣的2進位f料信號之中選擇最安定的 -連串被取樣之2進位資料信號行的步驟,為其特徵。 申請專利範圍第6項的發明,為如申請專利範圍第5 ::之串列資料再生方法’係前述超取樣步驟為η倍超取 :’而具有:將該被超取樣的2進位資料依據超取樣的時 々分割成η群資料之步驟、於利用前述分割步驟所分割的 η群中選擇具有與特殊字元最為持續-致的資料行之 :驟,及選擇利用該選擇步驟所選擇之群的資料之步驟。 【實施方式】 以下芩照第1圖說明適用本發明實施形態的串列資料 再生電路之DVI用1C的概要。
^第1圖係顯示利用DVI接收由RGB所組成的資料及 ^、先寺4里之接收側處理方塊圖。於圖中,當信號與系 =時鐘信號從㈣被提供時,將各個信號先暫時保持^鎖 以串列資料再生電路丨針對由鎖定電路所供給的串列 。進行仏正顫動及歪斜並取得同步,再供給到下一段的 MDS解碼電路2。TMDS解碼電路2係將被TMDS編碼 勺L唬予以解碼,並隨同水平、垂直同步信號一起將RGB 314907 9 1232052 虎供給到面板介面3。面板介面3,係為了將由tmds 解馬為2所供給的信號轉換成顯示面板用信號的介面。 本發明係關於前述再生電路i之發明,為了修正顫 動、=斜,利用資料信號中的遮沒(blanking)期間中所使 用之特定特殊字元(special character),加以統計性處理, 並將所獲得之處理結果的安$資料行予以選擇以進行資料 的回復。 其次就特殊字元加、以說明。 第2圖顯示串列信號的時序圖,根據dvi規格,於驅 動系統時所使用之最小時鐘的i系統時鐘係傳送丨q位元的 串列信號。於影像顯示期間中係傳送RGB資料,而於遮沒 期間中,係傳送由10位元所組成的特殊字元來代表下列4 個遮沒的信號。亦即,1 i 〇 i 〇 i 〇丨〇〇 0010101011 0101010100 1010101011 本發明,係、利用A特殊字元來修正影像㈣再生時之 歪斜與顫動之技術。 第3圖係顯示本發明實施形態之串列資料再生電路的 概略架構,串列資料再生電路!,係言免置在每個彩色信號 RGB各串e資料再生系統係透過3倍超取樣器生成3個 資料群(邊緣(edge)卜邊緣2、邊緣3),供給至暫存器5(以 下以數字Π來代表n、n,及n,,)。依據系統時鐘信號該資 料分別被記憶在第2的暫存器6’資料係與新被供給的丨。 314907 10 1232052 位元資料—$、 ^ ,8), _已被擴張為20位元資料,並供給至下段的同步 欢’、丨、資料排序電路7 〇 料與測、資料排序電路7,係對被供給的2°位元資 肉.子7°進行匹配(matching),在前述20位元資料 鬥’为別將盘糖4生-4 rrr νψ φ 、 凡相匹配的10位元資料輸出到資料選 伴電路,部•曰人立 ^ ^ 取^適的移位號碼輸出到轉移檢測電路。轉 移檢測雷政δ % A ^ 緣 糸η匹配的圖案轉移次數計算持續數。而邊 = 擇電路9係、於每-邊緣進行統計處理,選擇並 :取安定的邊緣。f料選擇電路1G,係根據前述邊緣選 擇輸出—輸出最合適的10位元資料。 ^第4圖係頒不超取樣器4所執行之3倍超取樣的動 一在乐4圖中,每一 1系統時鐘的接收串列資料係由i 〇 位:串列食料所構成,位元3至位元4的1 〇位元,係藉由 化超取樣來取樣,亦即依據從時鐘3丨至3 3、2 1至门、 11至13、01至03、91至93_·4ι至43的超額時鐘取樣, 而生成 3G 個 2 進位值 S31、S32、S33、S21、S22、S23、 S11、S12、S13、SOI、S02、S03、S91、S92、S93、··· S41、 S42、S43的資料。 將戎等資料分成第丨邊緣群、第2邊緣群、第3 群3個集團。 / 第1邊緣群係3倍超取樣的最初取樣脈衡為S 3 1、 S21 ' Sll ' SOI、S9l、."sq的資料群,第2邊緣群係3 倍超取樣的第2取樣脈衡為S32、S22、S12、S92、...S42 的貧料群,第3邊緣群係3倍超取樣的第3取樣脈衡為 334907 1232052 S33、S23、S13、S93、··· S43 第5圖,係顯示由暫存器 器與20位元資料内的連績10 係圖。 的資料群。 >及6所組成的20位元暫存 位元資料行之移位號碼的關
〜寻的遷緣群,係分列被 欲、乃入弟5圖所不的由D0至 所構成的暫存器5、及Dl0至 甘娘担D19所構成的暫存器6, 並擴張為2〇位元, 序成口為1 〇位元的資料行。 亦即,形成D0至D9 咨輕—/ / 的貝枓仃(稱之為移位(Shift)0)、 至D10的資料行(稱之為 ^ ^ ^ ^ . X ’ 主D11的貢料行(稱 -矛夕位2)、D3至D12的資料行 至D1 9 66次止丨 、仃(%之為私位3)、."mo ^的貝料行(稱之為移位9)之資料行。 第6圖係顯示同步檢測、眘 同步_、貝詩序電路的架構,圖中 貝枓排序電路7係具有9個图安沉亦如 述被供蛘的妒仞η石 圖案匹配裔7 0,前 仏、。的私位0至9的資料行 器70。 瓜丨八、、、口到圖案匹配 遮沒期間所被供m/^ 攻^徊符殊字元,進行比較 -致的d 的資料行與特殊字元,當 u則在其移位號碼登立旗標之同時 不一致時則生成信號 。谠〗,而 p9。 仗各圖案匹配器輸出輸出P0至 :沒期間中接收特殊字元,而於 特殊字元一致的圖案。 隹接收k存在與 此時特殊字元與資料行的一致位 致的移位號碼被決定。根據此移位號碍若:與特殊字元- 現馬右取入影像資料, 314907 12 1232052 則形成經修正過歪斜的影像資料。 時,則於移 移位5的資 有和特殊字 。前述輪出 例如,當第5的圖案與特殊字元之一四配 位5登起旗標,並於之後的影像顯示期間取入 料以作為顯示用資料。 影像資料如以上所述被修正歪斜。又於沒 元一致的圖案時,則維持到 、’又 P于A此之别的旗標狀態 4號,係被供給到下段的轉移檢測電路8。 圖中,轉移 所構成,狀 維持計數器 第7圖係轉移檢測電路8的電路方塊圖。 :測電路8係由狀態計數器8〇及計算電路Η 態計數器8〇係具有狀態轉移計數器82及狀態 83° 來自前段的圖案匹配器70的 .,J出1口號P 〇至p 9當公兄| :幸:到狀態計數器8。時,狀態維持計 , =檢測到持續幾次,狀態轉移計數器係在每一個:: 什數匹配的圖案轉移。 ^位 將該等的計數結果m、n供仏 ^ 1/、、、、口到计异電路S 〇 计异電路8 1,係於每一個梦斤 個移位叶鼻匹配特殊字元 間性長度,並選擇判定Α匹阶眭μ 行殊子兀的時 、、禪刿疋為匹配時間最長的移位號碼。 π上所述,在同步檢測、 、, 負科排序電路7中由:ii中輕 索丽述遮沒期間特定圖宰的 ” ㈡莱的特殊子元以檢測出一致的圖 案並決疋移位號碼。如此,於每_ 個邊緣選擇移位號碼, 可取检出經修正過歪斜的影像資料。 其次在轉移檢測電路8中, ^ ^ ^ ^ A ^ °十π如此所獲得之匹配圖 案被連績幾次破檢測出,成被轉移。 314907 13 1232052 選擇最適合的邊緣步驟,係利用邊緣比較、選擇電路 9、資料選擇電路1 0予以實現。 第8圖係顯示從3個邊緣選擇最佳邊緣的處理流程。 首先在步驟S90供給圖案匹配器的結果,並進行檢查修正 歪斜後的各資料邊緣是否適合特殊字元(Spc)。 / 其次在步驟S91,供給圖案匹配器的結果對於各資 料邊緣的移位號碼進行檢查豎立旗標的位元是否繳' /、二 否被維持。 又 、疋 接著在步驟S92中,於設置在每一個邊緣的15位元 之移位暫存器,來比較比較對象與邊緣的狀態以檢討良 否’若為良則在移位暫存器輸入1,若Α 义 右马不佳則在移位暫 存裔輸入0。 較多 在步驟S93,於前述3個移位暫存器中將對應 的移位暫存器的邊緣訂為最佳的邊緣。 … 在步驟S94,輸出所選擇的邊緣資料。 以下舉一例加以說明。 =步驟S9。的結果,若修正歪斜後的第U緣為適 特殊子7L,修正歪斜後的第2邊緣為適合特殊字元,参 :斜後的第3邊緣為不適合特殊字元,則在此種下 第3邊緣並未正確取樣資料。 月〆 再者’在步驟S91的結果 賢立的旗標位元為產生變化, 其賢立的旗標位元,第3邊緣 旗標位元,則在此種情況下,第 :若第1邊緣的移位號碼其 第2邊緣的移位號碼為維持 的移位號碼為維持其豎立的 1邊緣可謂容易受到歪斜、 314907 14 1232052 顫動的影響。 /、人在步驟S92,依據前述的結果,進行各邊緣的比 較。利用第9圖就其比較加以說明。 、一 =9圖係前述3個移位暫存器on叫的變 _ Λ 圖各上奴的移位暫存器係顯示前階段的移位暫存 "3〜纟下奴的移位暫存器係顯示接受前述比較結果而 變化的移位暫存器狀態。 1:就移位暫存器101而言,在移位暫存器ι〇ι中進 行第【邊緣與第2邊緣的比較。在前述步驟州,第4 k I所旦立的旗標位%產生變化,所以從第1邊緣 可判斷第2邊緣較佳。依據前述規則由第】邊緣來看第2 邊緣較佳’所以將。輸入到移位暫存器。 2:就移位暫存器102而言,在移位暫存器1〇2中進 订第2邊緣與第3邊緣的比較。在前述步驟S90’第3邊 歪斜後的資料係與特殊字元不一致,所以從第2 5第=斷第2邊緣要較第3邊緣為佳。依據前述規 =第2邊緣要較第3邊緣為佳。所以將!輸入到移位暫 3:就移位暫存器1〇3而言’移位暫存器ι〇3係進行第3 邊二與第1邊緣的比較。在前述步驟s9。修正歪斜後的第 3邊緣係與特殊字元不一致 室】、真“ 小致所以從第3邊緣來看可判斷 邊隸佳。依據前述規則,從第3邊緣來看第】邊緣 較Y土所以將〇輸入到移位暫存哭。 在步驟S93,前述3個移位暫存器之中,移位暫存器 314907 15 I232052 101的〇較多,當比較第i邊緣與第 、真 不/、弟2邊緣時,可判斷第2 坆緣較佳,在移位暫存器i02由於 2 h 、1华乂夕,所以當比較第 k、、、彖與第3邊緣時,可判斷第2邊 在μ 瓊緣奴乜。又,移位暫 存裔103的0較多,當比較第3邊 齡每 運、、象興弟1邊緣時,可判 第1邊緣較佳。因此,當綜合判斷 確定為最佳的邊緣。 心寺時,第2邊緣可 [發明的效果] 由於利用特定圖案信號的特殊字元,進行歪斜修正, ?=樣資料中的邊緣執行統計性處理來選擇安定佳最 R的邊緣’並取樣資料’所以可再生最適當的資料。 而且,再生電路可由靳在努 純的+敗纟+ 由0存益、匹配電路與計數器等單 .、-屯的电路組成’所以在成本上、 【圖式簡單說明】 …面也有極高的功效。 第1圖係適用本發明串列資
的電路方塊圖。 平列貝枓再生電路之⑽用IC 第2圖係本發明的串列資料之時序圖。 =係本發明實施形態的串列資料 弟4圖係說明超取樣動作之圖。 第5圖係顯示暫存 仔°。-移位號碼關係之圖。 第圈:Γ同步檢挪、資料排序的電路架構圖。 ;圖係轉移檢測電路的電路方塊圖。 m 邊緣的處理流程圖。 弟9圖係用以選擇最隹 作示意圖。 邊 '、彖所使用的移位暫存器之動 314907 16 1232052 第1 〇圖係顯示使 接的方塊圖。 用DVI的影像卡與液晶控制 器之連 串列資料的再生電路 3 面板介面 5、6暫存器 8 轉移檢測電路 10 資料選擇電路 80 狀態計數器 82 狀態轉移計數器 110 影像卡 112 TMDS編瑪器 2 TMDS解碼電路(器) 4 超取樣器 7 同步檢測、資料排序電路 9 邊緣比較、選擇電路 70 圖案匹配器 81 計算電路 8 3 狀態維持計數器 111影像控制器 113 DVI連接器 120液晶控制器 121 DVI連接器 122 TMDS解碼器 123面板介面 130 DVI纜線 314907

Claims (1)

1232052 拾 申凊專利範圍: 一種串列資料再生電路,係具備有: 於1系統時鐘期間從傳送複數個串列資料的傳送 系接收資料之機構; 記憶所接收的2系統時鐘成份之串列2進位資料之 機構; 比較傳送時所用特定圖案信號與構成前述所記憶 的2系統日“里成份之串列2進位資料的連續一部分資料 行之機構;及 決定與傳送時所用特定圖 料行之機構; 其特徵為根據使用 料行之2系統時鐘成份 取樣資料。 案信號為一致的前述資 月’J述決定機構所決定的前述資 的串列2進位資料之位置資訊來 2· 一種串列資料再生電路,係具備有: 接收 於1系統時鐘期間從傳 攸1寻适串列貧料的傳送李 資料之機構; 系 構; 將接收的串列2進位資料信號加以超取 樣之機 從该一連串被超取樣 士 9 i隹仿次α丨 的2進貧料抽取複數個一連 串2進位貝料信號之機構; 記憶2系統時鐘成 力乂物之則述所抽取的一 資斜之機構; 建串2進位 比較傳送時所用 诒號與構成前述所記憶 3]49〇? 18 1232052 的2系統時鐘成份之前述被抽取的一連串2進位資料的 連續一部分資料行之機構; 決定與特定圖案為一致的資料行之機構;及 计异由該決疋機構來決定前述資料行的前述2系 統時鐘成份之串列2進位資料的持續與遷移位置資訊 之機構, ' 其特徵為根據前述計算結果,從前述複數個一連串 被取樣的2進位資料信號之中選擇最安定的一連串被 取樣之2進位資料信號行。 3.如申請專利範圍第2項的—種串列資料再生電路,复 中, ,、 則述超取樣機構為η(η為整數)倍超取樣 且具備: I 將e亥被超取樣的2進位資料依據超取樣的時序分 割成η群資料之機構; 於由則述分割機構所分割的每一 η群中選擇呈有 與特殊字元最為杜鋒 …、 為持、,〜致的資料列之機構;及 選擇由該選擇機構所選擇的群之資料。 4· -種串列資料再生方法係具有: 收 於1系統時鐘期間從傳送串列資料的傳 貝枓之步驟; 丁修 步驟; 舌己憶所接收白fj 9么 • 〇 糸統時鐘成份之串列2進位資料 之 比較傳送時所用 特定圖案信號與構成前述所記憶 314907 19 1232052 的2系統時鐘成份之争列2進位資料的連續一部分資料 行之步驟; 決定與特定圖案信號為一致的前述資料行之步 驟;及 根據前述所決定的前述資料行之2系統時鐘成份 的串列2進位資料之位置資訊來取樣資料的步驟。 5· —種争列資料再生方法,係具有: 於1系統時鐘期間從傳送串列資料的傳送系接收 資料之步驟; 將接收的串列2進位資料信號加以超取樣之步 驟; 、彳< °玄一連串被超取樣的2進位資料抽取複數個一 連串2進位資料信號之步驟; 一 圮憶2系統時鐘成份之前述所抽取的一連串2進位 資料之步驟; 、〃 α丨守达吋所用特殊字元信號與構成前述所記个 、、系、、先時知成份之前述被抽取的一連串2進位資料 連續一部分資料行之步驟; …、 夬疋與特疋圖案為一致的資料行之步驟,· 成、八计异則述被決定之前述資料行的前述2系統時海 刀之串列2進位資料的持續與遷移位置資訊之步 鄉,及 / 攸月,j 2進位資料严嘹七| 疋中饭取$ 1貝夺Ή吕號之中iP遲早丈:#人人 ,.^ τ込释取女疋的一連串被取樣之 314907 20 1232052 位資料信號行的步驟。 6.如申請專利範圍第5項的串列資料再生方法,其中, 前述超取樣步驟為η倍超取樣,且具有: 將該被超取樣的2進位資料依據超取樣的時序分 割成η群貢料之步驟, 於利用前述分割步驟所分割的每一 η群中選擇具 有與特殊字元最為持續一致的資料行之步驟;及 選擇利用該選擇步驟所選擇之群的資料之步驟。 314907
TW092120941A 2002-08-27 2003-07-31 Regenerator circuit of serial data and method of regenerating same TWI232052B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002246224A JP2004088386A (ja) 2002-08-27 2002-08-27 シリアルデータの再生回路及び再生方法

Publications (2)

Publication Number Publication Date
TW200406111A TW200406111A (en) 2004-04-16
TWI232052B true TWI232052B (en) 2005-05-01

Family

ID=31972410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092120941A TWI232052B (en) 2002-08-27 2003-07-31 Regenerator circuit of serial data and method of regenerating same

Country Status (5)

Country Link
US (1) US7190739B2 (zh)
JP (1) JP2004088386A (zh)
KR (1) KR100587508B1 (zh)
CN (1) CN1323506C (zh)
TW (1) TWI232052B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492849B2 (en) 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
JP4668750B2 (ja) 2005-09-16 2011-04-13 富士通株式会社 データ再生回路
JP4920225B2 (ja) * 2005-09-26 2012-04-18 ローム株式会社 データ再生回路、およびそれを搭載した電子機器
US7860202B2 (en) * 2006-04-13 2010-12-28 Etron Technology, Inc. Method and circuit for transferring data stream across multiple clock domains
US7676011B2 (en) * 2006-04-25 2010-03-09 United Microelectronics Corp. Data recovery apparatus and method for reproducing recovery data
US7450038B2 (en) * 2006-11-03 2008-11-11 Silicon Image, Inc. Determining oversampled data to be included in unit intervals
CN101369883B (zh) * 2007-08-17 2011-07-20 中芯国际集成电路制造(上海)有限公司 数据恢复电路和方法
FR2964233B1 (fr) * 2010-08-24 2012-10-05 Thales Sa Systeme d'emission et de reception de signaux numeriques video pour liaisons de type "lvd"
TWI406504B (zh) * 2010-12-30 2013-08-21 Sunplus Technology Co Ltd 利用過取樣的資料回復裝置及其方法
CN104144344B (zh) * 2013-05-10 2017-05-10 成都振芯科技股份有限公司 一种数字视频接口解码电路及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634493A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp デユアルポ−トメモリ
KR900701112A (ko) * 1988-02-29 1990-08-17 기따다 데쯔야 직렬제어장치 및 그 제어방법
JP3158286B2 (ja) * 1991-04-30 2001-04-23 ソニー株式会社 マルチポートメモリ
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver
JP2001339445A (ja) * 2000-05-30 2001-12-07 Sony Corp データ復元装置およびデータ復元方法
US6931127B2 (en) * 2000-05-31 2005-08-16 Hynix Semiconductor Inc. Encryption device using data encryption standard algorithm
KR100346837B1 (ko) 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법

Also Published As

Publication number Publication date
CN1489328A (zh) 2004-04-14
KR20040018930A (ko) 2004-03-04
US20040042577A1 (en) 2004-03-04
TW200406111A (en) 2004-04-16
KR100587508B1 (ko) 2006-06-08
US7190739B2 (en) 2007-03-13
JP2004088386A (ja) 2004-03-18
CN1323506C (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
TWI232052B (en) Regenerator circuit of serial data and method of regenerating same
JP5615430B2 (ja) 映像情報再生部、映像情報再生装置、及び同期制御方法
JPS62102671A (ja) 2画面テレビ受像機
TW201205232A (en) Clock-synchronized method for universal serial bus (USB)
TW200803474A (en) Methods and apparatuses for processing signals
CN105472203A (zh) Genlock同步锁相系统及方法
US20040096016A1 (en) Fast locking clock and data recovery unit
JPH0846867A (ja) 埋め込みオーディオ・デマルチプレックサ用オーディオ・フレーム同期方法及び装置
US20070162168A1 (en) Audio signal delay apparatus and method
CN1846392B (zh) 从数据比特流捕获数据的结构和方法
CN111669635B (zh) 一种基于视频接口的时钟传输、恢复方法及装置
CN108495070A (zh) 实现数字视频单像素输入输出多像素处理的方法及装置
JP2001509986A (ja) ディジタル同期信号分離器
TWI232059B (en) A phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
JPH0546134A (ja) 映像表示装置
JPH09247574A (ja) 走査線変換装置
JP3157029B2 (ja) データ受信装置
TWI300526B (en) Data recovery apparatus and method for reproducing recovery data
JP3345501B2 (ja) 遅延回路
JP2525954B2 (ja) Pcmデコ―ダ―の同期保護回路
JP4710117B2 (ja) 映像同期装置および映像同期方法
CA2060360A1 (en) Synchronizer and synchronizing method
JPS5966284A (ja) サンプリングパルス生成回路
JP3311533B2 (ja) ラッチクロック発生回路
JP3241442B2 (ja) 表示用集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees