JP2011502401A - タイミングマージンが改良された符号化技法および復号化技法 - Google Patents

タイミングマージンが改良された符号化技法および復号化技法 Download PDF

Info

Publication number
JP2011502401A
JP2011502401A JP2010531095A JP2010531095A JP2011502401A JP 2011502401 A JP2011502401 A JP 2011502401A JP 2010531095 A JP2010531095 A JP 2010531095A JP 2010531095 A JP2010531095 A JP 2010531095A JP 2011502401 A JP2011502401 A JP 2011502401A
Authority
JP
Japan
Prior art keywords
symbol
codeword
type
time interval
code word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010531095A
Other languages
English (en)
Inventor
アバスファー,アリアザム
Original Assignee
ラムバス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラムバス・インコーポレーテッド filed Critical ラムバス・インコーポレーテッド
Publication of JP2011502401A publication Critical patent/JP2011502401A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】 タイミングマージンを増大させる技法を提供する。
【解決手段】
符号器および復号器の実施形態が記載される。符号器は、データを一連の並列符号ワードに符号化する。各符号ワードは、2つの対応する出力ノードセットである第1のセットおよび第2のセット上の2つの論理値セット(例えば、論理0のセットおよび論理1のセット)として表される。符号器は、第1のノードセット上で一定数の0から1への遷移および第2のノードセット上で一定数の1から0への遷移だけ異なるように、現在の符号ワードを選択する。復号器は、符号ワードを受信し、前の符号ワード内で表されたシンボルが同じであるノード対上のシンボルを比較し、それら比較の結果を復号化することにより、復号化する。

Description

デジタル通信システムは、1つまたは複数の導体を介して、一連のシンボルとしてデータを表す変化する電圧または電流として、データを伝達する。例えば、単一のワイヤを介して、相対的に低い電圧および高い電圧を使用して、論理「0」および論理「1」のそれぞれを表すことができる。所与の通信チャネルの帯域幅は一般に、チャネルが異なる種類のシンボル間(例えば、相対的に高い電圧と低い電圧との間)で遷移することができる速度によって制限される。シンボル間の遷移に必要な時間は、シンボルパターンに伴って変化するため、シンボルの境界を高データレートで識別することが困難である。
通信システムは、遷移タイミングのいくらかの量のばらつきに適応するように設計される。このようなばらつきに対する通信システムの許容差は、「タイミングマージン」と呼ばれる。一般に、タイミングマージンが大きいほど、より大きな雑音耐性がもたらされ、その結果、より高い速度性能が提供される。したがって、タイミングマージンを増大させる技法が必要である。
一実施形態による2ビットデータDQ[1:0]を符号化および復号化するシステムを示すブロック図を提示する。 図1の符号器の実施形態が、表1の符号化技法をどのように実施して、2シンボルデータパターンDQ[1:0]シーケンスを、リンクa〜d上で伝達される一連の並列シンボルセットS[3:0]に符号化するかを示す波形図である。 表1の復号化技法による図1の復号器およびグループ復号器の動作を示すフローチャートである。 RCチャネル上の差動シグナリングの振幅と時間との関係でプロットされたアイパターンを示すグラフを提示する。 同様のRCチャネル上の図1〜図3と併せて詳述した2−4符号化/受信技法のアイパターンを示すグラフを提示する。 別の実施形態によるシステムを示す。 別の実施形態によるシステムを示す。 表2の符号空間を利用して3ビットデータを符号化する実施形態での3シンボルデータパターンDQ[2:0]シーケンスおよび対応する6シンボル符号ワードS[5:0]を示す波形図である。
図1は、通信チャネル114により接続された送信器110および受信器112を含むシステム100を示すブロック図を提示する。符号器118は、2ビットデータDQ[1:0]116を符号化して、チャネルの対応するリンクa、b、c、およびdを介して送信される一連の並列符号ワードS[3:0]にする。各符号ワードS[3:0]は、一方が第1のリンク対上の論理0(例えば、チャネル114のリンクaおよびb上のS[3:2]=00)を表し、他方が残りのリンク対上の論理1(例えば、リンクcおよびd上のS[1:0]=11)を表す2セットのリンクシンボルとして表現される。符号器118は、直接先行符号ワードから、第1のリンク対上で一定数の0から1への遷移および残りのリンク対上で一定数の1から0への遷移だけ異なるように、現在の符号ワードを選択する。前の符号ワードS[3:0]が0011の例では、以下の4つの候補:0101、0110、1001、または1010のうちの1つとして2ビットデータDQ[1:0]116を符号化して、後続符号ワードにすることができる。
受信器112内の比較回路126は、6個1組のセンス増幅器SAを使用してリンクa、b、c、およびdの各対上のシンボルを比較し、その出力は復号器128に伝達される。復号器は、前の時間間隔中に2つの同じシンボルを受信したセンス増幅器のみを考慮することにより、比較回路126からの出力を復号化する。以下に詳述する理由から、考慮するものをセンス増幅器のサブセットに制限することにより、受信データのタイミングマージンがかなり増大し、したがって、改良された速度性能がサポートされる。
符号器118は、内部または外部の送信クロック信号TClk124−1のエッジにおいて2ビットデータDQ[1:0]を受信する。結果として生成される符号ワードS[3:0]は、ドライバ120によりアナログ信号またはデジタル信号としてリンクa〜d上に提供される。典型的な例では、送信器110および受信器112は、メモリコントローラICおよびメモリ装置IC等の各集積回路(IC)上にある。以下の説明では、要素a〜dを代替として「リンク」または「ノード」とも呼ぶ。前者は、符号器118と比較回路126との間でAC結合またはDC結合される信号路の全体を指す一方で、後者は入力または出力のピン、ワイヤ、または端子を指す。
比較回路126は、この例では、6個のセンス増幅器SAを含む。各センス増幅器のラベルは、比較される入力ノードに対応する2つの小文字を含む。例えば、センス増幅器SAabは、チャネル114の同じ名称のリンクからの入力ノードaおよびbを比較する。復号器128は、受信クロック信号RClk124−2のエッジにおいて比較回路126からの出力をサンプリングし、結果として生成されるサンプルセットを復号化して、復元データ130にする。グループ検出器134が、データ130からの各符号ワードの符号ワードグループを識別する。復号器128は、前の符号ワードから識別されたグループGPpを使用して、次の符号ワードを解決する。リセット信号RESETがアサートされて、グループ検出器134を既知の状態にする。
制御論理122および132は、任意選択的に、送信器110および受信器112のそれぞれに含まれ、符号化プロセスおよび復号化プロセスを初期化する。例えば、初期化は、受信器112が、通常動作前にチャネル114の状態が分かっていることを確認するハンドシェーク手続きを含んでいてもよい。さらに、初期化動作モード中、任意選択の制御論理132は、所定のシンボルセットシーケンスを送信器110により送信する前に、リセット信号RESETを使用してグループ検出器134をリセットしてもよい。任意選択の制御論理122および132は、別個のコマンドインタフェース(図示せず)を介して通信することができる。
この実施形態の符号ワードは、それぞれが2つからなる3つのグループに分けられる。特に、現在の符号ワードがグループnからの符号ワードである場合、次の符号ワードはグループnからの符号ワードではない。例えば、次の2つの入力データビットは、表1中の残り4つの符号ワードS[3:0]のうちの1つとして符号化される。
Figure 2011502401
表1に示すように、比較回路126内の各センス増幅器SAは、3つの出力値のうちの1つを有することができる。例えば、右端の列を使用して、入力aおよびcを受信したセンス増幅器SAacは、
1.各ノードaおよびc上のシンボルS[3]およびS[1]が論理値0および1のそれぞれを表す場合、論理0を表す電圧(例えば、負電圧−Vp)、
2.ノードaおよびcが論理値1および0のそれぞれを表す場合、論理1を表す電圧(例えば、正電圧+Vp)、および
3.ノードaおよびcが同じ論理値(すなわち、両方とも1または両方とも0)を表す場合、「x」で表される中間電圧(例えば、電圧Vint)
を出力する。表1の各符号ワードは、一対のセンス増幅器に中間電圧Vintを出力させ、残りの4つに正または負の電圧±Vpを出力させる。符号器118は、先行符号ワード内で感知された2つの中間電圧Vintが、その一対のセンス増幅器の現在の符号ワード内で電圧±Vpのうちの一方に遷移するように、現在の各符号ワードを選択する。復号器128は、電圧Vintと±Vpとの間で遷移した2つのセンス増幅器からの出力を復号化して、符号化2ビットデータDQ[1:0]130を復元する。中間電圧Vinから±Vpへの遷移は、差動シグナリングシステムでは、正電圧+Vpと負電圧−Vpとの間のより極端な遷移よりもかかる時間が短い。表1の符号化技法により提供されるより高速の遷移は、同様の差動システムよりもシステム100のタイミングマージンを増大させ、したがって、データレートの増大、雑音感度の低減、またはこれら両方を提供する。
図2は、符号器118(図1)の実施形態が表1の符号化技法をどのように実施して、2シンボルデータパターンDQ[1:0]116(図1)シーケンスを符号化して、一連の並列シンボルセットS[3:0]にするかを示す波形図200を提示する。上述したように、シンボルS[3:0]のビット位置は、各リンクa、b、c、およびdに対応する(例えば、S[3]はリンクa上に表される論理値である)。符号化技法は、時間的に隣接する直接先行符号ワードに基づいて、連続した各符号ワードを符号化する。図2の一連の時間間隔T0〜T10において、現在の時間間隔内の各符号ワードを使用して、後続データDQ[1:0]を符号化して次の時間間隔内の後続符号ワードS[3:0]にする。
時間T0から始まり、第1のデータが、所定のグループからの符号ワード、この場合、シンボルS[3:0]=0011として表されるグループ0(Grp#=0)の符号ワード0を使用して表される。所定のグループを使用することにより、復号器128(図1)は既知の状態で復号化を開始することが可能であり、これは後述する理由から重要である。表1より、符号器118(図1)は、現在の時間間隔T0のシンボルを2つのシンボルセット:第1のノードセット(リンクaおよびbに結合される)上の論理0を表す第1のシンボルセット205および第2のノードセット(リンクcおよびdに結合される)上の論理1を表す第2のシンボルセット210に分ける。符号器118(図1)は、第1のノードセット(リンクaおよびb)上の1つのシンボルが0から1に遷移し、第2のノードセット(リンクcおよびd)上の1つのシンボルが1から0に遷移するように、時間間隔T1において後続符号ワードを符号化する。
この符号化技法は、連続した符号ワードに同じ符号グループGrp#を使用しない。したがって、間隔T1の符号ワードはグループ1または2から選択される。表1によれば、データDQ[1:0]116(図1)の4つの候補値をグループ1および2の4つの符号ワードを使用して表すことができる。この例では、データDQ[1:0]は、間隔T1において00であり、これは符号ワード2、すなわち0110に遷移する。より一般には、入力データパターンは、現在の符号ワードが、時間間隔T0からの符号ワードにより定義される第1のリンクセット{a,b}上の第3のシンボルセット215および第2のリンクセット{c,d}上の第4のシンボルセット220として表されるように現在の符号ワードに符号化される。
符号化は、各セットが一定の正の数の論理0を有する第1のシンボルセットグループから第3のシンボルセットを選択すると共に、各シンボルが一定の正の数の論理1シンボルを有する第2のシンボルグループから第4のシンボルセットを選択する。この実施形態では、一定の正の数は両方とも1であるが、符号化技法は異なる符号空間に拡張することが可能である。
時間間隔T2において後続符号ワードを作成するに当たり(すなわち、現在の時間間隔はT1)、第1のノード(リンク)セットは、リンクaおよびbに関連するノード225(両方とも論理0)になり、第2のノードセットは、リンクbおよびcに関連するノード230(両方とも論理1)になる。時間間隔T3における後続符号ワードは、第1および第2のシンボルセット225および230のそれぞれ内の1つのシンボルが遷移しないように符号化される。後続の各符号ワードは、前の時間間隔において0を示しているノードの集まりおよび1を示しているノードの集まりのそれぞれが、現在の間隔において0および1が混合したセットを確実に含むように、同様に符号化される。符号化技法のこの特徴により、所与のセンス増幅器セットからの出力を、前の時間間隔中に同じ電圧レベルにあったノード上の異なるシンボルと比較することができる。図2中、行SAyyは、両方の入力端子が、識別された時間間隔において同じ論理レベルにある受信器112(図1)内のセンス増幅器を識別する。例えば、時間T1において、センス増幅器SAadおよびSAbcは、同じ値の入力を有するため、中間出力値「x」を有する。
図3は、表1の復号化技法による検出器128(図1)およびグループ検出器134(図1)を示すフローチャート300を提示する。復号器128(図1)が符号ワードの復号化を開始する前に、符号器118(図1)は、チャネル114(図1)上のグループ0から1つの符号ワードをアサートして、リンクを既知の状態に事前設定する。例えば、これは、データパケットを送信する前に行うことができ、任意選択の制御論理122(図1)により開始することができる。動作305において復号化シーケンスを開始し、リセット信号RESETがアサートされて、前のグループ番号GPpをゼロに設定し、これにより、グループ番号をリンク状態に同期させる。リセット信号は、任意選択の制御論理132(図1)によりアサートすることができる。
次に、動作310において、復号器128(図1)は、前のグループ番号GPpを使用して、チャネル114(図1)のリンクa、b、c、およびdのいずれが同じシンボル対を前の時間間隔において受信したかを識別する。例えば、図2の時間間隔T0、T2、T7、およびT9を参照すると、グループ番号0内の符号が、ノード対a/bおよびc/d上に同じ値の入力を提供する。したがって、グループ0の符号ワードの場合、同じ入力および中間出力を有するセンス増幅器SAyyはSAabおよびSAcdである。
復号器128(図1)は、一連の6シンボルセットCO[5:0](図1)として比較回路126(図1)からの出力を受信する。復号器128(図1)は、センス増幅器SAyyから各符号ワードの出力をサンプリングし(動作315)、復号化して符号化データDQ[1:0]130(図1)を生成する。例えば、図2の時間間隔T1を参照すると、前のグループ番号は0(Grp#=0)であるため、前のグループのセンス増幅器SAyyはSAabおよびSAcdである。間隔T1におけるそれぞれCO[5]およびCO[0]であるセンス増幅器SAabおよびSAcdからの出力は、0および1である。表1は、データDQ[1:0]116(図1)が00の場合、グループ0から符号ワード2への遷移が行われることを示すため、動作320において、復号器128(図1)は、センス増幅器SAabおよびSAcdからの出力である01を、データDQ[1:0]130(図1)が00に等しいことを意味するものとして解釈する。
復号器128(図1)は、動作320の復号化から現在の符号ワードを知り、これを使用して、前のグループ番号GPpの値を更新する(動作300)。次に、復号器128(図1)は、更新された前のグループ番号GPpを使用して、リンクa、b、c、およびdのいずれが前の符号ワード内で同じシンボルを有したかを識別し(動作335)、センス増幅器からの次のシンボルセットCO[5:0]を待つ(動作340)。動作315〜340の流れは、連続した各符号ワードに対して繰り返される。
表1の実施形態を使用して示される符号化/受信技法の特徴は、前の時間間隔において2つの同じシンボルを受信したサンプラSAyyからのアイダイアグラムが、差動リンクに関連するものよりも広いことである。これは、サンプラSAyyからの出力は中間レベルVintから±Vpに遷移するが、差動リンクでのサンプラからの出力は通常、電圧−Vpと+Vpとのより大きな遷移を有するためである。
図4Aは、RCチャネル上の差動シグナリングの場合の振幅410と時間412の関係としてプロットされるアイパターンを示すグラフ400を提示する。図4Bは、同様のRCチャネル上の図1〜図3と併せて詳述した2−4符号化/受信技法の場合のアイパターンを示す同様のグラフ450を提示する。グラフ450内のアイパターンは、グラフ400内のアイパターンよりも劇的に大きなタイミングマージンおよび電圧マージンを有する。アイパターンの面積はグラフ400のものよりも50%を超えて大きく、これにより、受信器において、同等の性能(同じビットエラーレート等)でデータレートを最高で1.5倍増大させることができる。この結果、スループットが50%増大し、これはワイヤ毎の帯域幅が50%増大することに繋がる。
復号器128(図1)が前の符号ワードの正確な解決に頼ることから、誤りが伝搬する恐れがある。誤り伝搬を制限するに当たり、サイズが制限されたデータパケット内でのデータ116(図1)の通信、所定のシンボルセットシーケンスの周期的または必要に応じての送信、ならびに/あるいは誤り検出符号および/または誤り訂正符号の使用を含め、様々な技法が有用であり得る。所定のシンボルセットシーケンスは、既知のパターンまたは低データレートパターンを含んでいてもよい。いくつかの実施形態では、グループ検出器134(図1)が、前のグループの決定における誤りを検出し、または訂正する。例えば、誤りは、センス増幅器(図1)への入力および/またはセンス増幅器(図1)からの出力に基づいて検出し、かつ/または訂正し得る。いくつかの実施形態では、任意選択の制御論理122および132(図1)が、例えば、オートネゴシエーション技法を使用して改善措置および/または調整を開始することができる。このオートネゴシエーション技法中、構成要素のうちの1つ内の受信回路(例えば、図1の受信器112)が、所与のサブチャネル上の信号への変更の有効性またはチャネル(例えば、図1のチャネル114)の状態についてのフィードバックを別の構成要素内の送信回路(図1の送信器110等)に提供し得る。このフィードバックに基づいて、送信回路はこれら信号をさらに変更してもよい。例えば、改善措置を実行してもよい。
図5は、別の実施形態によるシステム500を示す。システム500は図1のシステム100と同様であり、同じように識別される要素は同じまたは同様である。図1の復号器128の機能は、フリップフロップ505およびマルチプレクサ510の組み合わせを使用して達成される。フリップフロップ505は、比較回路126の出力をサンプリングし、マルチプレクサ510は、グループ検出器134により識別される前の符号グループGPpに基づいて、各時間間隔に一対のセンス増幅器SAyy(図2)を選択する。
図6は、別の実施形態によるシステム600を示す。システム600は図1のシステム100と同様であり、同じように識別される要素は同じまたは同様である。図1の復号器128およびグループ検出器134の機能は、アナログスイッチ605、2つのセンス増幅器を有する比較回路610、フリップフロップ615、およびグループ検出器・選択論理620の組み合わせを使用して達成される。グループ検出器・選択論理620は、前の実施形態と同様に、前のグループ番号GPpを追跡し、ノードに対する2対を比較回路610内の2つのセンス増幅器の入力に接続するようにスイッチ605に指示する。次に、フリップフロップ615はセンス増幅器からの出力を捕捉する。グループ検出器・選択論理620のノード選択は、前の時間間隔において2つの0を表したノード対を一方のセンス増幅器に結合し、前の時間間隔において2つの1を表したノード対を他方のセンス増幅器に結合する。したがって、2つのセンス増幅器が前例のセンス増幅器SAyyとして動作する。
上記実施形態は、2つのセンス増幅器からの出力を利用してデータを復号化する。他の実施形態は、追加のセンス増幅器の出力を考慮することによりデータを復号化する。例えば、復号器は、いくつかの時間間隔にわたって利用可能なすべてのセンス増幅器の出力をサンプリングし、その結果生成されるサンプルをトレリスに適用して、最も確率の高いデータシーケンスを決定する。ビタビ復号化が、最も確率の高いトレリス符号化データシーケンスを見つける周知の1つのアルゴリズムである。
表2は、別の実施形態において使用される符号化表を提供する。この例では、最大で9個の入力データが、6つのリンクまたはワイヤ上の最大で20個の符号ワード(10個の符号ワードグループ内の)にマッピングされる。表2は、入力データの9つの候補値(0〜8)の符号化に使用される符号ワードおよび後続符号ワードを感知する際に利用されるセンス増幅器も提供する。以下の例では、表2の符号空間を使用して、3ビットデータDQ[2:0]の8つの可能な値000〜111を、6リンクチャネルを介して送信するための6ビット符号ワードにマッピングする。これは、6つの導体(3対の導体)を使用して3ビットシンボルを並列に伝達する差動シグナリングと同じピン効率を表す。この符号化・復号化技法は、タイミングマージンおよび電圧マージンを向上させるが、その結果として、同様の差動システムと比較して向上した速度性能および/または雑音耐性を提供する。
Figure 2011502401
図7は、表2の符号空間を利用して3ビットデータ(すなわち、最大で8個の入力パターン候補000〜111、すなわち十進法での0〜7)を符号化する実施形態において、3シンボルデータパターンDQ[2:0]シーケンスおよび対応する6シンボル符号ワードS[5:0]を示す波形図700である。
時間T0において始まり、現在の符号ワードは、グループ0(Grp#=0)の符号ワード0であり、これはシンボルS[5:0]=000111として表される。シンボルS[5:0]のビット位置は、各リンクa、b、c、d、e、およびfに対応する(例えば、S[5]はリンクa上に表される論理値である)。符号化技法は、時間的に隣接する直接先行符号ワードに基づいて、連続した各符号ワードを符号化する。図7の一連の時間間隔T0〜T10において、現在の時間間隔内の各符号ワードが、後続データDQ[2:0]の符号化に使用されて、次の時間間隔内の後続符号ワードが形成される。例えば、間隔T0が現在の時間間隔であると仮定すると、符号ワード0、すなわち000111が、時間間隔T1中にデータDQ[2:0]=000を符号ワード100011に符号化するために使用される。この符号化は、4シンボル符号ワードの時間的に隣接する各対に対して繰り返される。
この符号化技法は、現在の時間間隔T0のシンボルを2つのシンボルセット:論理0を表す第1のセット705および論理1を表す第2のセット710に分ける。この実施形態では、この符号化技法は、ノード705および710の第1および第2のセットのそれぞれで1つのみのシンボルが遷移するように、時間間隔T1において後続符号ワードを符号化する。この技法では、時間間隔T1におけるデータパターンDQ[2:0]=000は、時間T1における符号ワードが、時間間隔T0からの符号ワードにより画定される第1のノードセット{a,b,c}上の第3のシンボルセット715(S[5:3]=100)および第2のノードセット{d,e,f}上の第4のシンボルセット720(S[2:0]=011)として表されるように、時間間隔T1において符号ワードに符号化される。時間間隔T1におけるデータDQ[2:0]の符号化は、各セットが一定の正の数の論理0シンボルを有する第1のシンボルグループから第3のシンボルセット715を選択すると共に、各シンボルが一定の正の数の論理1シンボルを有する第2のシンボルグループから第4のシンボルセット720を選択する。
間隔T0からT1への遷移は、1つの0から1への遷移および1つの1から0への遷移を含む符号ワード0から符号ワード2(000111から10011)への遷移である。表2を参照すると、符号ワード0に続き得るすべての符号ワードは、1つの0から1への遷移および1つの1から0への遷移を含む。したがって、符号ワード0からの遷移は、最後の符号ワード内で0を表すために使用されたノードが現在では、厳密に1つの論理1および2つの論理0を含む混合されたシンボルタイプを表し、最後の符号ワード内で1を表すために使用されたノードが現在では、厳密に1つの論理0および2つの論理1を含む混合されたシンボルタイプを表す符号ワードをもたらす。
時間間隔T2において後続符号ワードを作成するに当たり(すなわち、現在の時間間隔はT1)、第1のノードセット725はリンクb、c、およびdに関連するものになり(すべて0)、第2のノードセット730はリンクa、e、およびfに関連するものになる(すべて1)。時間間隔T3における後続符号ワードは、第1および第2のシンボルセット725および730のそれぞれ内の1つのシンボルが遷移するように符号化される。より一般には、各後続符号ワードは、前の時間間隔における1のセットを示すノードの集まりおよび0のセットを示すノードの集まりのそれぞれが、現在の間隔において0および1が混合されたセットを確実に含むように符号化される。符号化技法のこの特徴により、復号器は、前の時間間隔中に同じ電圧レベルであったノード上の異なるシンボルの比較に頼ることができる。
後続符号ワードは、隣接する符号ワード間で確定されている数の遷移をもたらす一定数の第1および第2のタイプのシンボルを示すグループから選択される。しかし、第1および第2のタイプのシンボルの一定数は、異なる符号ワード遷移で異なっていてもよい。符号ワード0からの遷移は、2つの遷移、例えば、前の間隔において論理0を表したノードセットでの1つの遷移および前の間隔において論理1を表したノードセットでの1つの遷移をもたらす。他の後続符号ワードは、異なる数の遷移を含んでいてもよい。表2を参照すると、符号ワード15は、符号ワード2,13,11,8,7,5,0,15,および18のうちの任意の符号ワードに遷移し得る。各例において、後続符号ワードは、4つの遷移、すなわち前の間隔において論理0を表したノードでの2つの遷移および前の間隔において論理1を表したノードでの2つの遷移を必要とする。
図7は、符号ワード15から符号ワード13への遷移を示し、4つの遷移、すなわち2つの0から1への遷移および2つの1から0への遷移を使用して表される後続符号ワードの例を提供する。表2を参照すると、符号ワード15の直後のすべての符号ワードは、同じ一定数の0遷移および1遷移を含む。
上記説明および添付図面では、特定の用語および図面記号が、本発明の完全な理解を提供するために記されている。場合によっては、用語および記号は、本発明の実施に必要ない特定の細部を意味してもよい。例えば、本発明の実施形態は、多重パルス振幅符号化(多重PAM)信号と併用されるように構成されてもよい。
本明細書において説明した回路のうちの1つまたは複数を備える集積回路または集積回路の部分を設計するプロセスの出力は、例えば、磁気テープ、光ディスク、または磁気ディスク等のコンピュータ可読媒体であってもよい。コンピュータ可読媒体には、集積回路または集積回路の部分として物理的に具体化し得る回路を記述するデータ構造または他の情報を符号化してもよい。様々なフォーマットをこのような符号化に使用し得るが、これらデータ構造は一般に、カルテック中間フォーマット(Caltech Intermediate Format(CIF))、CalmaのGDSIIストリームフォーマット(GDSII)、または電子設計交換フォーマット(EDIF)で書かれる。集積回路設計の当業者は、上記で詳述したようなタイプの概略図および対応する説明からこのようなデータ構造を作成し、そのデータ構造をコンピュータ可読媒体に符号化することができる。集積回路製造の当業者は、このような符号化データを使用して、本明細書で説明した回路のうちの1つまたは複数を備える集積回路を製造することができる。
特定の実施形態に関連して本発明を説明したが、特許請求の範囲は示されたものに限定されない。例えば、上記実施形態は2−4および3−6符号化技法を示す。より一般には、実施形態は、N−M符号化をサポートすることができる。但し、MはNよりも大きく、少なくとも4である。Nシンボルデータは、可能なNシンボル値のすべてまたはサブセットを使用して表すことができる。さらに、上記で詳述された実施形態は、異なる入力データ幅をサポートするように複製し、かつ/または組み合わせることができる(例えば、4つの2−4符号器を論理的に組み合わせて、16のリンクを介して8ビットデータを伝達することができる)。さらに、構成要素によっては、互いに直接接続されて示されるものもあれば、中間構成要素を介して接続されて示されるものもある。各事例において、相互接続または「結合」する方法が、2つ以上の回路ノードまたは端子間にある所望の電気通信を確立する。このような結合は、当業者に理解されるように、いくつかの回路構成を使用して達成可能なことが多い。例えば、上記符号空間は、平衡されたシグナリングを提供し、AC結合リンクをサポートする。他の実施形態は、平衡されないシグナリングであってもよく、DC結合リンクを含んでもよく、またはこれら両方であってもよい。したがって、添付の特許請求の範囲の趣旨および範囲は、上記説明に限定されるべきではない。「means for」または「step for」を特に挙げる請求項のみが、米国特許法第112条第6段落において要求されるように解釈されるべきである。

Claims (21)

  1. Nシンボルデータパターンを連続したMシンボル符号ワードに符号化する方法であって、MはNよりも大きく、前記方法は、
    前記Mシンボル符号ワードのうちの時間的に隣接する各対について、一連の時間間隔のそれぞれにおいて、現在の符号ワードを現在の時間間隔に含め、前記現在の符号ワードの直後の後続符号ワードを次の時間間隔に含めるステップを含み、
    前記Nシンボルパターンのうちの最初のシンボルを前記現在の符号ワードに符号化するステップを含み、
    前記現在の符号ワードは、第1の信号ノードセット上の第1のタイプの第1のシンボルセットおよび第2の信号ノードセット上の第2のタイプの第2のシンボルセットとして表され、
    前記Nシンボルパターンのうちの次のシンボルを前記後続符号ワードに符号化するステップを含み、
    前記後続符号ワードは、前記第1の信号ノードセット上の前記第1および第2のシンボルタイプの第3のシンボルセット、および、前記第2の信号ノードセット上の前記第1および第2のシンボルタイプの第4のシンボルセットとして表され、
    前記Nシンボルパターンのうちの次のシンボルを符号化するステップは、一定の正の数の前記第1のタイプのシンボルを有する第1のシンボルグループから前記第3のシンボルセットを選択し、一定の正の数の前記第2のタイプのシンボルを有する第2のシンボルグループから前記第4のシンボルセットを選択する、方法。
  2. 前記第1のタイプは論理0を表し、前記第2のタイプは論理1を表す、請求項1に記載の方法。
  3. 前記符号ワードを符号ワードグループにグループ化するステップをさらに含み、
    前記現在の符号ワードは前記符号ワードグループのうちの第1のグループ内にあり、
    前記Nシンボルパターンのうちの次のシンボルを前記後続符号ワードに符号化するステップは、前記後続符号ワードを、前記符号ワードグループのうちの前記第1のグループとは異なる前記符号ワードグループのうちの第2のグループに制限する、請求項1に記載の方法。
  4. 前記符号ワードグループのそれぞれは相補的な符号ワードからなる、請求項3に記載の方法。
  5. 前記隣接するMシンボル符号ワードは、同数の前記第1のタイプのシンボルを有する、請求項1に記載の方法。
  6. Nは2であり、Mは4である、請求項1に記載の方法。
  7. 複数の符号器出力端子を有する符号器を備え、
    前記符号器は、データを連続した符号ワードシーケンスに符号化し、各符号ワードは、前記符号器出力端子の第1のセット上の第1のタイプの第1のシンボルセットおよび前記符号化出力端子の第2のセット上の第2のタイプの第2のシンボルセットとして表され、前記符号ワードは符号空間を画定し、
    前記符号器は、現在の符号ワードのそれぞれを前記符号空間内の前記符号ワードのサブセットから選択し、
    前記符号ワードのサブセット内の各符号ワードは、一定数のシンボル遷移だけ、前記現在の符号ワードの前記直接先行符号ワードと異なる、集積回路。
  8. 前記一定数のシンボル遷移は、同数の前記第1のタイプから前記第2のタイプへの遷移、および、前記第2のタイプから前記第1のタイプへの遷移を含む、請求項7に記載の集積回路。
  9. 前記一定数のシンボル遷移は、隣接する符号化対毎に異なる、請求項7に記載の集積回路。
  10. 前記第1のシンボルタイプは論理0を表し、前記第2のシンボルタイプは論理1を表す、請求項7に記載の集積回路。
  11. 一連の時間間隔にわたって一連の並列シンボルセットを受信する入力ノードを備え、
    現在のシンボルセットを現在の時間間隔に含め、前のシンボルセットを前の時間間隔に含め、前記シンボルセット内の各シンボルは複数のシンボル値のうちの1つを表し、
    一対になった前記入力ノードのそれぞれに結合されて、前記シンボルを受信する第1および第2の入力端子ならびに比較結果を提供する比較回路出力ノードをそれぞれ有する比較回路を備え、
    前記比較回路出力ノードのそれぞれ1つにそれぞれ結合される検出器入力端子を有する検出器を備え、
    前記検出器は、前記比較回路のいずれが前記前の時間間隔において2つの同じシンボルを受信したかを識別し、前記現在の時間間隔において、前記識別された比較回路からの比較結果を復号化する、集積回路。
  12. 前記入力ノードは、少なくとも4つの入力ノードを含み、前記比較回路は、前記入力ノードの各対の比較結果を提供する、請求項11に記載の集積回路。
  13. 前記複数のシンボル値は、論理0を表す第1のシンボル値および論理1を表す第2のシンボル値を含む、請求項11に記載の集積回路。
  14. 前記復号器は、前記並列シンボルセットの各シンボルセットを、符号空間を画定する複数の符号ワードのうちの対応する符号ワードに符号化し、
    前記復号器は、前の符号ワードに依存して各シンボルセットを前記対応する符号ワードに復号化する、請求項11に記載の集積回路。
  15. 前記符号空間は、相補的な符号ワードのグループを含み、前記前の符号ワードは、前記相補的な符号ワードのグループのうちの第1のグループからのものであり、前記復号器は、前記シンボルセットの現在のパターンを、前記符号ワードのグループのうちの前記第1のグループを含まない前記符号空間の部分空間に復号化する、請求項14に記載の集積回路。
  16. 前記符号ワードのそれぞれのグループを検出する、グループ検出器をさらに備える、請求項14に記載の集積回路。
  17. 第1のシンボルタイプのシンボルおよび第2のタイプのシンボルをそれぞれ含む並列符号ワードシーケンスを復号化する方法であって、
    ノード上で前記符号ワードのうちの第1の符号ワードを受信するステップと、
    前記第1のシンボルタイプのシンボルを表す前記ノードの第1のセットおよび前記第2のシンボルタイプのシンボルを表す前記ノードの第2のセットを識別するステップと、
    前記ノード上で前記符号ワードのうちの第2の符号ワードを受信するステップと、
    前記ノードの第1のセット上の少なくとも一対のシンボルおよび前記ノードの前記第2のセット上の少なくとも一対のシンボルを比較して、第1の比較結果を生成するステップと、
    前記第1の比較結果を復号化するステップと
    を含む、方法。
  18. 前記第1の比較結果のいずれも、前記ノードの第1のセットからのシンボルを前記ノードの第2のセットからのシンボルと比較した結果ではない、請求項17に記載の方法。
  19. 前記比較するステップは、同じシンボルタイプのシンボルを比較して、第2の比較結果を生成するステップを含み、前記方法は、前記第1の比較結果を復号化する際に、前記第2の比較結果を無視するステップをさらに含む、請求項17に記載の方法。
  20. 一連の時間間隔にわたって一連の並列シンボルセットを受信する入力ノードを備え、
    現在のシンボルセットを現在の時間間隔に含め、前のシンボルセットを前の時間間隔に含め、前記シンボルセット内の各シンボルは、複数のシンボル値のうちの1つを表し、
    一対の前記入力ノードのそれぞれ1つに結合されて、前記シンボルを受信する第1および第2の入力端子ならびに比較結果を提供する比較回路出力ノードをそれぞれ有する比較回路を備え、
    現在の各時間間隔について、前記比較回路のうちのいずれのサブセットが、前記前の時間間隔において一対の同じシンボル値を受信したかを判断し、前記現在の時間間隔中に、前記比較回路の前記サブセットからの前記比較結果を復号化する手段を備える、集積回路。
  21. 複数の符号器出力端子を有する符号器を含む第1の集積回路と、
    第2の集積回路と
    を備え、
    前記符号器は、データを連続した符号ワードシーケンスに符号化し、
    各符号ワードは、前記符号器出力端子のうちの第1のセット上の第1のタイプの第1のシンボルセット、および、前記符号器出力端子のうちの第2のセット上の第2のタイプの第2のシンボルセットとして表され、
    前記符号ワードは符号空間を画定し、
    前記符号器は、前記符号空間内の前記符号ワードのサブセットから現在の符号ワードのそれぞれを選択し、
    前記符号ワードのサブセット内の各符号ワードは、前記現在の符号ワードの前記直接先行符号ワードから一定数のシンボル遷移だけ異なっており、
    前記第2の集積回路は、
    一連の時間間隔にわたって前記連続した符号ワードに対応する一連の並列シンボルセットを受信する入力ノードであって、現在の符号ワードを現在の時間間隔に含め、前の符号ワードを前の時間間隔に含める、入力ノードと、
    一対の前記入力ノードのそれぞれ1つに結合されて、前記シンボルを受信する第1および第2の入力端子ならびに比較結果を提供する比較回路出力ノードをそれぞれ有する比較回路と、
    前記比較回路出力ノードのそれぞれ1つにそれぞれ結合される復号器入力端子を有する復号器であって、前記比較回路のいずれが、前記前の時間間隔において2つの同じシンボル値を受信したかを識別し、前記現在の時間間隔において、前記識別された比較回路からの前記比較結果を復号化する、復号器
    を含む、システム。
JP2010531095A 2007-10-24 2008-08-29 タイミングマージンが改良された符号化技法および復号化技法 Pending JP2011502401A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98226707P 2007-10-24 2007-10-24
PCT/US2008/074752 WO2009055146A1 (en) 2007-10-24 2008-08-29 Encoding and decoding techniques with improved timing margin

Publications (1)

Publication Number Publication Date
JP2011502401A true JP2011502401A (ja) 2011-01-20

Family

ID=40090327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010531095A Pending JP2011502401A (ja) 2007-10-24 2008-08-29 タイミングマージンが改良された符号化技法および復号化技法

Country Status (4)

Country Link
US (1) US8279094B2 (ja)
EP (1) EP2215792A1 (ja)
JP (1) JP2011502401A (ja)
WO (1) WO2009055146A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9106238B1 (en) * 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9246713B2 (en) * 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
EP2926260B1 (en) 2013-01-17 2019-04-03 Kandou Labs S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
EP2979388B1 (en) 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
JP6317474B2 (ja) 2014-02-02 2018-04-25 カンドウ ラボズ ソシエテ アノニム 制約isi比を用いる低電力チップ間通信の方法および装置
CN106105123B (zh) 2014-02-28 2019-06-28 康杜实验室公司 用于发送时钟嵌入式向量信令码的方法和系统
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
WO2016014423A1 (en) 2014-07-21 2016-01-28 Kandou Labs S.A. Multidrop data transfer
WO2016019384A1 (en) 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
EP3314835B1 (en) 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185072A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. High performance phase locked loop
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
CN109417521B (zh) 2016-04-28 2022-03-18 康杜实验室公司 低功率多电平驱动器
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
CN115567164A (zh) 2017-04-14 2023-01-03 康杜实验室公司 向量信令码信道的流水线式前向纠错方法和装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925A (en) * 1854-11-14 Slide-valve for the exhaust-steam
US9180A (en) * 1852-08-10 Method of sectrarktg movable points of railroad-frogs
US9179A (en) * 1852-08-10 Henry w
US4864303A (en) * 1987-02-13 1989-09-05 Board Of Trustees Of The University Of Illinois Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
US5220568A (en) * 1988-05-31 1993-06-15 Eastman Kodak Company Shift correcting code for channel encoded data
US5144304A (en) * 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals
SE517770C2 (sv) * 1997-01-17 2002-07-16 Ericsson Telefon Ab L M Seriell-parallellomvandlare
US6999516B1 (en) * 2001-10-24 2006-02-14 Rambus Inc. Technique for emulating differential signaling
US7142612B2 (en) * 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
US7248696B2 (en) 2002-09-12 2007-07-24 International Business Machines Corporation Dynamic system bus encryption using improved differential transitional encoding
US20050058150A1 (en) * 2003-09-16 2005-03-17 Boles Glenn M. Method and apparatus for enhancing packet communication
US7307554B2 (en) * 2004-12-20 2007-12-11 Kawasaki Microelectronics, Inc. Parallel data transmission method and parallel data transmission system
US7855665B1 (en) * 2007-04-27 2010-12-21 Marvell International Ltd. Enumerative DC-RLL constrained coding

Also Published As

Publication number Publication date
EP2215792A1 (en) 2010-08-11
WO2009055146A1 (en) 2009-04-30
US20100290481A1 (en) 2010-11-18
US8279094B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
JP2011502401A (ja) タイミングマージンが改良された符号化技法および復号化技法
US10652067B2 (en) Orthogonal differential vector signaling codes with embedded clock
US8159375B2 (en) Simplified receiver for use in multi-wire communication
US20100265109A1 (en) Encoding and decoding techniques for bandwidth-efficient communication
US10033560B2 (en) Three phase and polarity encoded serial interface
US10397028B2 (en) Decision feedback equalizer
JP3590209B2 (ja) 変調符号化方法
WO2018223899A1 (zh) 编码方法及装置、解码方法及装置以及显示装置
US20100040169A1 (en) Coding methods and systems for improved error margins
TW201810959A (zh) 用於符號轉變時鐘轉碼的偵錯和糾錯的翻轉位元
JP4029498B2 (ja) ビタビ検出方法並びにビタビ検出装置
JPH06318929A (ja) 消去フラグを出力するミラー2乗デコーダ
US9559872B2 (en) Signal transmission system
US8724243B1 (en) Systems and methods for run length limited encoding
JP2005210695A (ja) データ伝送方式およびデータ伝送回路
JPH1198021A (ja) 復調装置および復調方法、並びに伝送媒体
US8155246B2 (en) Methods, apparatus, and systems for determining 1T path equivalency information in an nT implementation of a viterbi decoder
KR20010067399A (ko) 디지털 시스템을 위한 효율적인 아날로그 디지탈 변환기
TWI835597B (zh) 下降緣調變訊號接收器與下降緣調變訊號取樣方法
JPH05129964A (ja) デジタルデータのエラー訂正装置
JP3221761B2 (ja) 畳み込み符号化回路
JP2005354431A (ja) 順序論理回路
JPH09139672A (ja) A/d変換器および情報再生装置
JPH11339400A (ja) 変復調回路及び変復調方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408