TW201810959A - 用於符號轉變時鐘轉碼的偵錯和糾錯的翻轉位元 - Google Patents

Abstract

揭示用於多線介面上的傳輸中的差錯偵測的裝置、系統以及方法。一種此種方法包括以下步驟：在要傳輸的字中提供複數個資料位元，使得該複數個資料位元的位元次序相對於要傳輸的字的位元次序而言被翻轉；提供EDC作為要傳輸的字的一或多個最低有效位元並且毗鄰要傳輸的字中的該複數個資料位元的最高有效位元；將要傳輸的字轉換成轉變數；及將該轉變數作為符號序列在該多線介面上傳輸。該EDC可具有長度和已知固定值，且長度被選擇成使解碼器能夠偵測或糾正該符號序列中的一或多個符號差錯。

Description

用於符號轉變時鐘轉碼的偵錯和糾錯的翻轉位元

本專利申請案主張2016年8月22日在美國專利局提出申請的臨時專利申請案第62/378,054和2017年8月10日在美國專利局提出申請的非臨時申請案第15/673,678的優先權和權益，每一件申請案的全部內容在下文經由整體援引以及出於所有適用目的而納入於此。

本案係關於實現資料通訊介面上的高效操作，且更具體地係關於促進採用符號轉變時鐘轉碼的資料通訊介面中的偵錯。

資料通訊介面可以採用符號轉變時鐘轉碼來將時鐘資訊嵌入在編碼將經由具有多條信號導線的介面傳輸的資料的符號序列中，從而消除對專用時鐘信號線的需求。

在多信號資料傳遞（多線差分信號傳遞，諸如N階乘（N !）低電壓差分信號傳遞（LVDS））的某些實例中，可執行轉碼（例如，一種編碼類型到另一編碼類型的數位-數位資料轉換）以便經由在每一符號循環引起符號轉變而不是在單獨的資料通道（差分傳輸路徑）中發送時鐘資訊的方式來嵌入符號時鐘資訊。經由此類轉碼來嵌入時鐘資訊亦可最小化時鐘與資料信號之間的偏斜並消除用鎖相迴路（PLL）來從資料信號中恢復時鐘資訊的需求。在一個實例中，根據習知積體電路間（I2C）協定或相機控制介面（CCI）協定來操作的兩線串列匯流排可被調適成根據由行動工業處理器介面（MIPI）聯盟定義的I3C高資料率（HDR）標準和協定、CCI擴展（CCIe）匯流排，或採用轉變編碼的其他協定來操作。

偵錯在採用轉變編碼的資料傳遞介面中可能是有問題的，因為信號傳遞狀態差錯與從資料傳遞介面解碼的資料中的差錯之間通常沒有直接關聯。資料位元與信號傳遞狀態之間無關聯性可以致使習知偵錯技術在被應用於轉變編碼介面時無效。

將期望在使用符號轉變時鐘轉碼來進行通訊的各設備之間的傳輸中提供可靠的偵錯。

本案的某些態樣係關於提供使用符號轉變時鐘轉碼來進行通訊的各設備之間的傳輸中的可靠偵錯的系統、裝置、方法和技術。

根據本文揭示的某些態樣，可偵測轉變編碼多線介面上的傳輸中的多個符號差錯。在一個實例中，要在轉變編碼多線介面上傳達的資料可被轉換成轉變數，並且轉變數的各數位可被轉換成符號序列以供在複數個導線或連接器上傳輸。可使用基於可能符號轉變的最大數目的數值系統來表達轉變數。在一些實例中，可供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數是可供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數至少減1。

可使用偵錯常數（EDC）來偵測符號差錯，EDC可被配置成亦包括資料字的複數個位元中的預定數目的最低有效位元。可基於可供用於對複數個導線或連接器上的資料傳輸進行編碼的每符號狀態總數來決定或計算最低有效位元的預定數目。影響符號序列中的一或多個符號的符號差錯可以使EDC的經解碼版本具有與在傳輸器處追加到資料字的EDC的已知固定值不同的值。

根據某些態樣，一種傳輸設備可包括：耦合到複數個連接器的通訊收發機；配置成提供已追加EDC的資料字的偵錯邏輯；配置成將資料字轉換成轉變數以及從轉變數產生符號序列的編碼器；及配置成在複數個連接器上傳輸符號序列的傳輸器電路。EDC可具有已知固定值和固定長度。在符號序列中的一或多個符號在傳輸期間被修改時，EDC可被修改。

在一態樣，可使用轉變數的數位和在前符號來產生每一符號。時鐘資訊可被嵌入在符號序列中的連貫符號之間的轉變中。

在一態樣，EDC可被追加作為一數目的最低有效位元，最低有效位元的數目是基於能供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的。可基於用來對資料字進行編碼的符號總數來決定最低有效位元的數目。該複數個連接器可包括數個（N 個）單端連接器。該複數個連接器可包括攜帶多級差分信號的N 個連接器。在一個實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。在另一實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。

在一態樣，在每一轉變處可用的狀態總數可以是3。在第一實例中，EDC可包括8位元。在第二實例中，符號序列可包括17個或更多符號，且EDC可包括9位元。在第三實例中，在每一轉變處可用的狀態總數是5時，EDC可包括10位元。在第四實例中，在每一轉變處可用的狀態總數是5且符號序列包括8個或更多符號時，EDC可包括11位元。

根據某些態樣，一種在多線介面上傳輸資料的方法包括以下步驟：在要傳輸的字中提供複數個資料位元，使得該複數個資料位元的位元次序相對於要傳輸的字的位元次序而言被翻轉；提供EDC作為要傳輸的字的一或多個最低有效位元並且毗鄰要傳輸的字中的該複數個資料位元的最高有效位元；將要傳輸的字轉換成轉變數；及將轉變數作為符號序列在多線介面上傳輸。可使用基於每符號可能狀態的最大數目的數值系統來表達轉變數。EDC的長度可以是至少一個位元且EDC可具有被選擇成使得解碼器能夠偵測或糾正符號序列中的一或多個符號差錯的已知固定值和長度。EDC的長度和已知固定值可被選擇成使得影響符號序列中的一或多個符號的傳輸差錯導致該EDC在被解碼時具有與該已知固定值不同的值。EDC可被提供作為一數目的位元，該數目是基於符號序列中的符號數目以及可供用於對多線介面上的資料傳輸進行編碼的每符號狀態總數來決定的。在一個實例中，EDC包括8位元。

在一些實例中，傳輸電路可使用轉變數的數位和符號序列中的在前符號來產生符號序列中的每一符號。時鐘資訊被嵌入在符號序列中的連貫符號之間的轉變中。

在一些實例中，傳輸電路可以在要傳輸的字中在比指派用於攜帶複數個資料位元的位元更高的有效位元中提供控制位元。

在一些實例中，傳輸電路可以選擇用於多線介面上的事務的偵錯或糾錯水平，根據所選擇的偵錯或糾錯的水平來配置EDC的長度，以及根據EDC的長度來定義該複數個資料位元中的位元數目。

根據某些態樣，一種裝置包括：用於提供要在複數個連接器上傳輸的複數個位元的構件，其中該複數個位元包括具有已知固定值和固定長度的EDC，其中EDC被用於偵錯。該裝置可包括：用於將該複數個位元轉換成轉變數的構件；用於將轉變數轉換成符號序列的構件；及用於在複數個連接器上傳輸該符號序列的構件。可使用基於每符號可能狀態的最大數目的數值系統來表達轉變數。在符號序列中的一個或兩個符號在傳輸期間被修改時，EDC可被修改。

在一態樣，時鐘被嵌入在符號序列中的諸符號之間的轉變中。

在一態樣，影響符號序列中的一個或兩個符號的傳輸差錯可導致EDC當在接收器處被解碼時具有與已知固定值不同的值。

在一態樣，EDC被提供作為一數目的最低有效位元，最低有效位元的數目是基於能供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的。在第一實例中，在每一轉變處可用的狀態總數可以是3，且EDC可包括8位元。在第二實例中，在每一轉變處可用的狀態總數可以是3，符號序列包括17個或更多符號，且EDC可包括9位元。在第三實例中，在每一轉變處可用的狀態總數可以是5，且EDC可包括10位元。

根據某些態樣，一種從多線介面接收資料的方法包括以下步驟：從複數個連接器接收符號序列；將符號序列轉換成轉變數，轉變數的每一數位表示在複數個連接器上傳輸的兩個連貫符號之間的轉變；將轉變數轉換成複數個位元；及基於該複數個位元中包括的EDC的值來決定在符號序列的傳輸期間是否發生一個或兩個符號差錯。EDC可作為已知固定值和基於被定義用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的固定長度被傳輸。

在一態樣，時鐘被嵌入在符號序列中的諸符號之間的轉變中。

在一態樣，可使用基於在複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的最大數目的數值系統來表達轉變數。

在一態樣，一個或兩個符號差錯可以使得EDC的經解碼版本具有與已知固定值不同的值。

在一態樣，EDC可被提供作為該複數個位元中的一數目的最低有效位元。可基於可供用於對該複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定最低有效位元的數目。可基於用來對該複數個位元進行編碼的符號總數來決定或計算最低有效位元的數目。該複數個連接器可包括N 個單端連接器。該複數個連接器可包括攜帶多級差分信號的N 個連接器。在第一實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。在第二實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。

在第三實例中，在每一轉變處可用的狀態總數是3時，EDC可包括8位元。在第四實例中，在每一轉變處可用的狀態總數是3且符號序列包括17個或更多符號時，EDC可包括9位元。在第五實例中，在每一轉變處可用的狀態總數是5時，EDC可包括10位元。在第六實例中，在每一轉變處可用的狀態總數是5且符號序列包括8個或更多符號時，EDC可包括11位元。

根據某些態樣，一種裝置包括：用於從複數個連接器接收符號序列的構件；用於將符號序列轉換成轉變數的構件，轉變數的每一數位表示在該複數個連接器上傳輸的兩個連貫符號之間的轉變；用於將轉變數轉換成複數個位元的構件；及用於基於該複數個位元中包括的EDC的值來決定在符號序列的傳輸期間是否發生一個或兩個符號差錯的構件。EDC可作為已知固定值和具有基於被定義用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的固定長度被傳輸。

在一態樣，時鐘被嵌入在符號序列中的諸符號之間的轉變中。

在一態樣，可使用基於在複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的最大數目的數值系統來表達轉變數。

在一態樣，一個或兩個符號差錯可以使得EDC的經解碼版本具有與已知固定值不同的值。

在一態樣，EDC可被提供作為該複數個位元中的一數目的最低有效位元。可基於可供用於對該複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定最低有效位元的數目。可基於用來對該複數個位元進行編碼的符號總數來計算或以其他方式決定最低有效位元的數目。該複數個連接器可包括N 個單端連接器。該複數個連接器可包括攜帶多級差分信號的N 個連接器。在第一實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。在第二實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。在第三實例中，在每一轉變處可用的狀態總數是3時，EDC可包括8位元。在第四實例中，在每一轉變處可用的狀態總數是3且符號序列包括17個或更多符號時，EDC可包括9位元。在第五實例中，在每一轉變處可用的狀態總數是5時，EDC可包括10位元。在第六實例中，在每一轉變處可用的狀態總數是5且符號序列包括8個或更多符號時，EDC可包括11位元。

根據某些態樣，一種電腦可讀取儲存媒體上可儲存有指令。該儲存媒體可包括暫時性或非暫時性儲存媒體。該等指令可由處理器執行以使得處理器從複數個連接器接收符號序列；將符號序列轉換成轉變數，轉變數的每一數位表示在複數個連接器上傳輸的兩個連貫符號之間的轉變；將轉變數轉換成複數個位元；及基於該複數個位元中包括的EDC的值來決定在符號序列的傳輸期間是否發生一或多個符號差錯。EDC可作為已知固定值和具有基於被定義用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的固定長度被傳輸。

在一態樣，時鐘被嵌入在符號序列中的諸符號之間的轉變中。

在一態樣，可使用基於在複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的最大數目的數值系統來表達轉變數。

在一態樣，一個或兩個符號差錯可以使得EDC的經解碼版本具有與已知固定值不同的值。

在一態樣，EDC可被提供作為該複數個位元中的固定數目的最低有效位元。可基於可供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來計算或以其他方式決定最低有效位元的固定數目。可基於用來對該複數個位元進行編碼的符號總數來決定最低有效位元的固定數目。該複數個連接器可包括N 個單端連接器。該複數個連接器可包括攜帶多級差分信號的N 個連接器。在第一實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。在第二實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。在第三實例中，在每一轉變處可用的狀態總數是3時，EDC可包括8位元。在第四實例中，在每一轉變處可用的狀態總數是3且符號序列包括17個或更多符號時，EDC可包括9位元。在第五實例中，在每一轉變處可用的狀態總數是5時，EDC可包括10位元。在第六實例中，在每一轉變處可用的狀態總數是5且符號序列包括8個或更多符號時，EDC可包括11位元。

根據某些態樣，一種設備包括：耦合到複數個連接器的通訊收發機；配置成在複數個連接器上接收符號序列的接收器電路；及配置成將轉變數轉換成第一資料字的解碼器，該轉變數表示符號序列中的連貫符號之間的轉變。第一資料字可包括被提供用於偵測與符號序列的傳輸相關聯的一個或兩個符號傳輸差錯的預定數目的最低有效位元。

在一態樣，時鐘可被嵌入在符號序列中的諸符號之間的轉變中。

在一態樣，可使用基於在複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的最大數目的數值系統來表達轉變數。

在一態樣，一個或兩個符號差錯可以使得EDC的經解碼版本具有與已知固定值不同的值。

在一態樣，EDC可被提供作為該複數個位元中的固定數目的最低有效位元。可基於可供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來計算或決定最低有效位元的固定數目。可基於用來對該複數個位元進行編碼的符號總數來決定最低有效位元的固定數目。該複數個連接器可包括N 個單端連接器。該複數個連接器可包括攜帶多級差分信號的N 個連接器。在第一實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。在第二實例中，可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。

在第三實例中，在每一轉變處可用的狀態總數是3時，EDC可包括8位元。在第四實例中，在每一轉變處可用的狀態總數是3且符號序列包括17個或更多符號時，EDC可包括9位元。在第五實例中，在每一轉變處可用的狀態總數是5時，EDC可包括10位元。在第六實例中，在每一轉變處可用的狀態總數是5且符號序列包括8個或更多符號時，EDC可包括11位元。

在以下描述中，提供了具體細節以提供對各實施例的透徹理解。然而，一般技術者將理解，沒有該等具體細節亦可實踐該等實施例。例如，電路可能用方塊圖圖示以避免使該等實施例湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細圖示以免湮沒該等實施例。概覽

某些資料傳遞介面採用轉變編碼（包括3相和N !多線LVDS介面）和多線單端介面（包括I3C和CCIe介面）。轉變編碼將時鐘資訊嵌入經由該介面傳輸的信號傳遞狀態中。在某些實例中，資料被轉碼成轉變數，其中每一轉變數選擇要在當前符號之後傳輸的下一符號。每一符號可以表示該介面的信號傳遞狀態。例如，轉變數可以表示用來在可在介面上傳輸的有序符號集合中的各符號之間進行選擇的偏移。經由確保連貫符號彼此不同，該介面的信號傳遞狀態的變化在每一符號邊界處發生，從而提供被用來產生接收器處的接收時鐘的資訊。

信號傳遞狀態中將所傳輸的符號S₁ 改變成接收到的符號Se₁ 的差錯可以使接收器產生與緊接在前的符號S₂ 與已改變符號Se₁ 之間的轉變相關聯的不正確轉變數T₁ +e₁ 。T₁ 表示S₂ 與正確地傳輸的符號S₁ 之間的差異，而e₁ 是信號傳遞差錯所引入的偏移的值。第二不正確轉變數T₀ +e₀ 與已改變符號Se₁ 相關聯，其中T₀ 表示正確地傳輸的符號S₁ 與下一符號S₀ 之間的差異，而e₀ 表示由信號傳遞差錯引入的偏移的值。e₁ 和e₀ 的值沒有直接對應於信號傳遞狀態中的差錯，並且資料位元差錯與信號傳遞狀態差錯之間的無關聯性可致使習知偵錯技術在被應用於轉變編碼介面時無效。

根據本文揭示的某些態樣，經由提供偵錯常數（EDC）來在轉變編碼介面中實現可靠的偵錯。EDC可包括具有已知固定值的固定數目的位元。在一個實例中，EDC的值可具有零值，並且可被提供作為要在介面上傳輸的每一字的最低有效位元（LSB）。某些態樣係關於修改資料字格式來支援各種EDC，包括能夠偵測多符號差錯並校正一或多個符號差錯的EDC。採用轉變編碼的設備的實例

根據某些態樣，串列資料連結可被用於互連作為裝置的子元件的電子設備，該裝置諸如是蜂巢式電話、智慧型電話、通信期啟動協定（SIP）電話、膝上型設備、筆記本、小筆電、智慧型電腦、個人數位助理（PDA）、衛星無線電、全球定位系統（GPS）設備、智慧家用設備、智慧照明設備、多媒體設備、視訊設備、數位音訊播放機（例如，MP3播放機）、相機、遊戲控制台、娛樂設備、車載元件、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、電器、感測器、安全設備、自動售貨機、智慧電錶、遙控飛機、多旋翼直升機，或任何其他類似的功能設備。

圖1圖示了可採用資料通訊匯流排的裝置100的實例。裝置100可包括具有可在一或多個ASIC及/或一或多個晶片上系統（SoC）設備中實現的多個電路或設備104、106、108及/或110的處理電路102。在一個實例中，裝置100可以是通訊設備且處理電路102可具有包括處理器112的ASIC 104。ASIC 104可以實現或充當主控處理器或應用處理器。裝置100可包括一或多個周邊設備106、一或多個數據機110以及收發機108，收發機108使得該裝置能夠經由天線124與無線電存取網路、核心存取網路、網際網路及/或另一網路通訊。電路或設備104、106、108、110的配置和位置可以在各應用之間變化。

電路或設備104、106、108、110可包括子元件的組合。在一個實例中，ASIC 104可包括多於一個處理器112、板載記憶體114、匯流排介面電路116及/或其他邏輯電路或功能。處理電路102可以由可提供應用程式設計介面（API）層的作業系統來控制，該API層使得一或多個處理器112能夠執行常駐在板載記憶體114或在處理電路102上提供的其他處理器可讀取儲存122中的軟體模組。軟體模組可包括儲存在板載記憶體114或處理器可讀取儲存122中的指令和資料。ASIC 104可以存取其板載記憶體114、處理器可讀取儲存122，及/或在處理電路102外部的儲存。板載記憶體114、處理器可讀取儲存122可包括唯讀記憶體（ROM）或隨機存取記憶體（RAM）、電子可抹除可程式設計ROM（EEPROM）、快閃記憶卡，或可以在處理系統和計算平臺中使用的任何記憶體設備。處理電路102可包括、實現或能夠存取本端資料庫或其他參數儲存，該本端資料庫或其他參數儲存可維護用於配置和操作裝置100及/或處理電路102的操作參數和其他資訊。本端資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟等來實現。處理電路102亦可以可操作地耦合至外部設備，諸如天線124、顯示器126、操作者控制項（諸如開關或按鈕128、130及/或整合或外部按鍵板132），以及其他元件。使用者介面模組可被配置成經由專用通訊鏈路或經由一或多個串列資料互連與顯示器126、按鍵板132等一起操作。

處理電路102可以提供使得某些設備104、106及/或108能夠進行通訊的一或多條匯流排118a、118b、118c、120。在一個實例中，ASIC 104可包括匯流排介面電路116，其包括電路、計數器、計時器、控制邏輯和其他可配置電路或模組的組合。在一個實例中，匯流排介面電路116可被配置成根據通訊規範或協定來操作。處理電路102可包括或控制配置並管理裝置100的操作的功率管理功能。

圖2圖示連接到通訊鏈路220的裝置200的某些態樣，其中該裝置200可被實施在以下一者或多者中：行動設備、行動電話、行動計算系統、蜂巢式電話、筆記型電腦、平板計算設備、媒體播放機、遊戲設備等。裝置200可包括經由通訊鏈路220交換資料和控制資訊的複數個IC設備202和230。通訊鏈路220可被用於連接彼此緊鄰地定位或者實體上位於裝置200的不同部分中的IC設備202和230。在一個實例中，通訊鏈路220可被設在搭載IC設備202和230的晶片載體、基板或電路板上。在另一實例中，第一IC設備202可位於折疊式電話的按鍵板區段中，而第二IC設備230可位於該折疊式電話的顯示器區段中。在另一實例中，通訊鏈路220的一部分可包括電纜或光學連接。

通訊鏈路220可包括多個通道222、224和226。一或多個通道226可以是雙向的，並且可以操作在半雙工及/或全雙工模式下。一或多個通道222和224可以是單向的。通訊鏈路220可以是非對稱的，由此在一個方向上提供較高頻寬。在本文描述的一個實例中，第一通訊通道222可提供或被稱為前向鏈路，而第二通訊通道224可提供或被稱為反向鏈路。第一IC設備202可以被指定為主機系統或傳輸器，而第二IC設備230可以被指定為客戶端系統或接收器，即便IC設備202和230兩者皆被配置成在通訊通道222上傳輸和接收。在一個實例中，前向鏈路可以在將資料從第一IC設備202傳達給第二IC設備230時以較高資料率操作，而反向鏈路可以在將資料從第二IC設備230傳達給第一IC設備202時以較低資料率操作。

IC設備202和230可各自具有處理器206、236及/或處理及/或計算電路或其他此種設備或電路。在一個實例中，第一IC設備202可執行裝置200的核心功能，包括經由RF收發機204和天線214來維持通訊，而第二IC設備230可支援管理或操作顯示器控制器232的使用者介面。第一IC設備202或第二IC設備230可使用相機控制器234來控制相機或視訊輸入設備的操作。IC設備202和230中的一者或多者所支援的其他特徵可包括鍵盤、語音辨識元件，以及其他輸入或輸出設備。顯示器控制器232可包括支援顯示器（諸如液晶顯示器（LCD）面板、觸控式螢幕顯示器、指示器等）的電路和軟體驅動器。儲存媒體208和238可包括暫時性及/或非暫時性儲存設備，其被調適成維持由相應處理器206和236，及/或IC設備202和230的其他元件所使用的指令和資料。每個處理器206、236與其相應的儲存媒體208和238以及其他模組和電路之間的通訊可分別由一或多條匯流排212和242來促進。

反向鏈路（在此是第二通訊通道224）可以按與前向鏈路（在此是第一通訊通道222）相同的方式操作，並且第一通訊通道222和第二通訊通道224可以能夠以相當的速度或以不同的速度進行傳輸，其中速度可被表達為資料傳遞速率及/或時脈速率。取決於應用，前向和反向資料率可以基本上相同或相差幾個數量級。在一些應用中，單個雙向鏈路（在此是第三通訊通道226）可支援第一IC設備202與第二IC設備230之間的通訊。當例如前向和反向鏈路共享相同的實體連接並以半雙工方式操作時，第一通訊通道222及/或第二通訊通道224可以可配置以按雙向模式操作。在一個實例中，通訊鏈路220可被操作以根據行業或其他標準在第一IC設備202與第二IC設備230之間傳達控制、命令以及其他資訊。

在一個實例中，前向和反向鏈路可被配置或調適成支援寬視訊圖形陣列（WVGA）、每秒80訊框的LCD驅動器IC而不需要訊框緩衝器，以810 Mbps遞送圖元資料以供顯示器刷新。在另一實例中，前向和反向鏈路可被配置或調適成與動態隨機存取記憶體（DRAM）（諸如雙倍資料速率同步動態隨機存取記憶體（SDRAM）實現通訊。編碼設備210及/或230可以在每一時鐘轉變編碼多個位元，且多組導線可被用來傳輸和接收來自SDRAM的資料、控制信號、位址信號等。

前向和反向通道可以遵循或相容因應用而異的行業標準。在一個實例中，某些MIPI聯盟標準定義包括應用處理器的IC設備202與控制及/或支援行動設備中的相機或顯示器的IC設備230之間的實體層介面。MIPI聯盟標準包括管控遵循行動設備的MIPI聯盟規範的產品的可操作特性的規範。MIPI聯盟標準可定義採用互補金屬氧化物半導體（CMOS）平行匯流排的介面。

在一個實例中，圖2的通訊鏈路220可被實現為包括複數個信號線（記為N 條導線）的有線匯流排。該N 條導線可被配置成攜帶編碼在符號中的資料，其中每一符號定義N 條導線的信號傳遞狀態，並且其中時鐘資訊被嵌入在複數個導線上傳輸的符號序列中。

在一個實例中，兩線串列匯流排可以根據由MIPI聯盟定義的I3C HDR協定來操作。在該實例中，二進位信號在該串列匯流排的每一條導線上傳輸，且兩位元符號可以表示該串列匯流排的四個可能的信號傳遞狀態。每一符號佔用一符號傳輸區間。在轉變編碼介面中，信號傳遞狀態在每一對連貫符號傳輸區間之間變化，從而允許基於符號傳輸區間之間的轉變邊界（符號邊界）可靠地恢復時鐘信號。因此，三個符號在每一符號邊界處可供在下一符號傳輸區間中傳輸。可以使用轉變數（該轉變數是可具有值{0, 1, 2}之一的數值碼）來選擇下一符號。可經由將二進位字的一部分轉碼以獲得可被用作轉變數的三進位數來獲得轉變數。用於基於當前符號和轉變數來選擇下一符號的映射方案或演算法可隨應用而變化。MIPI聯盟定義了在I3C HDR模式中使用的演算法，但其他演算法可被用在不同I3C HDR模式中及/或其他類型的轉變編碼介面中。

圖3是圖示在兩個設備之間提供的N 線轉變編碼介面300的一個實例的示圖。在傳輸器302處，轉碼器306可被用於使用N 階乘（N !）編碼來將資料位元304和時鐘資訊編碼在要在一組N 條導線314上傳輸的符號中。時鐘資訊推導自傳輸時鐘312並且可以經由以下方式被編碼到在該N 條導線314上在 _N C₂ 個差分信號中傳輸的符號序列中：確保在連貫符號之間在該 _N C₂ 個信號中的至少一個信號上發生信號傳遞狀態轉變。當N !編碼被用來驅動該N 條導線314時，符號的每一位元作為差分信號由一組差分線路驅動器310中的一者來傳輸，其中該組差分線路驅動器310中的諸差分驅動器被耦合到該N 條導線中的不同導線對。導線對的可用組合的數目（ _N C₂ 個）決定了能夠在該N 條導線314上傳輸的信號的數目。可以基於可用於每個符號傳輸區間的可用信號傳遞狀態的數目來計算能夠被編碼在符號中的資料位元304的數目。

終接阻抗（通常為電阻性的）將該N 條導線314中的每一條耦合到終接網路316中的共用中心點318。將會領會，該N 條導線314的信號傳遞狀態反映了終接網路316中的電流的組合，該電流組合歸因於耦合到每條導線的差分線路驅動器310。將會進一步領會，中心點318是零點，藉此終接網路316中的電流在該中心點處彼此抵消。

因為該鏈路中的該 _N C₂ 個信號中的至少一個信號在連貫符號之間轉變，所以N !編碼方案不需要使用單獨的時鐘通道及/或非歸零解碼。有效地，轉碼器306經由產生其中每個符號皆不同於其緊接的前趨符號的符號序列來確保在該N 條導線314上傳輸的每對符號之間發生轉變。在圖3中所圖示的實例中，提供了N =4條導線，並且該4條導線能夠攜帶₄ C₂ =6個差分信號。轉碼器306可採用映射方案來產生原始符號以供在該N 條導線314上進行傳輸。轉碼器306可將資料位元304映射到轉變數集合。該等轉變數隨後可以被用於基於在前符號的值來選擇供傳輸的原始符號，以使得所選擇的原始符號與在前原始符號不同。在一個實例中，轉變數可以被用於參照連貫原始符號中的第一原始符號來檢視對應於該等連貫原始符號中的第二原始符號的資料值。例如，在接收器320處，轉碼器328可以採用映射來決定在檢視表中表徵一對連貫原始符號之間的差別的轉變數。轉碼器306、328在每一對連貫原始符號包括兩個不同符號的基礎上操作。

傳輸器302處的轉碼器306可以在每次符號轉變處可用的N !-1個符號之間進行選擇。在一個實例中，4!系統在每個符號轉變處為要傳輸的下一符號提供4!-1=23個信號傳遞狀態。位元速率可以被計算為每傳輸時鐘循環log₂ (可用 _狀態 )。在使用雙倍資料率（DDR）時鐘（藉此符號轉變在傳輸時鐘312的上升沿和下降沿兩者處發生）的系統中，每傳輸時鐘循環傳輸兩個符號。對於N =4，傳輸時鐘循環中的總可用狀態是(N !-1)² =(23)² =529個，並且每符號可傳輸的資料位元304的數目可被計算為log₂ (529)=9.047位元。

接收器320使用一組線接收器322來接收該符號序列，其中該組線接收器322之每一者接收器決定N 條導線314中的一對導線上的信號傳遞狀態的差異。相應地，使用 _N C₂ 個接收器，其中N 表示導線的數目。 _N C₂ 個接收器產生相應數目的原始符號作為輸出。在所圖示的N =4導線實例中，在該4條導線314上接收到的信號由6個接收器（₄ C₂ =6）處理以產生被提供到相應的時鐘和資料恢復（CDR）電路324和解串器326的狀態轉變信號。CDR電路324可產生可由解串器326使用的接收時鐘信號334。接收時鐘信號334可以是能夠由外部電路系統用來接收由轉碼器328提供的資料的DDR時鐘信號。轉碼器328經由將每個下一符號與緊挨在其前的符號作比較來解碼來自解串器326的收到符號區塊。轉碼器328產生與提供給傳輸器302的資料位元304相對應的輸出資料330。轉變編碼實例

圖4是圖示根據本文所揭示的某些態樣來配置的傳輸器400和接收器420的方塊圖。傳輸器400和接收器420可被調適成與各種編碼技術（包括I3C HDR協定、N !和CCIe介面中使用的轉變編碼）聯用。傳輸器400包括被配置成將資料402轉換成轉變數414的第一轉換器404。轉變數414可用於基於當前符號的值來選擇供傳輸的下一符號，其中該下一符號不同於當前符號。第二轉換器（諸如編碼器406）接收轉變數並產生供使用適當配置的線驅動器408來在介面上傳輸的符號序列。由於沒有連貫符號對包括兩個等同符號，因此在每一次符號轉變時在介面的信號線418中的至少一者中發生信號傳遞狀態的轉變。在接收器420處，一組線接收器426向CDR電路428提供原始符號（SI）436，該CDR電路428提取接收時鐘438並將擷取到的符號（S）434提供給將擷取到的符號434轉換成轉變數432的電路。轉變數可由電路422解碼以提供輸出資料430。

在3!系統的實例中，傳輸器400可被配置或調適成將資料402轉碼成由3個位元來表示的五進位（基數為5）轉變數414。在兩線串列匯流排的實例中，傳輸器400可被配置或調適成將資料402轉碼成由2個位元來表示的三進位（基數為3）轉變數414。轉變數414可被編碼在符號序列416中以在信號線418上傳輸。提供給傳輸器400的資料402可以是一或多個字，每一字具有固定數目的位元。第一轉換器404（第一轉換器404可以是轉碼器）接收資料402並為每一資料元素產生轉變數序列414。轉變數序列414可包括足夠數目的三進位數以編碼固定數目的資料位元、偵錯，以及其他資訊。編碼器406產生經由線驅動器408傳輸的符號序列416。在一個實例中，線驅動器408可包括開漏輸出電晶體。在另一實例中，線驅動器408可包括推挽式驅動器。經由確保沒有連貫符號對包括兩個等同符號，由編碼器產生的輸出符號序列416在符號序列416中的每一對連貫符號之間具有信號線418中的至少一者的狀態轉變。至少一條信號線中的狀態轉變可用性准許接收器420從符號序列416中提取接收時鐘438。

圖5是圖示編碼方案500的簡單實例的示圖。可以採用其他編碼方案。在所圖示的實例中，編碼方案可由配置成產生符號序列416以供在兩線CCIe介面上傳輸的編碼器406使用。編碼方案500亦由轉碼器424用來從接收自在介面的信號線418上傳輸的信號的符號中提取資料。在所圖示的編碼方案500中，使用兩根信號線418准許定義4個基本符號S：{0, 1, 2, 3}。符號序列416、434中的任何兩個連貫符號具有不同狀態，並且符號序列0,0、1,1、2,2和3,3是連貫符號的無效組合。相應地，在每個符號邊界處僅3個有效符號轉變可用，其中符號邊界由傳輸時鐘決定並且表示第一符號（Ps）終止且第二符號（Cs）開始的點。第一符號可被稱為先前或前一符號522終止並且第二符號可被稱為當前符號524。

根據本文所揭示的某些態樣，針對每個先前符號522，該三個可用轉變被指派轉變數（T）526。T 526的值可以由三進位數表示。在一個實例中，轉變數526的值經由指派用於編碼方案的符號排序圓502來決定。符號排序圓502為4個可能符號分配符號排序圓502上的位置504a-504d以及位置504a-504d之間的旋轉方向506。在所圖示的實例中，旋轉方向506為順時針。轉變數526可以表示有效的當前符號524與前一緊鄰符號522之間的間隔。間隔可被定義為從前一符號522到達當前符號524所需的在符號排序圓502上沿旋轉方向506的步數。步數可被表達為一位基數為3的數。將領會，符號之間的三步差異可被表示為0_{基數 -3} 。圖5中的表520概述了採用此種辦法的編碼方案。

在傳輸器400處，在給定先前符號522和用作轉變數526的輸入三進位數的知識的情況下，表520可被用於檢視要傳輸的當前符號524。在接收器420處，表520可被用作檢視表以決定表示先前符號522與當前符號524之間的轉變的轉變數526。轉變數526可作為三進位數來輸出。

使用將時鐘資訊嵌入到符號序列中的轉碼器可將傳輸器400接收到以供傳輸的資料402與在信號線418上傳輸的符號序列416解除關聯。因此，在不考慮至少一個先前傳輸的符號的情況下，所接收到的原始符號436無法被直接解碼以獲得提供給傳輸器400的資料402。該解除關聯可使得習知糾錯技術無效。例如，習知系統可將糾錯碼（ECC）追加到資料402，其中該ECC可以是從資料402的預定義區塊大小或者封包長度計算出的循環冗餘碼（CRC）。該ECC可被用於識別及/或糾正在習知介面中的傳輸期間發生的差錯，其中該等差錯可包括一或多個位元差錯。

在使用轉變編碼的介面中，符號差錯以位元差錯短脈衝來顯現在接收器處。亦即，單個符號傳輸差錯可引起多個位元差錯。在該等情形中，CRC通常超過漢明距離且不是用於偵錯的切實解決方案。

圖6是圖示符號602與轉變數604（其在本文中亦可被稱為「轉變符號」）之間的關係的時序圖600。在該實例中，每一資料字被編碼到在多線介面上傳輸的m 個符號中。在m 個符號中傳輸的字可以使用以下公式來解碼：其中T_k 是第k 反覆運算處的轉變數，且r 是符號之間的每一轉變處的可用符號的數目。例如，在其中自轉變被禁止（以確保接收時鐘能被可靠地產生）的3!介面中，6個定義狀態中的r =5個狀態在每一符號轉變處可用。在各種實例中，3!介面可以將資料編碼在m =4個符號或m =7個符號的序列中。在4!介面中，24個定義狀態中的r =23個狀態在每一符號轉變處可用，並且4!介面可以將資料編碼在m =2個符號的序列中。在CCIe介面中，4個定義狀態中的r =3個狀態在每一符號處可用，並且資料字可被編碼在m =12個符號的序列中。對於3線單端介面，m =12和r =7的值可被使用。對於4線單端介面，m =10和r =15的值可被使用。

圖7是圖示用於3!介面的轉變數到符號編碼的示圖700。在該實例中，存在6個可能符號，S: {0, 1, 2, 3, 4, 5}，其圍繞符號排序圓702佈置。經由確保同一符號不出現在任何兩個連貫符號區間中，時鐘資訊被嵌入在符號序列中。在該實例中，r =5，並且對於每一類型的轉變704、706、708、710、712，轉變數（T）可被指派不同值。轉變數的值可以相對於符號排序圓702上的當前符號的位置來指示符號排序圓702上的下一符號的位置。轉變數可以取在範圍1-5中的值。因為當前符號不能與前一符號相同，所以當前符號與下一符號之間的步數不能是零。

轉變數可根據以下公式來被指派： T = Ps+1 ≤ Cs ? Cs – (Ps+1) : Cs – (Ps+1) + 6。 相反，當前順序符號編號（Cs）可根據以下規則來指派： Cs = Ps+1 + T ＜ 6 ? Ps+1 + T : Ps+1+T–6， 其中Cs是當前符號，且Ps是前一收到符號。

圖8是圖示符號轉變時鐘轉碼的一般化實例800的示圖。在該實例800中，介面對於在多線通訊介面上傳輸的每一符號提供六個可能的信號傳遞狀態，其中經由確保每一對連貫地傳輸的符號包括兩個不同符號，時鐘資訊被嵌入在連貫符號之間的每一轉變處。相應地，在符號之間的每一轉變處有5個狀態可用。經由將資料字的各位元轉換成轉變數來編碼該資料字，此舉基於當前所傳輸的符號來選擇要傳輸的下一符號。在實例800中，三個順序符號812、814、816在多線通訊介面上傳輸，其中每一符號812、814、816定義多線通訊介面的六個信號傳遞狀態之一。資料和時鐘資訊被編碼在符號812、814、816的連貫對之間的轉變中。轉變可被表示為轉變數808、810的各個數位。轉變數的每一數位識別符號序列中的一對連貫符號之間的轉變，並且在該上下文中，各數位亦可被稱為轉變數。如本文所述，對於m 個符號的序列，資料被編碼為：其中k 具有在0和m -1之間的值。第一轉變數（T_k ）808對應於第一符號812 (A)與第二符號814 (X)之間的轉變，並且第二轉變數（T_k-1 ）810對應於第二符號814 (X)與第三符號816 (B)之間的轉變。在此，第一符號812可以編碼資料字的最高有效位元。

在一個實例中，多位元資料字可被轉換成m 個轉變數的序列。每一轉變數可以使用三進位數、四進位數、五進位數、六進位數或使用可表示r 個轉變的某一其他數值系統來表達。亦即，數值系統可以是提供能跨範圍0到r -1的數值的r 基系統。每一轉變數可以基於正傳輸的當前符號來選擇供傳輸的下一符號。從與當前符號不同的諸符號中選擇下一符號以確保發生信號傳遞狀態轉變，以便將時鐘資訊嵌入符號序列802中。亦即，連貫符號對中的兩個不同符號的傳輸造成多線介面的至少一條導線的信號傳遞狀態的變化，並且接收器可以基於在連貫符號之間的信號傳遞狀態中偵測到的變化來產生接收時鐘。

在實例800中，符號排序圓806圖示了一種選擇下一符號的方法。在此，轉變數可被表達為五進位數（基數為5），具有可能值{0, 1, 2, 3, 4}。對於六個可能符號804a-804f中的每一者，六個信號傳遞狀態之一在多線通訊介面上傳輸。六個符號804a-804f被佈置在繞符號排序圓806的不同位置中。給定在符號排序圓806上的當前符號位置，可經由選擇在符號排序圓806上位於T個順時針步數處的符號作為下一符號來對轉變數T進行編碼。在一個實例中，在當前符號是符號0 804a時，轉變數值T=1選擇符號1 804b作為下一符號，轉變數值T=2選擇符號2 804c作為下一符號，轉變數值T=3選擇符號3 804c作為下一符號，且轉變數值T=4選擇符號4 804d作為下一符號。轉變數值T=0可造成翻轉，因為該轉變數選擇距當前符號（符號0 804a）為5個順時針步數（或1個逆時針步數）的符號，從而選擇符號5 804f作為下一符號。

在所傳輸的符號序列802的實例中，符號序列802中的第一符號812可對應於符號1 804b。輸入資料可被處理以產生具有值T_k =2的第一轉變數808，以及具有值T_k-1 =1的第二轉變數810。第二符號814可基於T_k 的值被決定為符號3 804d，且第三符號816可基於T_k-1 的值被決定為符號4 804e。

在接收器處，符號排序圓806可被用來決定連貫符號812、814及/或816之間的每一轉變的轉變數。在一個實例中，接收器基於連貫符號812、814及/或816之間發生的信號傳遞狀態變化來提取接收時鐘。接收器隨後可從多線介面擷取符號812、814、816並決定表示每一對連貫符號812、814及/或816之間的轉變的轉變數。在一個實例中，可經由計算該對連貫符號812、814之間在符號排序圓806上的步數來決定轉變數。轉變編碼介面中的偵錯

根據本文揭示的某些態樣，可使用添加到要在轉變編碼介面上傳輸的資料的EDC來在轉變編碼介面中實現可靠偵錯。EDC可包括預定義數目的位元，其中EDC具有已知固定值。在一個實例中，EDC在被傳輸時具有零值。在一些情形中，EDC被提供作為要在該介面上傳輸的每一字的最低有效位元（LSB）。EDC字的形式和結構可被選擇成使得影響字的單個信號傳遞狀態差錯造成在接收器處解碼的EDC具有不同於該固定值的值（例如，非零值）。

圖9圖示了影響轉變編碼介面的單個差錯的效應的實例900。在該實例中，資料字912被提供以供在該介面上傳輸。EDC 914被追加到資料字912以產生輸入到編碼器的傳輸字902。傳輸字902在符號序列910中傳輸，其中符號序列910包括12個符號。符號序列910在被配置用於CCIe操作的兩線介面上傳輸並且在接收器處以符號串流904被接收。在傳輸中，發生信號傳遞差錯，使得初始傳輸的符號916被修改並被接收為錯誤符號918。與接收到的符號串流904相對應的轉變數串流906包括包含差錯偏移的轉變數920、922。第一轉變數920表示前一符號與錯誤符號918之間的差異，且第二轉變數922表示錯誤符號918與在受影響符號之後傳輸的下一符號之間的差異。

EDC 914的大小、位置以及結構可被選擇成使得單符號差錯的發生在接收器處產生與所傳輸的EDC 914不同的EDC 926。在一個實例中，EDC 914包括多個位元且可被設置成零值。在CCIe介面的實例中，EDC 914可具有三個位元。

圖10是圖示其中在多線通訊介面上傳輸的符號序列1002受單符號差錯1018影響而導致在接收到的符號序列1004中擷取到錯誤符號1014的實例的示圖。所傳輸的符號序列1002包括第一符號1008（A符號）、第二符號（X符號）1010以及第三符號1012（B符號）。在接收到的符號序列1004中，第一符號1008和第三符號1012被正確地接收，而第二符號1014被符號差錯1018修改（位移e ）且被接收為錯誤符號（X′符號1014）。

單符號差錯1018的發生導致兩個轉變數差錯。第一不正確轉變數1020表示正確接收到的第一符號1008與X′符號1014之間的轉變。第二不正確轉變數1022表示X′符號1014與正確接收到的第三符號1012之間的轉變。第一不正確轉變數1020可被表達為T_k +e_k ，其中T_k 是與第一符號1008和X符號1010之間的轉變相對應的第一正確轉變數1016，而e_k 是在第一不正確轉變數1020中造成的相對於第一正確轉變數1016的差錯值。第二不正確轉變數1022可被表達為T_{k- 1} +e_{k -1} ，其中T_{k -1} 是與X符號1010和第三符號1012之間的轉變相對應的第二正確轉變數1024，而e_{k -1} 是在第二不正確轉變數1022中造成的相對於第一正確轉變數1024的差錯值。

單符號差錯1018的效應在解碼轉變圓1006中圖示。初始從多線介面接收與符號1相對應的第一符號1008。下一符號由於差錯而被不正確地擷取為X′符號1014。X′符號1014可對應於符號0。隨後從多線介面接收與符號4相對應的第三符號1012。在該實例中，最高有效符號被首先傳輸，並且：。 每一資料字可由如下轉變數序列來表示： {T₀ ,T₁ , …,T_m-1 }。

位移差錯e 表示所傳輸的X符號1010與接收到的X′符號1014之間的差異，該差異可對應於解碼轉變圓1006中的步數。由於用來表達轉變數的數值系統中的翻轉，e 的值在取值上不一定等於e_k 。例如，具有值3的轉變數可表示解碼轉變圓1006上的第一正確轉變數1016由位移差錯e 造成的在所傳輸的X符號1014與接收到的X′符號1014之間的差異，而e_k 的值具有值-2。

對於兩個連貫符號轉變：影響兩個連貫符號的單個差錯的結果可被表達為：其中：可被稱為差錯效應，可被稱為差錯係數，以及r^{k -1} 可被稱為基冪。

根據某些態樣，轉變編碼介面可被配置成使得r 是奇數。在r 是奇數時，得出r^{k -1} 亦是奇數（LSB非零）。相應地，(e _k r -e _k-1 )的值決定EDC所需的LSB的數目。圖11提供了在r =3和5時rⁿ 的列表（其中n在範圍0-15中）。第一表1100可與CCIe介面相關，其中在每一符號區間處有r =3個轉變可用。在每一實例中，基冪的LSB 1104被設置成「1」。第二實例1102可以與3線3!介面相關，其中在每一符號區間處有r =5個轉變可用（6個可能符號）。在每一實例中，基冪的LSB 1206被設置成「1」。

圖12是經由表格展示差錯係數並且圖示在符號差錯不涉及連貫符號區間中的符號重複（此情形可造成時鐘缺失）的差錯係數的表1200。|e _k |總是小於r 。亦即： 1 ≤ |e _k | ≤r -1， 1 ≤ |e _k-1 | ≤r -1。 因為|e _k |的最小值是1，所以|e _k r |的最小值是r 。|e _k-1 |的最大值是r -1。在存在單符號差錯時，差錯係數(e _k r -e _k-1 )永不為零。

圖13圖示了差錯係數中的最長非零LSB部分的計算和表格化的實例1300。在此，在|e _k |和|e _k-1 |兩者是2 (2ⁿ )的最長冪且e _k =e _k-1 時，(e _k r –e _k-1 )的2個LSB的冪是最長的。差錯係數的2個LSB的最長冪決定「偵錯常數LSB」的大小。

本文揭示的某些態樣可被應用於不使用轉變編碼來將時鐘資訊嵌入符號序列的介面。在一些實例中，資料可被轉碼到具有奇數基數的數值系統。例如，資料可被轉碼到諸如三進位數值系統、五進位數值系統、七進位數值系統等數值系統。

圖14圖示了其中單符號差錯導致單個轉變數1408、1426中的差錯的情況的兩個實例1400、1420。在第一實例1400中，信號傳遞差錯影響在前符號序列中最後傳輸的符號1402。該信號傳遞差錯導致接收器偵測到經修改符號1404作為在前符號序列中最後接收的符號。該差錯可在表示在前符號序列中最後傳輸的符號1402與當前符號序列的第一符號之間的差異的轉變數1406中引入偏移。在第一實例1400中，該差錯的效應可被表達為：，其中差錯係數是e_{m -1} 且基冪是r^{m -1} 。

在第二實例1420中，信號傳遞差錯影響當前符號序列中最後傳輸的符號1422。該信號傳遞差錯導致接收器偵測到經修改符號1424作為當前符號序列中最後接收的符號。該差錯可在表示當前符號序列中最後傳輸的符號1422與下一符號序列的第一符號之間的差異的轉變數1426中引入偏移。在第一實例1400中，該差錯的效應可被表達為e₀ 。

表1列出可偵測使用轉變編碼的多線介面中的單符號差錯的EDC中的LSB的數目。 表 1

圖14中圖示的情形不影響EDC中准許偵測單符號差錯所需的LSB的最大數目。偵測每字多個符號差錯

圖15是圖示影響對單個資料字進行編碼的符號序列1502中的兩個符號1504、1506的信號傳遞差錯的第一實例的時序圖1500。圖15係關於其中信號傳遞差錯影響兩個非連貫符號的實例。符號1504、1506中的差錯導致相應的各對轉變差錯1508、1510。該等轉變差錯導致錯誤的轉變數1512、1514、1516、1518。可歸因於第一受影響符號1504的差錯效應可被表述為，而可歸因於第一受影響符號1504的差錯效應可被表述為。假定若差錯的總效應總是修改具有預定長度和值的EDC，則多個符號差錯可被偵測。

圖16是圖示影響對單個字進行編碼的符號序列1602中的兩個連貫符號1604、1606的信號傳遞差錯的第二實例的時序圖1600。連貫符號1604、1606中的差錯導致轉變差錯1608，轉變差錯1608導致產生三個錯誤的轉變數1610、1612、1614。可歸因於受影響符號1504、1506的差錯效應可被表述為。在根據本文揭示的某些態樣調適的接收器中，與非連貫符號1504、1506中的差錯相比，可以用更短EDC來偵測可歸因於影響連貫符號1604、1606的差錯的差錯效應。

圖17是圖示用於r （每符號邊界可用轉變）和m （用來對資料元素進行編碼的符號數目）的各種值的EDC位元數的表1700。用於偵測兩個符號差錯的EDC大小隨m 的值而變化。表1700的第一行（帶陰影）對應於用來偵測單符號差錯的EDC。

根據本文揭示的某些態樣，在足夠長度的EDC與資料字一起傳輸時，接收器可被配置成偵測表示資料字的符號序列中的兩個符號差錯。EDC的長度可基於用來對資料字進行編碼的符號數目以及一對連貫地傳輸的符號之間的邊界處可用的轉變的數目來決定。

由時鐘缺失或額外時鐘造成的符號滑動差錯可能不被偵錯常數偵測到。然而，該等類型的差錯中的大多數可由較高協定層、在下一字處，及/或使用接收器設備處的狀態機被偵測到。

圖18圖示了經由N 線串列匯流排1820來耦合的傳輸器1800和接收器1840，其中串列匯流排1820上的每一傳輸包括根據本文揭示的某些態樣提供的EDC（偵錯常數）。傳輸器1800可包括調適成將EDC追加到資料字1802的EDC插入電路1804，其中資料字1802被提供作為傳輸器1800的輸入。EDC插入電路1804可以將經增強資料字1814提供給第一編碼器1806，第一編碼器1806配置成將經增強資料字1814轉換成轉變數1816。傳輸器1800可包括配置成從轉變數1816產生符號序列1818的第二編碼器1808。可使用轉變數1816的數位和符號序列1818中的在前符號來產生符號序列1818中的每一符號。通訊收發機1810可被配置成在串列匯流排1820上傳輸符號序列1818。在一些實施例中，時鐘資訊可被嵌入在符號序列1818中的連貫符號之間的轉變中。

EDC可具有被選擇成使得接收器1840能夠偵測與資料字1802相對應的符號序列1818中的符號差錯的長度和已知固定值。在一些實例中，EDC的長度和已知固定值可被選擇成使得接收器1840能夠偵測影響符號序列1818中的多個符號的傳輸差錯。EDC插入電路1804可以將EDC追加為預定義及/或固定數目的最低有效位元。可基於可供用於對串列匯流排1820上的資料傳輸進行編碼的每符號狀態總數及/或用來對資料字1802和EDC進行編碼的符號總數來決定最低有效位元的數目。

在一個實例中，串列匯流排1820具有N 個單端連接器，並且可供用於對資料傳輸進行編碼的每符號狀態總數是2N -x ，其中x 至少是1。在另一實例中，串列匯流排1820具有N 個多級差分連接器，並且可供用於對資料傳輸進行編碼的每符號狀態總數是N !-x ，其中x 至少是1。在另一實例中，在每一轉變處可用的狀態總數是3，且EDC包括8位元。在另一實例中，在每一轉變處可用的狀態總數是3，符號序列包括17個或更多符號，且EDC包括9位元。在另一實例中，在每一轉變處可用的狀態總數是5，且EDC包括10位元。在另一實例中，在每一轉變處可用的狀態總數是5，符號序列包括8個或更多符號，且EDC包括11位元。

接收器1840可包括可被配置成從串列匯流排1820接收原始符號序列1856的通訊收發機1846。在一些實例中，接收器1840可包括將接收時鐘信號1858和擷取到的符號序列1854提供給第一解碼器1844的CDR電路1848。第一解碼器1844將擷取到的符號序列1854轉換成轉變數1852。轉變數1852的每一數位可表示擷取到的符號序列1854中的兩個連貫符號之間的轉變。接收器1840可包括調適成將轉變數1852轉換成一或多個字1850、1862的第二解碼器1842。在所圖示的實例中，EDC字1862可被提供給偵錯電路1864，偵錯電路1864產生指示傳輸期間是否發生差錯的信號1860。偵錯電路1864可包括配置成將EDC字1862與預期的固定值相比較的組合邏輯及/或比較器。在EDC字1862不匹配預期固定值時可識別出差錯。在一個實例中，已知固定值是零，並且EDC字1862的每一位元預期是「0」位元。第二解碼器1842解碼出的位元的一部分可被提供作為輸出資料字1850。在一些實例中，可以從嵌入在原始符號序列1856中的連貫符號之間的轉變中的時鐘資訊匯出接收時鐘信號1858。轉變編碼介面中的字、位址以及 SID 結構的實例

可為轉變編碼介面定義資料結構而不管可靠偵錯和糾錯。例如，可以定義支援不同類型的傳輸（包括資料、位址和設備識別符，包括唯一性從動方識別符（SID））的結構。可以設計支援控制資訊、信號傳遞和命令的傳輸的結構。該結構可以利用在二進位資料被映射到轉變數時提供的附加位元。例如，提供對三進位數進行編碼的符號轉變的介面涉及到二進位資料的映射，該映射可以產生除所需資料欄位之外的控制位元。該等附加位元造成經擴展傳輸字格式。

根據本文揭示的某些態樣，可使用可被修改以提供所需或所要求的對抗符號差錯的保護水平的字結構來在轉變編碼介面中提供通用偵錯和糾錯能力。可以使用添加到要在轉變編碼介面上傳輸的資料的EDC來在該轉變編碼介面中獲得可靠偵錯和糾錯。在要編碼和傳輸的字的結尾處提供EDC，使得EDC提供將被編碼在要傳輸的最後符號中的位元。EDC的大小可由能偵測出的符號差錯的數目以及能逆轉的符號差錯的數目來決定。在一些習知轉變編碼方案中，要傳輸的字內的資料和控制位元的組織可能不相容某些類型的EDC。在一個實例中，EDC在要傳輸的字中具有零值，並且該EDC被提供作為要在介面上傳輸的每一字的最後諸位元。EDC字的形式和結構可被選擇成使得影響字的單個信號傳遞狀態差錯造成在接收器處解碼的EDC具有不同於該固定值的值。

圖19圖示了在CCIe介面上執行的寫事務1900中的資料格式的實例。主控設備可以在CCIe介面上傳輸從動方識別符（SID 1902），其中配置有所傳輸的SID的設備可以對主控設備隨後傳輸的命令作出回應。主控設備隨後可傳輸多字位址，包括A₁ 位址字1904、繼之以寫位元或命令1912以及多個資料字，包括要寫到指定位址或在指定位址處開始的位址序列的D₁ 資料字1906。該事務包括開始位元1908，指示繼續有位址或資料的位元1910、1914以及事務結束指示符1916。

SID 1902以0值位元1928開始，且包括16位元，其被提供為由2位元控制碼1922分開的14位元欄位1920和2個最高有效位元（MSB 1924）。可提供1位元EDC 1926。A₁ 位址字1904以0值位元1938開始，且包括16位元，其被提供為由2位元控制碼1932分開的14位元欄位1930和2個最高有效位元（MSB 1934）。可提供1位元EDC 1936。D1資料字1906以0值1948開始，且包括16位元，其被提供為由2位元控制碼1942分開的14位元欄位1940和2個最高有效位元（MSB 1944）。可提供1位元EDC 1946。在SID 1902、A₁ 位址字1904以及D₁ 資料字1906中的每一者中，若MSB 1924、1934以及1944被轉用於偵錯或糾錯的話，3位元EDC可被傳輸。

圖20圖示了在CCIe介面上執行的讀事務2000中的資料格式的實例。主控設備可以在CCIe介面上傳輸從動方識別符，其中配置有所傳輸的SID的設備可以對主控設備隨後傳輸的命令作出回應。主控設備隨後可傳輸多字位址，繼之以讀位元或命令2006。接著傳輸讀規範字（RS字2002）。從動方設備經由傳輸由RS字2002所指定數目的資料字來作出回應，指定數目的資料字是從指定位址及/或相繼位址讀出的，其中各資料字包括D₀ 資料字2004。

RS字2002以0值位元2028開始，且包括14位元，其被提供為14位元欄位2020繼之以2位元控制碼2022和三位元EDC 2024。D₀ 資料字2004以0值位元2038開始，且包括16位元，其被提供為由2位元控制碼2032分開的14位元欄位2030和2個最高有效位元（MSB 2034）。可提供1位元EDC 2036。在3位元EDC被傳輸時，且在MSB 2034被轉用於偵錯或糾錯時，D₀ 資料字2004可作為14位元字被傳輸。

在圖19和圖20中圖示的實例中，資料欄位1920、1930、1940、2020和2030被佈置成使得最高有效位元被首先傳輸且最低有效位元被最後傳輸。此外，在14位元資料欄位1920、1930、1940和2030與攜帶最高有效位元的欄位1924、1934、1944和2034之間傳輸控制碼1922、1932、1942和2032。在該等實例中，控制碼1922、1932、1942、2032的存在以及資料欄位1920、1930、1940、2030的位元取向造成了提供具有大於3位元的大小的EDC的困難，其中諸EDC位元是編碼在對該字進行編碼的最後傳輸的符號中的位元。經改良資料、位址和控制字結構

根據本文揭示的某些態樣，某些資料、位址和控制字的結構可被調適成在轉變編碼介面中提供通用糾錯和偵錯。在一個實例中，2位元控制碼1922、1932、1942、2022、2032可被編碼在攜帶資料欄位的字的諸最高有效位元之間。資料欄位中攜帶的SID、位址或資料的位元次序可相對於該字的位元次序反轉，使得SID、位址或資料的最高有效位元可被轉用在EDC中。在一個實例中，在字中在與SID、位址或資料的最高有效位元相鄰的較低有效位元中提供EDC。一位元EDC可以與16位元SID、位址或資料一起傳輸。可經由減小SID、位址或資料的位元大小來容適其他大小的EDC。

根據某些態樣，EDC的大小可被靈活地定義，而不影響資料、位址或控制字的最低有效位元或2位元控制碼。對於基本偵錯，可將1位元EDC與16位元資料聯用來獲得。在需要一個符號偵錯時，3位元EDC可以與被限於每字14位元的資料、位址或控制字一起傳輸。在需要兩符號偵錯或一個符號糾錯時，8位元EDC可以與被限於每字9位元的資料、位址或控制字一起傳輸。

圖21圖示了使用根據本文揭示的某些態樣的字格式在CCIe介面上執行的寫事務2100中的資料格式的實例。在該實例，每一字2102、2104、2106包括20位元，其中EDC 2124、2134、2144佔據字2102、2104、2106的最低有效位元。

主控設備可以在CCIe介面上傳輸從動方識別符（SID），其中配置有所傳輸的SID的設備可以對主控設備隨後傳輸的命令作出回應。主控設備隨後可傳輸多字位址，包括A₁ 位址字、繼之以多個資料字，包括要寫到指定位址或在指定位址處開始的位址序列的D₁ 資料字。

在該實例中，攜帶SID的字2102的最高有效位元（位元[19]）具有「0」值位元2128，其中控制碼2122被提供在接下來的最高有效位元（位元[18:17]）中。在該實例中，提供了16位元SID欄位2120，使得SID欄位2120中的位元次序相對於攜帶SID的字2102中的位元指派次序而言被翻轉。亦即，SID的最低有效位元被攜帶在字2102中指派給SID欄位2120的最高有效位元處。在該實例中，一位元EDC 2124可被提供在字2102的最低有效位元位置處。

在該實例中，攜帶A₁ 位址的字2104的最高有效位元（位元[19]）具有「0」值位元2138，其中控制碼2132被提供在接下來的最高有效位元（位元[18:17]）中。在該實例中，提供了16位元A₁ 位址欄位2130，使得A₁ 欄位2130中的位元次序相對於攜帶A₁ 位址欄位2130的字2104中的位元指派次序而言被翻轉。亦即，A₁ 位址的最低有效位元被攜帶在字2104中指派給A₁ 位址欄位2130的最高有效位元處。在該實例中，一位元EDC 2134可被提供在字2104的最低有效位元位置處。

在該實例中，攜帶D₁ 資料的字2106的最高有效位元（位元[19]）具有「0」值位元2148，其中控制碼2142被提供在接下來的最高有效位元（位元[18:17]）中。在該實例中，提供了16位元D₁ 欄位2140，使得D₁ 欄位2140中的位元次序相對於攜帶D₁ 欄位2140的字2106中的位元指派次序而言被翻轉。亦即，D₁ 資料的最低有效位元被攜帶在字2106中指派給D₁ 欄位2140的最高有效位元處。在該實例中，一位元EDC 2144可被提供在字2106的最低有效位元位置處。

在每一字2102、2104和2106中，EDC 2124、2134、2144的大小可經由減小以SID、位址或資料字的MSB開始的位元數而改變。釋放MSB造成對應字2102、2104或2106中可被添加到EDC 2124、2134、2144的可用LSB的數目增加

圖22圖示了使用根據本文揭示的某些態樣的字格式在CCIe介面上執行的讀事務2200中的資料格式的實例。主控設備可以在CCIe介面上傳輸從動方識別符，其中配置有所傳輸的SID的設備可以對主控設備隨後傳輸的命令作出回應。主控設備隨後可傳輸多字位址，繼之以讀位元或命令2206。接下來傳輸的是攜帶讀規範值（RS值）的字2202。從動方設備經由傳輸由RS值所指定數目的資料字來作出回應，指定數目的資料字是從指定位址及/或相繼位址讀出的，其中各資料字包括D₀ 資料字2204。

在該實例中，攜帶RS值的字2202的最高有效位元（位元[19]）具有「0」值位元2228，其中控制碼2222被提供在接下來的最高有效位元（位元[18:17]）中。在該實例中，提供了14位元RS欄位2220，使得RS欄位2220中的位元次序相對於攜帶RS值的字2202中的位元指派次序而言被翻轉。亦即，RS值的最低有效位元被攜帶在字2202中指派給RS欄位2220的最高有效位元處。在該實例中，三位元EDC 2224可被提供在字2202的最低有效位元位置處。

在該實例中，攜帶D₀ 資料的字2204的最高有效位元（位元[19]）具有「0」值位元2238，其中控制碼2232被提供在接下來的最高有效位元（位元[18:17]）中。在該實例中，提供了16位元D₀ 欄位2230，使得D₀ 欄位2230中的位元次序相對於攜帶D₀ 欄位2230的字2204中的位元指派次序而言被翻轉。亦即，D₀ 資料的最低有效位元被攜帶在字2204中指派給D₀ 欄位2230的最高有效位元處。在該實例中，一位元EDC 2234可被提供在字2204的最低有效位元位置處。

EDC 2224、2234的大小可經由減小以RS值或D₀ 資料的MSB開始的位元數而改變。釋放MSB造成對應字2202或2204中可被添加到EDC 2224、2234的可用LSB的數目增加。在一個實例中，在傳輸3位元EDC 2234時，可以傳輸14位元D₀ 資料。處理電路和方法的實例

圖23是圖示採用可被配置成執行本文所揭示的一或多個功能的處理電路2302的裝置的硬體實現的簡化實例的概念圖2300。根據本案的各種態樣，本文所揭示的元素，或元素的任何部分，或者元素的任何組合可使用處理電路2302來實現。處理電路2302可包括一或多個處理器2304，其由硬體和軟體模組的某種組合來控制。處理器2304的實例包括：微處理器、微控制器、數位信號處理器（DSP）、現場可程式設計閘陣列（FPGA）、可程式設計邏輯設備（PLD）、狀態機、定序器、閘控邏輯、個別的硬體電路，以及其他配置成執行本案中通篇描述的各種功能性的合適硬體。該一或多個處理器2304可包括執行特定功能並且可由軟體模組2316之一來配置、增強或控制的專用處理器。該一或多個處理器2304可經由在初始化期間載入的軟體模組2316的組合來配置，並且經由在操作期間載入或卸載一或多個軟體模組2316來進一步配置。

在所圖示的實例中，處理電路2302可使用由匯流排2310一般化地表示的匯流排架構來實現。取決於處理電路2302的具體應用和整體設計約束，匯流排2310可包括任何數目的互連匯流排和橋接器。匯流排2310將各種電路連結在一起，包括一或多個處理器2304和儲存2306。儲存2306可包括記憶體設備和大型儲存設備，並且在本文可被稱為電腦可讀取媒體及/或處理器可讀取媒體。匯流排2310亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器和功率管理電路。匯流排介面2308可提供匯流排2310與一或多個收發機2312之間的介面。可針對處理電路所支援的每種聯網技術來提供收發機2312。在一些實例中，多種聯網技術可共享收發機2312中找到的電路系統或處理模組中的一些或全部。每個收發機2312提供用於經由傳輸媒體與各種其他裝置通訊的手段。取決於該裝置的本質，使用者介面2318（例如，按鍵板、顯示器、觸控介面、揚聲器、話筒、操縱桿）亦可被提供，並且可直接或經由匯流排介面2308通訊地耦合至匯流排2310。

處理器2304可負責管理匯流排2310和一般處理，包括對儲存在電腦可讀取媒體（其可包括儲存2306）中的軟體的執行。在該態樣，處理電路2302（包括處理器2304）可被用來實現本文所揭示的方法、功能和技術中的任一種。儲存2306可被用於儲存處理器2304在執行軟體時操縱的資料，並且該軟體可被配置成實現本文所揭示的方法中的任一種。

處理電路2302中的一或多個處理器2304可執行軟體。軟體應當被寬泛地解釋成意為指令、指令集、代碼、程式碼片段、程式碼、程式、副程式、軟體模組、應用、軟體應用、套裝軟體、常式、子常式、物件、可執行件、執行的執行緒、程序、函數、演算法等，無論其是用軟體、韌體、中間軟體、微代碼、硬體描述語言還是其他術語來述及皆是如此。軟體可按電腦可讀取形式常駐在儲存2306中或常駐在外部電腦可讀取媒體中。外部電腦可讀取媒體及/或儲存2306可包括非暫時性電腦可讀取媒體。作為實例，非暫時性電腦可讀取媒體包括：磁儲存設備（例如，硬碟、軟碟、磁條）、光碟（例如，壓縮光碟（CD）或數位多功能光碟（DVD））、智慧卡、快閃記憶體設備（例如，「快閃記憶體驅動器」、卡、棒，或鍵式驅動）、隨機存取記憶體（RAM）、唯讀記憶體（ROM）、可程式設計ROM（PROM）、可抹除PROM（EPROM）、電可抹除PROM（EEPROM）、暫存器、可移除磁碟，以及任何其他用於儲存可由電腦存取和讀取的軟體及/或指令的合適媒體。作為實例，電腦可讀取媒體及/或儲存2306亦可包括載波、傳輸線和任何其他用於傳輸可由電腦存取和讀取的軟體及/或指令的合適媒體。電腦可讀取媒體及/或儲存2306可常駐在處理電路2302中、處理器2304中、在處理電路2302外部，或跨包括該處理電路2302在內的多個實體分佈。電腦可讀取媒體及/或儲存2306可實施在電腦程式產品中。作為實例，電腦程式產品可包括封裝材料中的電腦可讀取媒體。熟習此項技術者將認識到如何取決於具體應用和加諸於整體系統上的整體設計約束來最佳地實現貫穿本案提供的所描述的功能性。

儲存2306可維持以可載入程式碼片段、模組、應用、程式等來維持及/或組織的軟體，其在本文中可被稱為軟體模組2316。軟體模組2316中的每一者可包括在安裝或載入到處理電路2302上並由一或多個處理器2304執行時有助於運行時間影像2314的指令和資料，運行時間影像2314控制一或多個處理器2304的操作。在被執行時，某些指令可使得處理電路2302執行根據本文所描述的某些方法、演算法和過程的功能。

軟體模組2316中的一些可在處理電路2302初始化期間被載入，並且該等軟體模組2316可配置處理電路2302以實現本文所揭示的各種功能的執行。例如，一些軟體模組2316可配置處理器2304的內部設備及/或邏輯電路2322，並且可管理對外部設備（諸如，收發機2312、匯流排介面2308、使用者介面2318、計時器、數學輔助處理器等）的存取。軟體模組2316可包括控制程式及/或作業系統，其與中斷處理常式和設備驅動程式互動並且控制對由處理電路2302提供的各種資源的存取。該等資源可包括記憶體、處理時間、對收發機2312的存取、使用者介面2318等。

處理電路2302的一或多個處理器2304可以是多功能的，由此軟體模組2316中的一些被載入和配置成執行不同功能或相同功能的不同實例。該一或多個處理器2304可附加地被調適成管理回應於來自例如使用者介面2318、收發機2312和設備驅動程式的輸入而啟動的幕後任務。為了支援多個功能的執行，該一或多個處理器2304可被配置成提供多工環境，由此複數個功能之每一者功能依須求或按期望實現為由一或多個處理器2304服務的任務集。在一個實例中，多工環境可使用分時程式2320來實現，分時程式2320在不同任務之間傳遞對處理器2304的控制權，由此每個任務在完成任何未決操作之後及/或回應於輸入（諸如中斷）而將對一或多個處理器2304的控制權返回給分時程式2320。當任務具有對一或多個處理器2304的控制權時，處理電路有效地專用於由與控制方任務相關聯的功能所針對的目的。分時程式2320可包括作業系統、在循環基礎上轉移控制權的主循環、根據各功能的優先順序化來分配對一或多個處理器2304的控制權的功能，及/或經由將對一或多個處理器2304的控制權提供給處置功能來對外部事件作出回應的中斷驅動式主循環。

圖24是圖示用於採用轉碼的多線通訊介面上的資料通訊的方法的流程圖。可使用傳輸電路來執行該方法。

在方塊2402，傳輸電路可以在要傳輸的字中提供複數個資料位元，使得該複數個資料位元的位元次序相對於要傳輸的字的位元次序而言被翻轉。

在方塊2404，傳輸電路可以提供EDC作為要傳輸的字的一或多個最低有效位元並且毗鄰要傳輸的字中的複數個資料位元的最高有效位元。

在方塊2406，傳輸電路可以將要傳輸的字轉換成轉變數。

在方塊2408，傳輸電路可以將轉變數作為符號序列在多線介面上傳輸。可使用基於每符號可能狀態的最大數目的數值系統來表達轉變數。EDC的長度可以是至少一個位元且EDC可具有被選擇成使得解碼器能夠偵測或糾正符號序列中的一或多個符號差錯的已知固定值和長度。EDC的長度和已知固定值可被選擇成使得影響符號序列中的一或多個符號的傳輸差錯導致該EDC在被解碼時具有與已知固定值不同的值。EDC可被提供作為一數目的位元，該數目是基於符號序列中的符號數目以及可供用於對多線介面上的資料傳輸進行編碼的每符號狀態總數來決定的。在一個實例中，EDC包括8位元。

在一些實例中，傳輸電路可使用轉變數的數位和符號序列中的在前符號來產生符號序列中的每一符號。時鐘資訊被嵌入在符號序列中的連貫符號之間的轉變中。

在一些實例中，傳輸電路可以在要傳輸的字中在比指派用於攜帶複數個資料位元的位元更高的有效位元中提供控制位元。

在一些實例中，傳輸電路可以選擇用於多線介面上的事務的偵錯或糾錯水平，根據所選擇的偵錯或糾錯水平來配置EDC的長度，以及根據EDC的長度來定義該複數個資料位元中的位元數目。

圖25是圖示採用處理電路2502的裝置2500的硬體實現的實例的概念圖。在該實例中，處理電路2502可被實現成具有由匯流排2516一般化地表示的匯流排架構。取決於處理電路2502的具體應用和整體設計約束，匯流排2516可包括任何數目的互連匯流排和橋接器。匯流排2516將包括一或多個處理器（由處理器2512一般化地表示）和電腦可讀取媒體（由處理器可讀取儲存媒體2514一般化地表示）的各種電路連結在一起。匯流排2516亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器和功率管理電路。收發機或通訊介面2518提供用於經由多線介面2520與各種其他裝置通訊的手段。取決於該裝置的本質，亦可提供使用者介面（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿）。一或多個時鐘產生電路可以設在處理電路2502內或者由處理電路2502及/或一或多個處理器2512控制。在一個實例中，時鐘產生電路可包括一或多個晶體振盪器、一或多個鎖相迴路設備及/或一或多個可配置的時鐘樹。

處理器2512負責管理匯流排2516和一般處理，包括對儲存在處理器可讀取儲存媒體2514上的軟體的執行。該軟體在由處理器2512執行時使處理電路2502執行上文針對任何特定裝置描述的各種功能。處理器可讀取儲存媒體2514可被用於儲存由處理器2512在執行軟體時操縱的資料。

在一種配置中，處理電路可包括用於將帶有EDC的資料字編碼在轉變數中的一或多個模組及/或電路2504、用於基於要獲得的轉變數來產生符號序列的一或多個模組及/或電路2506，以及用於在多線介面2520的信號傳遞狀態中傳輸符號序列的一或多個模組及/或電路2504、2512。

圖26是圖示用於採用轉碼的多線通訊介面上的資料通訊的方法的流程圖。可使用接收電路來執行該方法。

在方塊2602，接收電路可從複數個連接器接收符號序列。在一些實例中，時鐘資訊被嵌入在符號序列中的連貫符號之間的轉變中。

在方塊2604，接收電路可將符號序列轉換成轉變數。轉變數的每一數位可表示在該複數個連接器上傳輸的兩個連貫符號之間的轉變。可使用基於在該複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的最大數目的數值系統來表達轉變數。

在方塊2606，接收電路可以將轉變數轉換成複數個位元。

在方塊2608，接收電路可以基於該複數個位元中包括的EDC的值來決定在符號序列的傳輸期間是否發生符號差錯。EDC可具有已知固定值和基於被定義用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定的長度。在一些實例中，一或多個符號差錯可以使得EDC的經解碼版本具有與已知固定值不同的值。

在一些實例中，EDC可被提供作為該複數個位元中的固定或預定義數目的最低有效位元。可基於可供用於對複數個連接器上的資料傳輸進行編碼的每符號狀態總數來決定LSB的固定或預定義數目。可基於用來對資料字進行編碼的符號總數來決定LSB的固定或預定義數目。

該複數個連接器可包括數個（N 個）單端連接器，可供用於對資料傳輸進行編碼的每符號狀態總數是2 ^N -x ，其中x 至少是1。

在一個實例中，在每一轉變處可用的狀態總數是3，且EDC包括8位元。當在每一轉變處可用的狀態總數是3時且當符號序列包括17個或更多符號時，EDC可包括9位元。

在另一實例中，在每一轉變處可用的狀態總數可以是5，且EDC可包括10位元。當在每一轉變處可用的狀態總數是5時且當符號序列包括8個或更多符號時，EDC可包括11位元。

圖27是圖示採用處理電路2702的裝置2700的硬體實現的實例的概念圖。在該實例中，處理電路2702可被實現成具有由匯流排2716一般化地表示的匯流排架構。取決於處理電路2702的具體應用和整體設計約束，匯流排2716可包括任何數目的互連匯流排和橋接器。匯流排2716將包括一或多個處理器（由處理器2712一般化地表示）和電腦可讀取媒體（由處理器可讀取儲存媒體2714一般化地表示）的各種電路連結在一起。匯流排2716亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器和功率管理電路。收發機或通訊介面2718提供用於經由多線介面2720與各種其他裝置通訊的手段。取決於該裝置的本質，亦可提供使用者介面（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿）。一或多個時鐘產生電路可以設在處理電路2702內或者由處理電路2702及/或一或多個處理器2712控制。在一個實例中，時鐘產生電路可包括一或多個晶體振盪器、一或多個鎖相迴路設備及/或一或多個可配置的時鐘樹。

處理器2712負責管理匯流排2716和一般處理，包括對儲存在處理器可讀取儲存媒體2714上的軟體的執行。該軟體在由處理器2712執行時使處理電路2702執行上文針對任何特定裝置描述的各種功能。處理器可讀取儲存媒體2714可被用於儲存由處理器2712在執行軟體時操縱的資料。

在一種配置中，處理電路可包括用於從多線介面2720接收符號序列的一或多個模組及/或電路2704、用於從符號序列產生轉變數的一或多個模組及/或電路2706、用於從轉變數來解碼資料字的一或多個模組及/或電路2708，以及用於使用從轉變數解碼的EDC來偵測符號差錯的一或多個模組及/或電路2710。

熟習此項技術者將領會，結合本文中揭示的實施例描述的各種說明性邏輯區塊、模組、電路和演算法步驟可被實現為電子硬體、電腦軟體或兩者的組合。為清楚地說明硬體與軟體的該可互換性，各種說明性元件、方塊、模組、電路，以及步驟在上文是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。

本文中所描述的本發明的各種特徵可實現在不同系統中而不會脫離本發明。應注意，前述實施例僅是實例，且不應被解釋成限定本發明。對各實施例的描述意欲是說明性的，而非限定請求項的範疇。由此，本發明的教示可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於熟習此項技術者將是顯而易見的。

100‧‧‧裝置
102‧‧‧處理電路
104‧‧‧ASIC
106‧‧‧周邊設備
108‧‧‧收發機
110‧‧‧數據機
112‧‧‧處理器
114‧‧‧板載記憶體
116‧‧‧匯流排介面電路
118a‧‧‧匯流排
118b‧‧‧匯流排
118c‧‧‧匯流排
120‧‧‧匯流排
122‧‧‧處理器可讀取儲存
124‧‧‧天線
126‧‧‧顯示器
128‧‧‧開關/按鈕
130‧‧‧開關/按鈕
132‧‧‧外部按鍵板
200‧‧‧裝置
202‧‧‧第一IC設備
204‧‧‧RF收發機
206‧‧‧處理器
208‧‧‧儲存媒體
210‧‧‧編碼設備
212‧‧‧匯流排
214‧‧‧天線
220‧‧‧通訊鏈路
222‧‧‧第一通訊通道
224‧‧‧第二通訊通道
226‧‧‧第三通訊通道
230‧‧‧第二IC設備
232‧‧‧顯示器控制器
234‧‧‧相機控制器
236‧‧‧處理器
238‧‧‧儲存媒體
242‧‧‧匯流排
300‧‧‧N線轉變編碼介面
302‧‧‧傳輸器
304‧‧‧資料位元
306‧‧‧轉碼器
310‧‧‧差分線路驅動器
312‧‧‧傳輸時鐘
314‧‧‧導線
316‧‧‧終接網路
318‧‧‧共用中心點
320‧‧‧接收器
322‧‧‧線接收器
324‧‧‧時鐘和資料恢復（CDR）電路
326‧‧‧解串器
328‧‧‧轉碼器
330‧‧‧輸出資料
334‧‧‧接收時鐘信號
400‧‧‧傳輸器
402‧‧‧資料
404‧‧‧第一轉換器
406‧‧‧編碼器
408‧‧‧線驅動器
414‧‧‧轉變數
416‧‧‧符號序列
418‧‧‧信號線
420‧‧‧接收器
422‧‧‧電路
424‧‧‧轉碼器
426‧‧‧線接收器
428‧‧‧CDR電路
430‧‧‧輸出資料
432‧‧‧轉變數
434‧‧‧擷取到的符號（S）
436‧‧‧原始符號（SI）
438‧‧‧接收時鐘
500‧‧‧編碼方案
502‧‧‧符號排序圓
504a‧‧‧位置
504b‧‧‧位置
504c‧‧‧位置
504d‧‧‧位置
506‧‧‧旋轉方向
520‧‧‧表
600‧‧‧時序圖
602‧‧‧符號
604‧‧‧轉變數
700‧‧‧示圖
702‧‧‧符號排序圓
704‧‧‧轉變
706‧‧‧轉變
708‧‧‧轉變
710‧‧‧轉變
712‧‧‧轉變
800‧‧‧實例
802‧‧‧符號序列
804a‧‧‧符號0
804b‧‧‧符號1
804c‧‧‧符號2
804d‧‧‧符號3
804e‧‧‧符號4
804f‧‧‧符號5
806‧‧‧符號排序圓
808‧‧‧第一轉變數
810‧‧‧第二轉變數
812‧‧‧第一符號
814‧‧‧第二符號
816‧‧‧第三符號
900‧‧‧實例
902‧‧‧傳輸字
904‧‧‧符號串流
906‧‧‧轉變數串流
910‧‧‧符號序列
912‧‧‧資料字
914‧‧‧EDC
916‧‧‧初始傳輸的符號
918‧‧‧錯誤符號
920‧‧‧轉變數
922‧‧‧轉變數
926‧‧‧EDC
1002‧‧‧符號序列
1004‧‧‧符號序列
1006‧‧‧解碼轉變圓
1008‧‧‧第一符號
1010‧‧‧X符號
1012‧‧‧第三符號
1014‧‧‧錯誤符號/X′符號
1016‧‧‧第一正確轉變數
1018‧‧‧單符號差錯
1020‧‧‧第一不正確轉變數
1022‧‧‧第二不正確轉變數
1024‧‧‧第二正確轉變數
1100‧‧‧第一表
1102‧‧‧第二實例
1104‧‧‧基冪的LSB
1200‧‧‧表
1300‧‧‧實例
1400‧‧‧第一實例
1402‧‧‧最後傳輸的符號
1404‧‧‧經修改符號
1406‧‧‧轉變數
1408‧‧‧單個轉變數
1420‧‧‧第二實例
1422‧‧‧最後傳輸的符號
1424‧‧‧經修改符號
1426‧‧‧單個轉變數
1500‧‧‧時序圖
1502‧‧‧符號序列
1504‧‧‧符號
1506‧‧‧符號
1508‧‧‧轉變差錯
1510‧‧‧轉變差錯
1512‧‧‧錯誤的轉變數
1514‧‧‧錯誤的轉變數
1516‧‧‧錯誤的轉變數
1518‧‧‧錯誤的轉變數
1600‧‧‧時序圖
1602‧‧‧符號序列
1604‧‧‧連貫符號
1606‧‧‧連貫符號
1608‧‧‧轉變差錯
1610‧‧‧錯誤的轉變數
1612‧‧‧錯誤的轉變數
1614‧‧‧錯誤的轉變數
1700‧‧‧表
1800‧‧‧傳輸器
1802‧‧‧資料字
1804‧‧‧EDC插入電路
1806‧‧‧第一編碼器
1808‧‧‧第二編碼器
1810‧‧‧通訊收發機
1814‧‧‧經增強資料字
1816‧‧‧轉變數
1818‧‧‧符號序列
1820‧‧‧串列匯流排
1840‧‧‧接收器
1842‧‧‧第二解碼器
1844‧‧‧第一解碼器
1846‧‧‧通訊收發機
1848‧‧‧CDR電路
1850‧‧‧字
1852‧‧‧轉變數
1854‧‧‧符號序列
1856‧‧‧原始符號序列
1858‧‧‧接收時鐘信號
1860‧‧‧信號
1862‧‧‧EDC字
1864‧‧‧偵錯電路
1900‧‧‧寫事務
1902‧‧‧SID
1904‧‧‧A₁位址字
1906‧‧‧D₁資料字
1908‧‧‧開始位元
1910‧‧‧位元
1912‧‧‧寫位元或命令
1914‧‧‧位元
1916‧‧‧事務結束指示符
1920‧‧‧14位元欄位
1922‧‧‧2位元控制碼
1924‧‧‧MSB
1926‧‧‧1位元EDC
1928‧‧‧0值位元
1930‧‧‧14位元欄位
1932‧‧‧2位元控制碼
1934‧‧‧MSB
1936‧‧‧1位元EDC
1938‧‧‧0值位元
1940‧‧‧14位元欄位
1942‧‧‧2位元控制碼
1944‧‧‧MSB
1946‧‧‧1位元EDC
1948‧‧‧0值
2000‧‧‧讀事務
2002‧‧‧RS字
2004‧‧‧D₀資料字
2006‧‧‧讀位元或命令
2020‧‧‧14位元欄位
2022‧‧‧2位元控制碼
2024‧‧‧三位元EDC
2028‧‧‧0值位元
2030‧‧‧14位元欄位
2032‧‧‧2位元控制碼
2034‧‧‧MSB
2036‧‧‧1位元EDC
2038‧‧‧0值位元
2100‧‧‧寫事務
2102‧‧‧字
2104‧‧‧字
2106‧‧‧字
2120‧‧‧SID欄位
2122‧‧‧控制碼
2124‧‧‧EDC
2128‧‧‧「0」值位元
2130‧‧‧A₁位址欄位
2132‧‧‧控制碼
2134‧‧‧EDC
2138‧‧‧「0」值位元
2140‧‧‧D₁欄位
2142‧‧‧控制碼
2144‧‧‧EDC
2148‧‧‧「0」值位元
2200‧‧‧讀事務
2202‧‧‧字
2204‧‧‧D₀資料字
2206‧‧‧讀位元或命令
2220‧‧‧RS欄位
2222‧‧‧控制碼
2224‧‧‧三位元EDC
2228‧‧‧「0」值位元
2230‧‧‧D₀欄位
2232‧‧‧控制碼
2234‧‧‧EDC
2238‧‧‧「0」值位元
2300‧‧‧概念圖
2302‧‧‧處理電路
2304‧‧‧處理器
2306‧‧‧儲存
2308‧‧‧匯流排介面
2310‧‧‧匯流排
2312‧‧‧收發機
2314‧‧‧運行時間影像
2316‧‧‧軟體模組
2318‧‧‧使用者介面
2320‧‧‧分時程式
2322‧‧‧邏輯電路
2402‧‧‧方塊
2404‧‧‧方塊
2406‧‧‧方塊
2408‧‧‧方塊
2500‧‧‧裝置
2502‧‧‧處理電路
2504‧‧‧模組及/或電路
2506‧‧‧模組及/或電路
2512‧‧‧處理器
2514‧‧‧處理器可讀取儲存媒體
2516‧‧‧匯流排
2518‧‧‧收發機或通訊介面
2520‧‧‧多線介面
2602‧‧‧方塊
2604‧‧‧方塊
2606‧‧‧方塊
2608‧‧‧方塊
2700‧‧‧裝置
2702‧‧‧處理電路
2704‧‧‧模組及/或電路
2706‧‧‧模組及/或電路
2708‧‧‧模組及/或電路
2710‧‧‧模組及/或電路
2712‧‧‧處理器
2714‧‧‧處理器可讀取儲存媒體
2716‧‧‧匯流排
2718‧‧‧收發機或通訊介面
2720‧‧‧多線介面

在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相同的元件符號始終作相應識別。

圖1圖示了在各積體電路（IC）設備之間採用資料連結的裝置，該資料連結選擇性地根據複數個可用標準之一來操作。

圖2圖示了在IC設備之間採用資料連結的裝置的系統架構。

圖3圖示了在兩個設備之間提供的N !介面的實例。

圖4圖示了可根據本文揭示的某些態樣來調適的傳輸器和接收器。

圖5圖示了可被用來控制轉變數與順序符號之間的轉換的編碼方案。

圖6圖示了轉變編碼介面的一個實例中的符號與轉變數之間的關係。

圖7圖示了在3!介面中符號邊界處可能的轉變數到符號編碼。

圖8圖示了3!介面中的轉變數與符號之間的數學關係。

圖9圖示了其中經由多線通訊介面傳輸的符號序列受單符號差錯的影響的實例。

圖10是圖示表徵經由多線通訊介面傳輸的符號序列中的單符號差錯的數學關係的示圖。

圖11經由表格展示rⁿ 的值，其中n在範圍0-15中並且在r=3和r=5時。

圖12經由表格展示與符號序列中的單符號差錯相對應的差錯係數。

圖13圖示了差錯係數中的最長非零LSB部分。

圖14圖示了其中單符號差錯導致單個轉變數中的差錯的情況。

圖15圖示了影響經由多線通訊介面傳輸的符號序列中的兩個符號的信號傳遞差錯的第一實例。

圖16圖示了影響經由多線通訊介面傳輸的兩個連貫符號的信號傳遞差錯的第二實例。

圖17圖示了根據本文揭示的某些態樣的在EDC中提供的用於偵測對字進行編碼的符號序列中的兩個符號差錯的位元數。

圖18圖示了根據本文揭示的某些態樣的調適成提供偵錯的傳輸器和接收器。

圖19圖示了在CCIe介面上執行的寫事務中的資料格式的實例。

圖20圖示了在CCIe介面上執行的讀事務中的資料格式的實例。

圖21圖示了根據本文揭示的某些態樣的在CCIe介面上執行的寫事務中使用的字格式的實例。

圖22圖示了根據本文揭示的某些態樣的在CCIe介面上執行的讀事務中使用的字格式的實例。

圖23是圖示採用可根據本文所揭示的某些態樣來調適的處理系統的裝置的實例的方塊圖。

圖24是根據本文所揭示的某些態樣的可在傳輸器處採用的資料通訊方法的流程圖。

圖25是圖示根據本文所揭示的某些態樣的用於在提供符號差錯偵測的介面中使用的裝置的硬體實現的第一實例的示圖。

圖26是根據本文所揭示的某些態樣的可在接收器處採用的資料通訊方法的流程圖。

圖27是圖示根據本文所揭示的某些態樣的用於在提供符號差錯偵測的介面中使用的裝置的硬體實現的第二實例的示圖。

國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無

國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (28)

1. 一種在一多線介面上傳輸資料的方法，包括以下步驟： 在要傳輸的一字中提供複數個資料位元，使得該複數個資料位元的一位元次序相對於該要傳輸的字的位元次序而言被翻轉；提供一偵錯常數（EDC）作為該要傳輸的字的一或多個最低有效位元並且毗鄰該要傳輸的字中的該複數個資料位元的一最高有效位元；將該要傳輸的字轉換成一轉變數；及將該轉變數作為一符號序列在該多線介面上傳輸，其中使用基於每符號可能狀態的一最大數目的一數值系統來表達該轉變數，並且其中該EDC的一長度是至少一個位元，且該EDC可具有被選擇成使得一解碼器能夠偵測或糾正該符號序列中的一或多個符號差錯的一已知固定值和長度。
2. 如請求項1之方法，進一步包括以下步驟： 使用該轉變數的一數位和該符號序列中的一在前符號來產生該符號序列中的每一符號，其中時鐘資訊被嵌入在該符號序列中的連貫符號之間的轉變中。
3. 如請求項1之方法，其中該EDC的該長度和該已知固定值被選擇成使得影響該符號序列中的該一或多個符號的一傳輸差錯導致該EDC在被解碼時具有與該已知固定值不同的一值。
4. 如請求項1之方法，其中該EDC被提供作為一數目的位元，該數目是基於該符號序列中的一符號數目以及能供用於對該多線介面上的資料傳輸進行編碼的一每符號狀態總數來決定的。
5. 如請求項1之方法，其中該EDC包括8位元。
6. 如請求項1之方法，進一步包括以下步驟： 在該要傳輸的字中在比指派用於攜帶該複數個資料位元的位元更高的有效位元中提供控制位元。
7. 如請求項1之方法，進一步包括以下步驟： 選擇用於該多線介面上的一事務的一偵錯或糾錯水平；根據所選擇的該偵錯或糾錯水平來配置該EDC的該長度；及根據該EDC的該長度來定義該複數個資料位元中的一位元數目。
8. 一種設備，包括： 一通訊收發機，其耦合到一多線介面並且被配置成在要傳輸的一字中提供複數個資料位元，使得該複數個資料位元的一位元次序相對於該要傳輸的字的位元次序而言被翻轉；一差錯常數插入電路，其被配置成將一偵錯常數（EDC）追加到該要傳輸的字中的該複數個資料位元，其中該EDC包括該要傳輸的字的一或多個最低有效位元並且被定位成毗鄰該要傳輸的字中的該複數個資料位元的一最高有效位元；一編碼器，其被配置成將該要傳輸的字轉換成一轉變數；及一傳輸器電路，其被配置成將該轉變數作為一符號序列在該多線介面上傳輸，其中該EDC的一長度是至少一個位元且該EDC具有被選擇成使得一解碼器能夠偵測或糾正該符號序列中的一或多個符號差錯的一已知固定值。
9. 如請求項8之設備，其中該編碼器被配置成使用該轉變數的一數位和一在前符號來產生該符號序列中的每一符號，並且其中時鐘資訊被嵌入在該符號序列中的連貫符號之間的轉變中。
10. 如請求項8之設備，其中該EDC的該長度和該已知固定值被選擇成使得影響該符號序列中的該一或多個符號的一傳輸差錯導致該EDC在被解碼時具有與該已知固定值不同的一值。
11. 如請求項8之設備，其中該差錯常數插入電路被配置成： 在一數目的位元中提供該EDC，該數目是基於該符號序列中的一符號數目來決定的。
12. 如請求項8之設備，其中該差錯常數插入電路被配置成： 在一數目的位元中提供該EDC，該數目是基於能供用於對該多線介面上的資料傳輸進行編碼的一每符號狀態總數來決定的。
13. 如請求項8之設備，其中該EDC包括8位元。
14. 如請求項8之設備，其中該通訊收發機被配置成： 在該要傳輸的字中在比指派用於攜帶該複數個資料位元的位元更高的有效位元中提供控制位元。
15. 如請求項8之設備，進一步包括一處理器，其被配置成： 選擇用於該多線介面上的一事務的一偵錯或糾錯水平；根據所選擇的該偵錯或糾錯水平來配置該EDC的一長度；及根據該EDC的該長度來定義該複數個資料位元中的一位元數目。
16. 一種從一多線介面接收資料的方法，包括以下步驟： 從複數個連接器接收一符號序列；將該符號序列轉換成一轉變數，該轉變數的每一數位表示在該複數個連接器上傳輸的兩個連貫符號之間的一轉變；將該轉變數轉換成複數個位元；及基於該複數個位元中包括的一偵錯常數（EDC）的一值來決定在該符號序列的傳輸期間是否發生一符號差錯，其中該EDC具有一已知固定值和基於被定義用於對該複數個連接器上的資料傳輸進行編碼的一每符號狀態總數來決定的一長度。
17. 如請求項16之方法，進一步包括以下步驟： 當該符號序列中存在多個符號差錯時決定發生一符號差錯，其中該EDC的該已知固定值和該長度被選擇成使得能夠偵測影響該符號序列中的複數個符號的傳輸差錯。
18. 如請求項16之方法，其中使用基於在該複數個連接器上傳輸的一對連貫符號之間的可能符號轉變的一最大數目的一數值系統來表達該轉變數。
19. 如請求項16之方法，其中該一個或兩個符號差錯使得該EDC的一經解碼版本具有與該已知固定值不同的一值。
20. 如請求項16之方法，其中該EDC被提供作為該複數個位元中的一數目的最低有效位元，最低有效位元的該數目是基於能供用於對該複數個連接器上的資料傳輸進行編碼的一每符號狀態總數來決定的。
21. 如請求項20之方法，其中最低有效位元的該數目是基於用來編碼該複數個位元的一符號總數來決定的。
22. 如請求項20之方法，其中該複數個連接器包括數個（N 個）單端連接器，能供用於編碼資料傳輸的該每符號狀態總數是2 ^N -x ，其中x 至少是1。
23. 如請求項20之方法，其中該複數個連接器包括傳導多級差分信號的數個（N 個）連接器，能供用於編碼資料傳輸的該每符號狀態總數是N !-x ，其中x 至少是1。
24. 如請求項16之方法，其中在每一轉變處可用的該狀態總數是3，且該EDC包括8位元。
25. 如請求項16之方法，其中在每一轉變處可用的該狀態總數是3，該符號序列包括17個或更多符號，且該EDC包括9位元。
26. 如請求項16之方法，其中在每一轉變處可用的該狀態總數是5，且該EDC包括10位元。
27. 如請求項16之方法，其中在每一轉變處可用的該狀態總數是5，該符號序列包括8個或更多符號，且該EDC包括11位元。
28. 一種裝置，包括： 一時鐘恢復電路，其被配置成從傳輸自複數個連接器的一符號序列提取一時鐘信號，其中該時鐘信號被用來接收該符號序列；用於將該符號序列轉換成一轉變數的構件，該轉變數的每一數位表示在該複數個連接器上傳輸的兩個連貫符號之間的一轉變；用於將該轉變數轉換成複數個位元的構件；及用於基於該複數個位元中包括的一偵錯常數（EDC）的一值來決定在該符號序列的傳輸期間是否發生一符號差錯的構件，其中該EDC具有一已知固定值和基於被定義用於對該複數個連接器上的資料傳輸進行編碼的一每符號狀態總數來決定的一長度。