JP4498954B2 - 位相検出回路 - Google Patents
位相検出回路 Download PDFInfo
- Publication number
- JP4498954B2 JP4498954B2 JP2005061246A JP2005061246A JP4498954B2 JP 4498954 B2 JP4498954 B2 JP 4498954B2 JP 2005061246 A JP2005061246 A JP 2005061246A JP 2005061246 A JP2005061246 A JP 2005061246A JP 4498954 B2 JP4498954 B2 JP 4498954B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay circuit
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Description
この種の従来の位相検出回路の一例を図7に示す。同図において、従来の位相検出回路は、遅延回路1〜4と、D型フリップフロップ(D−FF)6〜10と、 XOR(排他的論理和回路)17、19、21、23と、カウンタ24〜27と、判定回路28とで構成されている。
D型フリップフロップ9の出力信号とD型フリップフロップ10の出力信号はXOR23により排他的論理和演算され、XOR23の出力信号はカウンタ27に入力される。カウンタ24、カウンタ25、カウンタ26、およびカウンタ27の出力信号は判定回路28に入力される。
遅延回路1ではデータ信号102が時間T/4だけ遅延された信号103が出力され、D型フリップフロップ7は、信号103をクロック101の立ち下がりエッジでラッチし、信号109を出力する。
遅延回路3では信号104が時間T/4だけ遅延された信号105が出力され、D型フリップフロップ9は、信号105をクロック101の立ち下がりエッジでラッチし、信号111を出力する。
XOR17は、信号108と信号109の排他的論理和を演算し、信号119を出力し、カウンタ24はクロック101の立ち上がりエッジで信号119のレベルを判定し、Hレベルであるとき1を加算する。
XOR21は、信号110と信号111の排他的論理和を演算し、信号123を出力し、カウンタ26はクロック101の立ち上がりエッジで信号123のレベルを判定し、Hレベルであるとき1を加算する。
判定回路28はカウンタ24、カウンタ25、カウンタ26およびカウンタ27の出力信号から最大値を検出して、データ信号102の振幅が変化する位相を判定する。上記従来例では最大値が2つあるため、位相検出誤差が大きくなる。
さらに、請求項2に記載の発明によれば、請求項1の構成に、第mの遅延回路Bの出力信号と第m+2のラッチ回路の出力信号の排他的論理和の否定の演算を追加することにより、データ信号に加算された雑音による位相検出誤りを軽減することが可能となる。
本発明の第1実施形態に係る位相検出回路は、請求項1に記載の構成において、N=4の場合の構成を示すものである。
本発明の第1実施形態に係る位相検出回路は、前記NRZデータ信号を入力し、位相をT/4遅延する遅延回路1と、遅延回路1の出力端に接続され、位相をT/4遅延する遅延回路2と、遅延回路2の出力端に接続され、位相をT/4遅延する遅延回路3と、遅延回路3の出力端に接続され、位相をT/4遅延する遅延回路4と、遅延回路4の出力端に接続され、位相をT/4遅延する遅延回路5とからなる複数の遅延回路を有している。
D型フリップフロップ6の出力信号とD型フリップフロップ8の出力信号はXOR17により排他的論理和演算され、XOR17 の出力信号はカウンタ24に入力される。
遅延回路1ではデータ信号102が時間T/4だけ遅延された信号103が出力され、D型フリップフロップ7は、信号103をクロック101の立ち下がりエッジでラッチし、信号109を出力する。
遅延回路3では信号104が時間T/4だけ遅延された信号105が出力され、D型フリップフロップ9は、信号105をクロック101の立ち下がりエッジでラッチし、信号111を出力する。
遅延回路5では信号106が時間T/4だけ遅延された信号107が出力され、D型フリップフロップ11、信号107をクロック101の立ち下がりエッジでラッチし、信号113を出力する。
XOR19 は、信号109と信号111の排他的論理和を演算し、信号121を出力し、カウンタ25はクロック101の立ち上がりエッジで信号121のレベルを判定し、Hレベルであるとき1を加算する。
XOR23は、信号111と信号113の排他的論理和を演算し、信号125を出力し、カウンタ27はクロック101の立ち上がりエッジで信号125のレベルを判定し、Hレベルであるとき1を加算する。
判定回路28はカウンタ24、カウンタ25、カウンタ26、およびカウンタ27の出力信号から最大値を検出して、データ信号102の振幅が変化する位相を判定する。図3では最大値をとる出力が1つであるため、位相検出精度が高い。
なお、信号112は、信号108を時間Tだけ遅延して発生してもよい。また、
信号113は、信号109を時間Tだけ遅延して発生してもよい。
本発明の第2実施形態に係る位相検出回路の構成を図4に示す。本発明の第2実施形態に係る位相検出回路は、第1実施形態に係る位相検出回路の構成に、D型フリップフロップ6の出力信号を前記基準クロックの周期Tだけ遅延する遅延回路12と、D型フリップフロップ7の出力信号を基準クロックの周期Tだけ遅延する遅延回路13と、…、D型フリップフロップ9の出力信号を基準クロックの周期Tだけ遅延する遅延回路15とからなる複数の遅延回路Bと、遅延回路12の出力信号とD型フリップフロップ8の出力信号の排他的論理和の否定を行うXNOR回路16と、…、遅延回路15の出力信号とD型フリップフロップ11の出力信号の排他的論理和の否定を行うXNOR回路22とを付加し、前記XNOR回路16〜22の出力信号がそれぞれ、対応するカウンタ回路24〜27にそれぞれ、入力されることを特徴としている。
D型フリップフロップ9の出力信号は遅延回路15に入力され、遅延回路15の出力信号とD型フリップフロップ11の出力信号はXNOR22により排他的論理和の否定が演算され、XNOR22の出力信号はカウンタ27に入力される。
D型フリップフロップ9の出力信号とD型フリップフロップ11出力信号はXOR23により排他的論理和演算され、XOR23の出力信号はカウンタ27に人力される。カウンタ24、カウンタ25、カウンタ26、およびカウンタ27の出力信号は判定回路28に入力される。
遅延回路1ではデータ信号102が時間T/4だけ遅延された信号103が出力され、D型フリップフロップ7は、信号103をクロック101の立ち下がりエッジでラッチし、信号109を出力する。
遅延回路3では信号104が時間T/4だけ遅延された信号105が出力され、D型フリップフロップ9は、信号105をクロック101の立ち下がりエッジでラッチし、信号111を出力する。
遅延回路5では信号106が時間T/4だけ遅延された信号107が出力され、D型フリップフロップ11は、信号107をクロック101の立ち下がりエッジでラッチし、信号113を出力する。
カウンタ24はクロック101の立ち上がりエッジで信号118信号119のレベルを判定し、各々Hレベルであるとき1を加算する。
遅延回路13では、信号109が時間Tだけ遅延された信号115が出力され、XNOR18は、信号115と信号111の排他的論理和の否定を演算し、信号120を出力する。
遅延回路14では、信号110が時間Tだけ遅延された信号116が出力され、XNOR20は、信号116と信号112の排他的論理和の否定を演算し、信号122を出力する。
XOR21は、信号110と信号112の排他的論理和演算を行い、信号123を出力する。
遅延回路15では、信号111が時間Tだけ遅延された信号117が出力され、XNOR22は、信号117と信号113の排他的論理和の否定を演算し、信号124を出力する。
XOR23は、信号111と信号113の排他的論理和演算を行い、信号125を出力する。
判定回路28はカウンタ24、カウンタ25、カウンタ26、およびカウンタ27の出力信号から最大値を検出して、データ信号102の振幅が変化する位相を判定する。図6では最大値をとる出力が1つであり、かつ最大値が大きいため、位相検出精度が高く、雑音による位相検出誤りも軽減できる。
なお、信号112は、信号108を時間Tだけ遅延して発生してもよい。また、信号113は、信号109を時間Tだけ遅延して発生してもよい。
さらに、本発明の第2実施形態に係る位相検出回路によれば、第1実施形態に係る位相検出回路の構成に、入力信号を基準クロックの周期Tだけ遅延させる第mの遅延回路Bの出力信号と第m+2のラッチ回路(D型フリップフロップ)の出力信号の排他的論理和の否定の演算を追加することにより、データ信号に加算された雑音による位相検出誤りを軽減することが可能となる。
Claims (3)
- 一定伝送周波数を有するNRZデータ信号と、このNRZデータ信号と同等の周波数を有し位相が独立した周期Tの基準クロックを入力とし、前記NRZデータ信号の振幅が変化する位相を検出する位相検出回路であって、
前記NRZデータ信号を入力し、位相をT/N(Nは3以上の整数)遅延する第1の遅延回路Aと、第1の遅延回路Aの出力端に接続され、位相をT/N遅延する第2の遅延回路Aと、…、第n(nは2以上N以下の整数)の遅延回路Aの出力端に接続され、位相をT/N遅延する第n+1の遅延回路Aとからなる複数の遅延回路Aと、
前記第1の遅延回路Aの入力端に接続され、周期Tの基準クロックに同期して入力信号をラッチする第1のラッチ回路と、第1の遅延回路Aの出力端に接続され、周期Tの基準クロックに同期して入力信号をラッチする第2のラッチ回路と、第2の遅延回路Aの出力端に接続され、周期Tの基準クロックに同期して入力信号をラッチする第3のラッチ回路と、…、第n+1の遅延回路Aの出力端に接続され、周期Tの基準クロックに同期して入力信号をラッチする第n+2のラッチ回路とからなる複数のラッチ回路と、
前記第1のラッチ回路の出力信号と前記第3のラッチ回路の出力信号の排他的論理和を行う第1のXOR回路と、…、前記第nのラッチ回路の出力信号と前記第n+2のラッチ回路の出力信号の排他的論理和を行う第nのXOR回路とからなる複数のXOR回路と、
前記第1のXOR回路の出力端に接続される第1のカウンタ回路と、…、前記第nのXOR回路の出力端に接続される第nのカウンタ回路とからなる複数のカウンタ回路と、
前記複数のカウンタ回路の出力信号の比較結果に基づいて前記NRZデータ信号の振幅が変化する位相を検出する判定回路と、
を有することを特徴とする位相検出回路。 - 請求項1記載の位相検出回路に、前記第1のラッチ回路の出力信号を前記基準クロックの周期Tだけ遅延する第1の遅延回路Bと、…、前記第nのラッチ回路の出力信号を前記基準クロックの周期Tだけ遅延する第nの遅延回路Bとからなる複数の遅延回路Bと、
前記第1の遅延回路Bの出力信号と前記第3のラッチ回路の出力信号の排他的論理和の否定を行う第1のXNOR回路と、…、前記第nの遅延回路の出力信号と前記第n+2のラッチ回路の出力信号の排他的論理和の否定を行う第nのXNOR回路とを付加し、前記第1及び第nのXNOR回路の出力信号がそれぞれ、対応する前記第1及び第nのカウンタ回路にそれぞれ、入力されることを特徴とする位相検出回路。 - NRZデータ信号の位相を遅延させずに、該NRZデータ信号の代わりに基準クロックを前記第1の遅延回路Aに入力し、前記第1、第2及び第n+1の遅延回路Aにより遅延させ、遅延してない基準クロックと遅延させてないNRZデータ信号は第1のラッチ回路に入力され、かつ前記第1、第2及び第n+1の遅延回路Aを介してそれぞれ、遅延した基準クロックと前記位相を遅延させていないNRZデータ信号が、前記第2、第3及び第n+2のラッチ回路にそれぞれ、入力されることを特徴とする請求項1または2のいずれかに記載の位相検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061246A JP4498954B2 (ja) | 2005-03-04 | 2005-03-04 | 位相検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061246A JP4498954B2 (ja) | 2005-03-04 | 2005-03-04 | 位相検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006246227A JP2006246227A (ja) | 2006-09-14 |
JP4498954B2 true JP4498954B2 (ja) | 2010-07-07 |
Family
ID=37052140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061246A Expired - Fee Related JP4498954B2 (ja) | 2005-03-04 | 2005-03-04 | 位相検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4498954B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127248A (ja) * | 1997-04-24 | 1999-01-29 | Northern Telecom Ltd | ディジタル信号の位相検出方法及び装置 |
JPH11177541A (ja) * | 1997-12-11 | 1999-07-02 | Nippon Telegr & Teleph Corp <Ntt> | ビット同期回路 |
JP2003218843A (ja) * | 2001-11-15 | 2003-07-31 | Seiko Epson Corp | スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法 |
-
2005
- 2005-03-04 JP JP2005061246A patent/JP4498954B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127248A (ja) * | 1997-04-24 | 1999-01-29 | Northern Telecom Ltd | ディジタル信号の位相検出方法及び装置 |
JPH11177541A (ja) * | 1997-12-11 | 1999-07-02 | Nippon Telegr & Teleph Corp <Ntt> | ビット同期回路 |
JP2003218843A (ja) * | 2001-11-15 | 2003-07-31 | Seiko Epson Corp | スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006246227A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
US5798720A (en) | Parallel to serial data converter | |
JP5831225B2 (ja) | Cdr回路、受信回路、及び、電子装置 | |
KR20210139388A (ko) | 다상 클록 듀티 사이클 및 스큐 측정 및 보정 | |
JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
JP5989239B2 (ja) | 信号処理装置 | |
JP2007060655A (ja) | アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法 | |
US10615956B2 (en) | Clock and data recovery device and phase detection method | |
US20060182213A1 (en) | Data sampler for digital frequency/phase determination | |
EP1237282A1 (en) | Circuit for the detection of clock signal period abnormalities | |
US8594263B2 (en) | Sampling clock selection module of serial data stream | |
EP1701444A1 (en) | Method and apparatus for detecting linear phase error | |
US7643599B2 (en) | Method and apparatus for detecting linear phase error | |
JP2013070323A (ja) | Cdr回路及びcdr方法 | |
JP4498954B2 (ja) | 位相検出回路 | |
US20070230646A1 (en) | Phase recovery from forward clock | |
US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
JP6631117B2 (ja) | 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法 | |
JP2015167278A (ja) | A/d変換装置の出力切替方法及びa/d変換装置 | |
JP3770378B2 (ja) | 位相比較回路 | |
JP2001156755A (ja) | 位相検出回路 | |
JP4510048B2 (ja) | ドライバ回路装置及びドライバ駆動方法 | |
JPH0590970A (ja) | Cmiエンコーダ回路 | |
US20100201417A1 (en) | Clock extraction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |