CN1420406A - 畸变调整电路和畸变调整方法、及数据同步电路和数据同步方法 - Google Patents

畸变调整电路和畸变调整方法、及数据同步电路和数据同步方法 Download PDF

Info

Publication number
CN1420406A
CN1420406A CN02140103A CN02140103A CN1420406A CN 1420406 A CN1420406 A CN 1420406A CN 02140103 A CN02140103 A CN 02140103A CN 02140103 A CN02140103 A CN 02140103A CN 1420406 A CN1420406 A CN 1420406A
Authority
CN
China
Prior art keywords
data
sampling
signal
serial data
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02140103A
Other languages
English (en)
Other versions
CN1307504C (zh
Inventor
杉田夏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Seiko Instruments Inc
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1420406A publication Critical patent/CN1420406A/zh
Application granted granted Critical
Publication of CN1307504C publication Critical patent/CN1307504C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Abstract

提供一种使用能够使DVI规格的T.M.D.S.链路等的接收器中的电路小型化的新算法的畸变调整电路等。畸变调整电路包括：进行过采样数据的比较处理，判定串行数据的转变点，输出采样点的选择信号的采样点选择部300以及作为串行数据的采样数据输出由选择信号选择的采样点上的过采样数据的数据复原部400。按串行数据的4位区间单位进行过采样数据的比较处理，保持转变点检测信号，在保持的转变点检测信号中至少2个区间的转变点检测信号显示同一结果的情况下，根据该转变点检测信号，判定串行数据的转变点。进行每一次过采样数据的比较处理。

Description

畸变调整电路和畸变调整方法、 及数据同步电路和数据同步方法
本发明涉及畸变调整电路和畸变调整方法，及数据同步电路和数据同步方法。
近年来，作为显示器接口的标准规格，广泛使用DVI(Digital Visual Interface即数字化可视接口)规格。该DVI规格不仅能够近距离，而且也能够在5m以上的长距离下进行主机与显示器间的图像信息的传送。
DVI规格中采用使用RGB(红、绿、兰)三个差动数据信道和一个差动时钟信道的T.M.D.S.(Transition Minimized Differential Signaling)链路协议。该T.M.D.S.链路中，必须要有具备检测和消除长距离传送所产生的数据和时钟间的畸变并抽取正确数据的功能的接收器。此外，必须要有具备检测接收信号中的字符边界的功能，和检测数据信道间的畸变并进行信道间数据的相位重合的功能的接收器。
根据DVI规格，能够大致推测出用于实现这些功能的算法和电路结构，但是更详细的算法和电路结构不能限于一种定义，可以考虑到多种变化。此外，日本专利特表平11-511926号公报(美国专利5905769号公报)中公开了实现这些功能的电路的一个实施例。
发明的目的
本发明的目的是提供一种畸变调整电路和畸变调整方法，其在T.M.D.S.链路等的接收器中使用了能够减少电路规模的新算法。
此外，本发明的另一个目的是提供一种数据同步电路和数据同步方法，其能够在上述的接收器中既检测接收数据中的字符边界，复原规定位数的数据单位，又检测数据通道间的畸变，进行数据的相位重合。
为解决以上问题，本发明涉及到一种畸变调整电路，其包括：接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；接收过采样数据和上述选择信号，作为串行数据的采样数据输出由上述选择信号选择的采样点上的过采样数据的数据复原部；上述采样点选择部按串行数据的J位区间单位进行过采样数据的比较处理，保持由第1～第N的J位区间的比较处理分别得到的第1～第N转变点检测信号，在保持的第1～第N转变点检测信号中，至少2个区间的转变点检测信号显示同一结果的情况下，根据显示出同一结果的转变点检测信号判定串行数据的转变点。
根据本发明，在至少2个区间的转变点检测信号显示出同一结果的情况下，根据该转变点检测信号能判定串行数据的转变点。因而，能够有效利用消隐期间传送的规定位数的串行数据所具有的特性进行畸变调整，能够简化用于畸变调整的算法和电路。
在此，本发明也可以仅根据消隐期间传送的同步字符进行畸变调整。
此外，本发明中，上述串行数据是在峰值单元数据传送期间转变最小的数据，也可以是在同步字符传送的消隐期间，上述第1～第N的J位区间中的至少2处J位区间中出现全转变模式(pattern)的数据。
此外，本发明中，上述采样点选择部还包括：保持过采样数据的数据保持部；按串行数据的J位区间单位进行过采样数据的比较处理，输出转变点检测信号的转变点检测部；保持由在串行数据的第1～第N的J位区间的比较处理所得到的第1～第N转变点检测信号，在保持的第1～第N转变点检测信号中，至少2个区间的转变点检测信号显示同一结果的情况下，根据显示出同一结果的转变点检测信号来判定串行数据的转变点，输出采样点的相位选择信号的转变点判定部；具有与多个采样点对应的多种状态，根据上述相位选择信号转变状态，输出与现有状态对应的采样点的选择信号的状态装置。
此外，本发明中的上述状态装置具有至少4种状态。
此外，本发明涉及一种进行畸变调整的畸变调整电路，其包括：接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；接收过采样数据和上述选择信号，作为串行数据的采样数据输出由上述选择信号选择的采样点上的过采样数据的数据复原部分；在消隐期间传送的规定位数的串行数据中，在检测出至少2个J位区间的全转变模式的条件下进行畸变调整。
根据本发明，能够有效利用在消隐期间传送的规定位数的串行数据所具有的特性进行畸变调整，能够简化用于调整畸变的算法和电路。
此外，本发明涉及一种畸变调整电路，其包括：接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；接收过采样数据和上述选择信号，作为串行数据的采样数据输出由上述选择信号选择的采样点上的过采样数据的数据复原部分；上述采样点选择部进行每一次采样的规定组数的过采样数据的比较处理，根据比较结果判定串行数据的转变点。
根据本发明，由于比较每一次采样的规定组数的采样数据，因此根据比较相邻采样点上的过采样数据，就很容易判定数据的转变点。此外，如果利用同步字符的特征，就能够简化用于调整数据与时钟信号之间的畸变的算法和电路。
在此，本发明中的上述采样点选择部包括求出每一次采样的规定组数的过采样数据的“异”的规定数量的“异”(OR)门。
此外，本发明涉及一种数据同步电路，其是检测数据的字符边界，抽取按字符边界定界的位串进行输出的数据同步电路，其包括：保持根据串行数据得到的并行数据，从保持的并行数据中，一边每移位(シフト)1位，一边输出抽取的I位的第1～第M位串的位串输出部；第1～第M位串对在消隐期间传送的同步字符1次或多次连续地检测是否一致，把与一致的位串对应的检测信号变为有效信号的第1～第M检测信号输出的第1～第M检测部；第1～第M检测信号的任意一个成为有效的情况下，将第1～第M检测信号作为第1～第M选择信号进行存储，第1～第M检测信号的任意一个都不为有效的情况下，就原样保持已经存储的第1～第M选择信号的选择信号存储部；接收第1～第M位串和第1～第M选择信号，从第1～第M位串中选择相应的选择信号变为有效的位串，进行输出的位串选择部。
根据本发明，能够利用选择每次移位1位的第1～第M位串中的一个，依次取出按字符边界定界的位串(规定位数的数据单元)。因而，即使不使用桶形移位器(バレルシフタ)而使用选择器等，也能够构成数据同步电路。
在此，本发明中，上述第1～第M检测部也可以用延迟触发器和“异”门及“同”门检测第1～第M位串与上述同步字符是否一致。
此外，本发明涉及数据同步电路，取得第1～第L串行数据传送的第1～第L信道间的同步，其包括：保持在峰值单元数据的传送中变为有效，在传送同步字符的消隐中变为无效的第1～第L数据启动(data enable)信号的保持部；第1定时上保持的第1～第L数据启动信号内的某一个是无效的，并且，接着第1定时，第2定时上保持的第1～第L数据启动信号的全部都是有效的情况下，将第1定时上保持的第1～第L数据启动信号作为第1～第L选择信号进行输出的选择信号生成部；第1～第L信道的数据中，延迟第1～第L选择信号变为有效的信道的数据的数据延迟部。
根据本发明，由于在第1定时上保持的第1～第L数据启动信号与第2定时上保持的第1～第L数据启动信号间进行模式匹配，检测第1～第L信道间的畸变。因而能够简化用于调整信道间的畸变的算法和电路。
附图的说明
图1是用于说明DVI规格的T.M.D.S.链路的发射器(トランスミツタ)和接收器的图。
图2是用于说明DVI规格的T.M.D.S.链路的信号传送的图。
图3是示出本实施方式的畸变调整电路的结构实施例的图。
图4是示出每个EXOR型转变点检测部的结构实施例的图。
图5是用于说明转变点检测部工作的图。
图6是用于说明转变点检测部工作的图。
图7是示出转变点检测信号与串行数据的转变点存在的间隙及应该选择的取样相位的关系的图。
图8是示出由同步字符构成的10种20位的图。
图9是示出由同步字符构成的10种20位的图。
图10A、图10B是示出AND方式的检测信号生成部和3以上方式的检测信号生成部的结构实施例的图。
图11A、图11B是用于说明采用每个EXOR型转变点检测部情况下的转变点判定方法的图。
图12A、图12B是用于说明在至少2个区间的转变点检测信号显示同一结果的情况下，根据其转变点检测信号判定转变点的方法的图。
图13是示出判定部的结构实施例的图。
图14是示出2of5检测部(同步字符检测部)的结构实施例的图。
图15是示出滤波器部的结构实施例的图。
图16A、16B是示出相位选择信号生成部的结构实施例和其真值表的图。
图17是示出状态装置的结构实施例(状态转变图)的图
图18是用于说明状态装置的工作的图。
图19是示出状态装置的其它结构实施例的图(状态转变图)。
图20是示出数据复原部的结构实施例的图。
图21是示出邻接EXOR型转变点检测部的结构实施例的图。
图22A、图22B是用于说明采用邻接EXOR型转变点检测部情况下的转变点判定方法的图。
图23是采用邻接EXOR型转变点检测部情况下的判定部的结构实施例的图。
图24A、图24B是示出现有的畸变调整电路的结构的图。
图25是示出本实施方式的畸变调整电路的结构实施例的图。
图26是示出检测部的结构实施例的图。
图27是用于对本实施方式的信道间同步器中的模式匹配进行说明的图。
图28是示出本实施方式的信道间同步器的结构实施例的图。
图29是用于对信道间同步器的操作进行说明的定时波形图。
具体实施方式
以下，参照附图说明本发明的实施方式。
再者，以下说明的本实施方式不是对权利要求所述的本发明的内容作限制的。此外，本实施方式中说明的全部结构不是本发明所必须的解决方法。
1.T.M.D.S.链路
首先，利用图1和图2对DVI规格的T.M.D.S.链路进行说明。
如图1所示，从前段的图形控制器向T.M.D.S.发射器50输出：峰值单元数据(BLU〔7：0〕、GRN〔7：0〕、RED〔7：0〕)；控制信号(HSYNC、VSYNC、CTL0、CTL1、CTL2、CTL3、DE)；基准时钟信号CLK。该情况下，如图2所示，峰值单元数据在数据启动信号DE变为有效(高电平)的数据传送期间输出。此外，控制信号在DE变为无效(低电平)的消隐期间输出。
发射器50所包括的编码器/串行器(Encoder/Serializer)52、54、56接收来自图形控制器的输入信息流(ストリ—ム)，进行数据编码和并行/串行变换。
利用该编码操作，如图2所示，在数据传送期间，编码后的峰值单元数据BLU、GRN、RED通过T.M.D.S.链路的差动数据信道0、1、2进行传送。此外，在消隐期间，编码后的控制信号HSYNC、VSYNC、CTL0～CTL3通过信道0、1、2进行传送。另外，双环的T.M.D.S.上的差动数据信道变为6个(两组RGB)。
T.M.D.S.链路中，在峰值单元数据的传送期间，进行令数据的转变次数减少(最小化)的编码操作。象这样，利用减少数据的转变次数而能够降低传送路径中电磁波的辐射。另一方面，在消隐期间传送增加了转变次数的同步字符SC00＝0010101011、SC01＝1101010100、SC10＝0010101010、SC11＝1101010101。
具体地说，使用这4个同步字符SC00～SC11向每个信道发送2位的信息。例如，在发送(VSYNC、HSYNC)＝(00)、(01)、(10)、(11)信息的情况下，同步字符SC00、SC01、SC10、SC11分别通过信道0进行传送。
另外，基准时钟信号CLK与各信道0、1、2中的串行数据的传送并行，具有各信道0、1、2上传送率的1/10频率，发射器50通过时钟信道C传送该基准时钟信号CLK。换句话说，就是在基准时钟信号CLK的1个时钟周期上，向每个信道0、1、2传送10位的数据。
T.M.D.S.的接收器60所包括的复原/编码器62、64、66接收由信道0、1、2传送的串行数据，进行数据的复原和译码。此外，接收器60所包括的信道间的校准器(algnment)68检测信道间的畸变，进行信道间的数据的相位重合。然后，输出复原的信息提供给后段的显示控制器。
T.M.D.S.的接收器60中必须要有检测和消除数据和时钟间的畸变并抽取正确数据的畸变调整电路。此外，必须要有检测10位字符的边界，定界数据在每个字符上，向后段输出的字节同步器(广义上的数据同步电路)。并且，必须要有调整多个数据信道间的畸变的信道间同步器(广义上的数据同步电路)。
以下，对接收器60所包括的这些畸变调整电路、字节同步器和信道间同步器的具体结构实施例进行说明。
2.畸变调整电路
图3示出本实施方式的畸变调整电路的结构实施例。该畸变调整电路是从过采样的串行数据中检测及消除畸变，抽取正确数据的电路。再者，本实施方式的畸变调整电路和采样点选择部不需要包括图3中的全部结构要素，也可以省去其中一部分而构成。
PLL电路100根据接收的基准时钟信号而产生倍频时钟信号。基准时钟信号的频率是各数据信道中的传送率的1/10，倍频时钟信号的频率是各数据信道中的传送率的3倍。过采样部分200利用该倍频时钟信号对接收到的串行数据实施3倍(广义上是I倍)的过采样，输出过采样数据(over sampled data)。
采样点选择部300(采样相位选择部、相位检测部)从过采样部200接收过采样数据，进行过采样数据的比较处理(“异”逻辑运算等)。然后，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号。
数据复原部400(相位调整部)，从过采样部200接收过采样数据的同时，从采样点选择部300接收选择信号。然后，将由选择信号选择的采样点(采样相位)上的过采样数据作为串行数据的采样数据输出。这时，变换串行数据成并行数据向后段的电路(字节同步器)输出。
采样点选择部300包括保持来自过采样部200的过采样数据的数据保持部320。该数据保持部320按串行数据的4位区间(广义上是J位区间，J可以是4以上的整数)，取入过采样到的数据(采样值)。对串行数据实施3倍(I倍)的过采样，因此就对于串行数据的4位(J位)取入12点(I×J点)的过采样数据。数据保持部320保持在该12点之前(也可以是之后)添加了2点(H点)后的共14点的过采样数据。因此数据保持部320由14位的触发器构成。
采样点选择部300包括：转变点检测部330；转变点判定部340；状态装置370。
在此，转变点检测部330根据由数据保持部320保持的过采样数据(14位)检测串行数据的转变点。更具体地说，按串行数据的4位(J位)区间单位进行过采样数据的比较处理(“异”逻辑运算)，输出由比较处理得到的转变点检测信号(例如3位)。
2.1转变点检测部分
图4示出转变点检测部分330的结构实施例。另外，图4的B3’、C3’相当于从图3中的数据保持部320的输出反馈回到输入的2位(前段的最后2位)。另一方面，A0、B0、C0…A3、B3、C3相当于输入到数据保持部320的12位。
图4的转变点检测部330包括输出串行数据中的过采样数据SD0～SD13到每个采样，进行“异”逻辑运算的“异”门(以下称作“EXOR门”)301312。此外，包括根据这些EXOR门301～312的输出而生成转变点检测信号DETβγ、DETγα、DETαβ的检测信号生成部(全转变模式检测部)332、334、336。
更具体地说，检测信号生成部332接收检测间隙β+γ上是否存在数据转变点的EXOR301、304、307、310的输出Gβγ0～Gβγ3，输出转变点检测信号DETβγ。检测信号生成部334接收检测间隙γ+α上是否存在串行数据转变点的EXOR302、305、308、311的输出Gγα0～Gγα3，输出转变点检测信号DETγα。检测信号生成部336接收检测间隙α+β上是否存在串行数据转变点的EXOR303、306、309、312的输出Gαβ0～Gαβ3，输出转变点检测信号DETαβ。
参照图5和图6对转变点检测部330的工作进行说明。
图5示出3种采样相位A、B、C中的采样相位C位于相邻2个数据转变点的大致中间位置上的情况。
该情况下，将间隙β+γ两端的采样相位B与A上的过采样数据进行“异”逻辑运算的EXOR门301、304、307、310的输出Gβγ0～Gβγ3变为“0”。
此外，将间隙γ+α两端的采样相位C与B上的过采样数据进行“异”逻辑运算的EXOR门302、305、308、311的输出Gγα0～Gγα3变为“1”。
此外，将间隙α+β两端的采样相位A与C上的过采样数据进行“异”逻辑运算的EXOR门303、306、309、312的输出Gαβ0～Gαβ3变为“1”。
根据这些EXOR的输出，就知道数据转变点存在在间隙α上。因此，就判定为检测串行数据而应该选择的适当的采样相位是C。
图6示出3种采样相位A、B、C中的采样相位B位于数据转变点的附近位置上的情况。
该情况下，将间隙β+γ两端的采样相位B与A上的过采样数据进行“异”逻辑运算的EXOR门301、304、307、310的输出Gβγ0～Gβγ3，和将间隙γ+α两端的采样相位C与B上的过采样数据进行“异”逻辑运算的EXOR门302、305、308、311的输出Gγα0～Gγα3的值是“1”或“0”，其输出值不能确定是哪一个。(这样的不能确定的输出值称作“X”)。
此外，将间隙α+β两端的采样相位A与C上的过采样数据进行“异”逻辑运算的EXOR门303、306、309、312的输出Gαβ0～Gαβ3变为“1”。
图6的情况下，根据数据的内容，也要考虑输出Gβγ(Gβγ0～Gβγ3)与输出Gγα(Gγα0～Gγα3)两方都变为“0”时的情况。但是，输出Gαβ(Gαβ0～Gαβ3)若变为“1”，就知道串行数据的转变点存在在间隙α或β上。因此，就判定为检测串行数据而应该选择的适当的采样相位是C或A。归纳以上所有成立的情况，有如图7所示的关系。
虽然，根据少量采样进行判断数据转变点有一定危险。因而，转变点检测结果与规定的数据长度一致的情况下，最好从开始就进行畸变调整。为了进行这样的滤波器操作，本实施方式中，利用在映像信号的消隐期间进行传送的同步字符。对于转变次数减少的峰值单元数据，就设定同步字符中转变次数增多。由于使用这样的同步字符，因此能简化算法，电路的门数量不增多。此外，同步字符中，信号的上升和下降出现的次数大致相同，因此能够利用平衡地测定两者来检测转变点。
具体地如图2所说明的，在消隐期间，传送同步字符SC00＝0010101011、SC01＝1101010100、SC10＝0010101010、SC11＝1101010101中的某一个。例如，发送(VSYNC、HSYNC)＝(0、1)信息的情况下传送SC01。此外，发送(VSYNC、HSYNC)＝(1、0)信息的情况下传送SC10。
然后，本申请发明人发现在消隐期间传送的连续20位(规定的位数。J×N位)上具有以下特性。即，发现不论是从同步字符的哪一位开始的20位，其20位中，也一定有2处以上存在4位区间的全转变模式“0101”或“1010”(更准确的是“01010”或“10101”)。
图8和图9示出这样的情况。图8是示出由同步字符SC01＝1101010100构成的10种20位的图。此外，图9是示出由同步字符SC11＝1101010101构成的10种20位的图。对于由其它的2个同步字符SC00、SC10构成的20位，可以将图8和图9的各位反过来进行考虑。
例如，图8的(1)是同步字符SC01从其第1位开始的20位。该情况下如E1、E2所示，在20位中有2处存在4位区间的全转变模式“0101”。
此外，图8的(2)是同步字符SC01从其第2位开始的20位。该情况下如E3、EA所示，在20位中也有2处存在4位区间的全转变模式“1010”。
同样，图8的(3)～(10)和图9的(1)～(10)的情况下，其20位中，也一定有2处以上存在4位区间的全转变模式。
因此，本实施方式中，首先，图4的检测信号生成部分332、334、336检测4位(J位)区间的全转变模式(位I与位I+1的逻辑值为不同值的交替模式)。即，串行数据的4位区间中，其4位是全转变模式的情况下，4处中应该能检测出同一转变点。本实施方式中的AND方式(第1方式)的检测信号生成部分332、334、336在串行数据的4(J)位区间的4(J)处中检测到同一转变点的况下，就判断为检测到适当的转变点。然后，检测信号生成部分将转变点检测信号DETβγ、DETγα、DETαβ置为“1”(有效)。
图10A示出AND方式的检测信号生成部的结构实施例。该检测信号生成部在所有输入I0～I3为“1”(有效)时，输出Q就变为“1”，这以外的时间Q就变为“0”(无效)。
例如，AND方式的情况下，图4的检测信号生成部332在所有Gβγ0～Gβγ3都为“1”时就输出DETβγ＝1。同样，检测信号生成部334在所有Gγα0～Gγα3都为“1”时就输出DETγα＝1。此外，检测信号生成部336在所有Gαβ0～Gαβ3都为“1”时就输出DETαβ＝1。
再者，图10B示出3以上方式(第2方式)的检测信号生成部的结构实施例。该检测信号生成部在输入I0～I3中至少3个为“1”时，输出Q就变为“1”，这以外的时间Q就变为“0”。即，3以上方式的检测信号生成部中，串行数据的4位区间的3处以上检测到同一转变点的情况下，就判断为检测到适当的转变点，将转变点检测信号置为“1”(有效)。
2.2转变点判定部
下面，对图3的转变点判定部340进行说明。
转变点判定部340接收来自转变点检测部330的转变点检测信号(图4的DETβγ、DETγα、DETαβ)，判定转变点。然后，根据判定结果生成采样相位的选择信号，输出到状态装置370。
该情况下，转变点检测部330所包括的检测信号生成部332、334、336由于采用AND方式(图10A)和3以上方式(图10B)的任意一种方式，因此转变点的判定结果就出现不同。
例如，采用图10A的AND方式的检测信号生成部的情况下，就如图11A所示进行转变点的判定。再者，从转变点的判定结果选择哪一个采样相位的操作按照图7示出的方式进行。
情况1中，如F1和F2所示，各个间隙γ+α和间隙α+β中检测出4个转变点。另一方面，间隙β+γ中没检测出转变点。因此，来自转变点检测部330的转变点检测信号就变为DETγα＝DETαβ＝1、DETβγ＝0。因此，就判断间隙γ+α上有转变点，并且间隙α+β上也有转变点。因而，该情况下就判定间隙α上存在转变点，应该选择的适当的采样相位(相位选择信号)就变为C。
情况2中，如F3所示，间隙γ+α中检测出4个转变点。另一方面，间隙α+β中检测出的转变点是3个，而不是4个。同样，间隙β+γ中没检测出4个转变点。因此，转变点检测信号就变成DETγα＝1、DETαβ＝DETβγ＝0。AND方式中，4处检测到同一转变点的情况下，就判断该间隙上有转变点。因而，该情况下，就判定间隙γ+α上存在转变点，应该选择的适当的采样相位变为B或C。由于实际上间隙α中转变3次，间隙γ中转变1次，因此，作为采样相位C是本来所希望的，但由于判断间隙γ+α上有转变点，因此就不能判断应该选择采样相位B和C哪一个。
情况3中，如F4所示，间隙γ+α中检测出4个转变点。另一方面，其它间隙α+β、β+γ中没检测出4个转变点。因此，转变点检测信号就变为DETγα＝1、DETαβ＝DETβγ＝0。因而，该情况下，就判定间隙γ+α上存在转变点，应该选择的适当的采样相位变为B或C。
情况4中，间隙γ+α、α+β、β+γ的任何一个中都没检测出4个转变点。因此，转变点检测信号就变为DETγα＝DETαβ＝DETβγ＝0。因而，该情况下，由于检测的间隙上没有4个转变点，因此就不存在应该选择的适当的采样相位。
另一方面，采用图10B的3以上方式的检测信号生成部的情况下，如图11B所示判定转变点。
情况5中，如F5和F6所示，由于各个间隙γ+α和间隙α+β中检测出4个转变点，因此就变为DETγα＝DETαβ＝1、DETβγ＝0。即，由于两者中检测出3个以上的转变点，因此就判断间隙γ+α上有转变点，并且间隙α+β上也有转变点。因而，该情况下，就判定间隙α上存在转变点，应该选择的适当的采样相位变为C。
情况6中，如F7和F8所示，由于间隙γ+α中检测4个转变点，间隙α+β中检测3个转变点，就变为DETγα＝DETαβ＝1、DETβγ＝0。即，由于两者中检测出3个以上的转变点，因此就判断间隙γ+α上有转变点，并且间隙α+β上也有转变点。因而，该情况下，就判定间隙α上存在转变点，应该选择的适当的采样相位变为C。
情况7中，如F9所示，由于间隙γ+α中检测出4个转变点，其它间隙α+β、β+γ中未检测出转变点，就变为DETγα＝1、DETαβ＝DETβγ＝0。因而，该情况下，就判定间隙γ+α上存在转变点，应该选择的适当的采样相位变为B或C。
情况8中，如F10和F11所示，由于间隙γ+α中检测出3个转变点，间隙α+β中也检测出3个转变点，检测就变为DETγα＝DETαβ＝1、DETβγ＝0。因此，与情况1同样，就判断间隙γ+α上有转变点，并且间隙α+β上也有转变点。因而，该情况下，就判定间隙α上存在转变点，应该选择的适当的采样相位变为C。
转变点判定部340在找到了应该选择的适当的采样相位的情况下，将选择其采样相位的相位选择信号输出到状态装置370。另一方面，没找到应该选择的适当的采样相位的情况下，将维持现有采样相位的相位选择信号输出到状态装置370。
下面，利用图3对转变点判定部340的详细结构实施例进行说明。
转变点判定部340按5个区间保持(N区间)由串行数据的4位区间上比较处理得到的转变点检测信号(DETγα、DETαβ、DETβγ)。更具体地如图3所示，转变点判定部340包括串联连接的保持部(3位的触发器)341、342、343、344、345。然后，这些保持部341345分别保持第1～第5的4位区间(第1～第N的J位区间)上得到的第1～第5转变点检测信号(第1～第N转变点检测信号)。然后，并行输出这些第1～第5转变点检测信号给数据保持部(15位的触发器)350。据此，串行数据的4位区间中的3位转变点检测信号被分5个区间(串行数据分20位)存储在数据保持部350中。
该5个区间存储的转变点检测信号被输出给判定部360。然后，判定部360在5个区间输出的转变点检测信号中至少2个区间的转变点检测信号显示同一结果的条件下，根据显示同一结果的转变点检测信号判定串行数据的转变点。然后，根据判定结果生成相位选择信号，输出到状态装置370。
即，如图8和图9说明的那样，在消隐期间进行传送，包括同步字符的连续20位(J×N位)中，具有至少2处存在4位区间的全转变模式的特性。本实施方式中，利用这样的特性进行畸变调整。
例如，图12A所示的20位(相当于图8(1))中，第2和第4个4位区间成为全转变模式，第2和第4转变点检测信号就成为同一结果。因而，该情况下，由于满足至少2个区间的转变点检测信号显示同一结果的条件，因此，判定部360就根据这些第2和第4转变点检测信号生成相位选择信号，向状态装置370输出。
此外，图12B所示的20位(相当于图8(5))中，第3和第5个4位区间成为全转变模式，第3和第5转变点检测信号就成为同一结果。因而，该情况下，由于满足至少2个区间的转变点检测信号显示同一结果的条件，因此，判定部360就根据这些第3和第5转变点检测信号生成相位选择信号，向状态装置370输出。
另一方面，在不满足至少2个区间的转变点检测信号显示同一结果的条件的情况下，判定部360将维持现有的采样相位的相位选择信号输出到状态装置370。即，判定部360进行滤波器处理，使得不传送该情况下的转变点检测信号到后段的电路。
按这样的基准，判定部360进行判定，仅根据在消隐期间传送的数据(同步字符)就能够进行畸变处理(改变采样相位)。
例如，日本专利特表平11-511926号公报(美国专利5905769号公报)公开的实施例中，不只是根据消隐期间传送的同步字符，而是也根据在数据传送期间传送的峰值单元数据来进行畸变调整。
但是，转变次数没最大化的峰值单元数据中，转变次数不但少，而且信号的上升和下降次数不同。用这样的信号状态的峰值单元数据进行畸变调整，就不能平衡地取入信号的上升和下降而进行处理。此外，转变次数不是最大，例如，传送的连续是“1”而仅有1位“0”，此外，复原为“1”的信号状态中也能发生差动信号的振幅变动的情况。因此，现有实施例的畸变调整电路中，有畸变调整后的采样位置不在正确位置上的可能。
对此，本实施方式中，仅根据在消隐期间传送的同步字符就能够进行畸变调整，该同步字符中，转变次数最大化，信号的上升次数与下降次数的比值接近于1。因而，根据平衡测定信号的上升和下降能够检测转变点。并且，因为转变次数最大化，所以在差动信号的振幅变动最小的部分中也能够进行采样。基于上述内容，本实施方式中，就能够稳定且正确地进行畸变调整。
图13示出判定部360的结构实施例。
在保持部341、342、343、344、345上依次保持的第1～第5转变点检测信号DETγα0～DETαβ0、DETγα1～DETαβ1、DETγα2～DETαβ2、DETγα3～DETαβ3、DETγα4～DETαβ4被保持在数据保持部350中。然后，数据保持部350并列交换这些保持的转变点检测信号，输出到2of5检测部361、362、363。即DETγα0～DETγα4、DETβγ0～DETβγ4、DETαβ0～DETαβ4分别输出到2of5检测部361、362、363上。
在此，如图14所示，2of5检测部(同步字符检测部)361～363是在输入I0～I4中2个以上为“1”时，输出Q就变为“1”(有效)，这以外的时间Q就变为“0”(无效)的电路。
例如，如图12A所示，考虑到第2个4位区间的第2转变点检测信号DETγα1～DETαβ1与第4个4位区间的第4转变点检测信号DETγα3～DETαβ3显示同一结果的情况。即，例如，成为DETγα1＝DETγα3＝1，DETβγ1＝DETβγ3＝0，DETαβ1＝DETαβ3＝1。
该情况下，图13的2of5检测部361的输出就变为ASγα＝1，2of5检测部362的输出就变为ASβγ＝0，2of5检测部363的输出就变为ASαβ＝1。因而，根据图7所示的判断标准，就判定转变点存在的间隙是α，应该选择的采样相位就变为C。
象这样利用2of5检测部361～363进行滤波器处理，仅在至少2区间的转变点检测信号显示同一结果的情况下，其转变点检测信号就变为传送到后段的电路。
图13的滤波器部364在各个转变点检测信号ASγα、ASβγ、ASαβ连续2次(广义上是2次以上)一致的情况下，就判断其ASγα、ASβγ、ASαβ为正确，作为ASγα’、ASβγ’、ASαβ’进行输出。
图15示出滤波器部364的结构实施例。图15的滤波器部，由时钟信号CLK的第1定时保持在触发器FF0～FF2中的I0～I3，与由接下来的第2定时保持在FF0～FF2中的I0～I3一起为“1”(有效)的情况下，输出Q0～Q3变为“1”。例如，由CLK的第1定时ASγα＝1、AS βγ＝0、ASαβ＝1，并且，也由第2定时ASγα＝1、ASβγ＝0、ASαβ＝1的情况下，就变为ASγα’＝1、ASβγ’＝0、ASαβ’＝1。
图13的相位选择信号生成部366接收转变点判定信号ASγα’、ASβγ’、ASαβ’，输出采样相位的选择信号SELC、SELB、SELA。在此，SELC、SELB、SELA分别是选择采样相位C、B、A的信号。
图16A示出相位选择信号生成部366的结构实施例，图16B示出其真值表。该真值表是与图7相对应的。例如，ASαβ’＝1、ASβγ’＝0、ASγα’＝1的情况下，由于判定间隙α上存在转变点，因此选择采样相位C的SELC就变为“1”。
图13的滤波器部368在各个相位选择信号SELA、SELB、SELC连续2次(广义上是2次以上)一致的情况下，就判断其SELA、SELB、SELC为正确，作为SELA’、SELB’、SELC’进行输出。该滤波器部368与图15具有同样的结构。
再者，图13中，也可以不设置滤波器部364和368中的任一个或两个而构成。
2.3状态装置
下面，对图3的状态装置370进行说明。该状态装置370具有与多个采样点对应的多种(例如4种以上)的状态。然后，根据来自判定部360的相位选择信号来转变状态，将现有状态对应的采样点的选择信号输出到数据复原部400。
图17示出状态装置370的结构实施例(状态转变图)。图17中是与7个采样点C0、A1、B1、C1、A2、B2、C2对应的7种状态。即，能够进行以采样点C1(电路的电源接通后或复位后的初始状态)为中心的前后3个采样点的调整。
参照图17和图18，对状态装置370的工作进行说明。
状态装置370中，例如现有状态是采样点B1。该情况下，采样相位A为适当的选择信号(SELA＝1，SELB＝0，SELC＝0)从判定部360一输入，如图17的G1所示，就移动到相邻的采样点A1的状态上。
另一方面，既输出采样相位A或B为适当的选择信号(SELA＝1，SELB＝1，SELC＝0)，又输出采样相位B为适当的选择信号(SELA＝0，SELB＝1，SELC＝0)，还输出采样相位B或C为适当的选择信号(SELA＝0，SELB＝1，SELC＝1)的情况下，如G2所示，就保持现有状态上的采样点B1。
此外，一输出采样相位C为适当的选择信号(SELA＝0，SELB＝0，SELC＝1)，如G3所示，就移动到相邻的采样点C1。倘若，输出采样相位C或A为适当的选择信号(SELA＝1，SELB＝0，SELC＝1)的情况下，如G3所示，就选择移动到与7个采样点的中心方向一侧相邻的采样点C1的状态上为好。此外，相位选择信号是SELA＝0，SELB＝0，SELC＝0的情况下，即，没找到适当的采样相位的情况下，就维持现存状态。象这样，状态装置370一边参照以前的状态，一边决定现有采样点的状态，生成指定应该选择采样点的选择信号，输出到数据复原部400。
再者，状态装置370可以是不被图17的结构所限制的各种变形实施例。例如，图19示出状态装置370的其它结构实施例。图19中是与4个采样点C0、A1、B1、C1对应的4种状态。即，能够进行以采样点A1(电路的电源接通后或复位后的初始状态)为中心的前面1个到后面2个的采样点的调整。
2.4数据复原部
下面，对图3的数据复原部400进行说明。该数据复原部400接收来自采样点选择部300的状态装置370的采样点选择信号(C0、A1、B1、C1、A2、B2、C2)和来自过采样部200的过采样数据。然后，作为串行数据的采样数据输出由选择信号指定的采样点上的过采样数据，进行数据的复原。
图20示出数据复原部400的结构实施例。
数据复原部400包括数据保持部410。该数据保持部410经过串行数据的4位区间取入过采样的过采样数据。由于对串行数据实施3倍的过采样，因此对串行数据的4位能取入12点的过采样数据。数据保持部410由于保持在该12点前添加4点后的共16点的过采样数据，因此由16位的触发器构成。
数据复原部400包括选择器421、422、423、424。保持在数据保持部410中的16个中规定的7个过采样数据分别输出给该选择器421～424。各个选择器根据采样点选择部300的状态装置370产生的选择信号，选择7个(广义上是多个)过采样数据中的1个。
例如，图17的状态装置370的状态(选择信号)是C1的情况下，选择器421选择与C1对应的过采样数据，作为串行数据的采样数据进行输出。同样，例如，状态是C0、A1、B1、A2、B2、C2的情况下，选择器421选择与C0、A1、B1、A2、B2、C2对应的过采样数据，作为串行数据的采样数据进行输出。选择器422、423、424的操作也一样。
从选择器421～424输出的分4位的采样数据依次输出给串联连接的保持部(4位的触发器)431～435。然后，保持部431～435经过5个区间保持输入的分4位的采样数据，并行输出给数据保持部440(20位的触发器)。据此，4位的采样数据分5个区间(20位分)存储在数据保持部440中。从数据保持部440输出的20位的采样数据被输出到选择器450，变换成传送率为2倍的10位的采样数据。据此，能够得到传送率与基准时钟的频率相等的10位的采样数据。
2.5变形实施例
图21示出转变点检测部的变形实施例(以下称作邻接EXOR型的转变点检测部)。图4的转变点检测部(以下称作每个EXOR型的转变点检测部)中，进行每1个采样的过采样数据的“异”逻辑运算，图21中，进行邻接的过采样数据的“异”逻辑运算。即，图21的转变点检测部包括进行邻接的过采样数据的“异”逻辑运算的12个EXOR门301～312。此外，包括根据这些EXOR门301～312的输出而生成转变点检测信号DETβ、DETγ、DETα的检测信号生成部332、334、336。
检测信号生成部332、334、336的电路结构可以采用与图10A和图10B相同的AND方式或3以上方式的结构。
邻接EXOR型的转变点检测部中，在采用AND方式的检测信号生成部的情况下，如图22A所示判定转变点。另一方面，采用3以上方式的检测信号生成部的情况下，如图22B所示判定转变点。
若将AND方式情况下的图11A与图22A进行比较就可知道，图11A的每个EXOR型中，能够将情况1、2、3下得到的转变点检测信息作为相位选择信息来利用。对此，图22A的邻接EXOR型中，仅利用情况1下得到的转变点检测信息。若将3以上方式情况下的图11B与图22B进行比较就可知道，图11B的每个EXOR型中，能够将情况1、2、3、4下得到的转变点检测信息作为相位选择信息来利用。对此，图22B的邻接EXOR型中，仅利用情况1、2下得到的转变点检测信息。
象这样，每个EXOR型更有利于能够更多地生成得到的转变点检测信息的情况。例如，邻接EXOR型中，采样点位于数据转变点上的情况下，有可能得不到相位选择信息。对此，每个EXOR型中，如图6所示，采样点即使位于数据转变点上的情况下，也能够得到相位选择信息，能够使采样相位变化。
但是，实际操作上，由于很难发生始终找不到数据转变点的情况，因此即使邻接EXOR型的转变点检测部也不出现类似的问题。此外，由于采用例如4倍以上的过采样比率，因此邻接EXOR型存在的问题也能够消除。
图23示出采用邻接EXOR型转变点检测部的情况下的判定部360的结构实施例。2of5检测部361、362、363和滤波器部364、368采用与图14和图15一样的电路结构。此外，相位选择信号生成部366也可以将转变点判定信号ASγ’、ASβ’、ASα’分别作为相位选择信号SELC、SELB、SELC进行输出。
再者，采用邻接EXOR型转变点检测部的情况下，状态装置370和数据复原部400可以采用与每个EXOR型情况下的相同的结构。
2.6与现有实施例的比较
下面，对本实施方式的畸变调整电路与日本专利特表平11-511926号公报(美国专利5905769号公报)所公开的现有实施例的畸变调整电路的不同点进行说明。
图24A和图24B简略示出现有实施例的畸变调整电路。
来自过采样部20的过采样数据被输出到数字相位锁存回路(DPLL)30。该DPLL30包括：相位重合窗口150；相位检测逻辑电路152；数字环形(ル—プ)滤波器154；相位调节有限状态装置(FSM)156。然后，来自相位重合窗口150所包括的多路转换器176的输出Q〔0：11〕中的Q〔1，4，7，10〕被输入到后段的字节同步器32上。
如图24B所示，相位检测逻辑电路152具有4个相位检测单元180、181、182、183。由于对串行数据实施3倍的过采样，因此对串行数据的各位取3个过采样数据给各个相位检测单元。
各个相位检测单元中，3个过采样数据是“000”或“111”的情况下，就判断为无畸变。此外，3个过采样数据是“100”或“011”的情况下，就判断为接收数据延迟，相位检测逻辑电路152就输出上升信号166。另一方面，3个过采样数据是“001”或“110”的情况下，就判断为接收数据超前，相位检测逻辑电路152就输出下降信号168。
数字环形滤波器154根据这些上升信号166和下降信号168进行过滤处理，将上升信号170和保持信号172及下降信号174输出到FSM156。然后，按照FSM156的控制进行多路转换器176的相位重合操作。
图24A和图24B的现有实施例与本实施方式的畸变调整电路的不同点如下。
(1)图24A和图24B的现有实施例是数字PLL(Digital Phase Locked Loop)，具有由多路转换器176、相位检测逻辑电路152、数字环形滤波器154和FSM156构成的回路。即多路转换器176的输出在向字节同步器32输入的同时，反馈给相位检测逻辑电路152。
对此，图3的本实施方式中就不存在现有实施例那样的回路。即数据复原部400的输出向字节同步器输入，但不向采样点选择部300反馈。
(2)现有实施例是由根据上升信号170和下降信号174来将相位重合窗口150超前或滞后的数字PLL构成的。即该现有实施例中，如图24B所示，移动相位重合窗口150，使过采样数据Q〔1，4，7，10〕经常位于转变点间的中心位置上。
对此，本实施方式的结构方式是根据来自采样点选择部300的选择信号选择来自过采样数据中的采样数据。即本实施方式中，不存在现有实施例那样的相位重合窗口，不是数字PLL的结构。
(3)现有实施例不仅在消隐期间，也在峰值单元数据的传送期间进行畸变调整。即不是积极地利用消隐期间的同步字符进行畸变调整的电路结构，不具有图3的保持部341～345和图13的2of5检测部361～363那样的电路。
对此，本实施方式有效利用由消隐期间的同步字符构成的20位的特性(图8和图9)进行畸变调整。即，具有2of5检测部361363，其用于检测图3的保持部341～345中5个区间(20位)保持的转变点检测信号中是否至少2个区间的转变点检测信号显示同一结果。据此，本实施方式中，仅根据消隐期间传送的同步字符就能够进行畸变调整。因而，能够根据平衡地测定信号的上升和下降来检测转变点，能够稳定且正确地进行畸变调整。
(4)现有实施例的相位重合窗口150只能调整“相位超前”、“相位滞后”、“相位不变化”这3个状态。因此，时钟和数据之间的畸变就变为串行数据的1/3位以上，发生了状态从“相位超前”变化成“相位滞后”，从“相位超前”变化成“相位滞后”的情况。据此，就产生了1位的采样错误。
对此，本实施方式中如图17和19所示，状态装置370能够调整4个以上的状态。因而，与现有实施例相比，能够降低采样错误的发生概率。
3.字节同步器
下面，对本实施方式的字节同步器(数据同步电路)进行说明。
由于数据信道与时钟信道之间存在畸变，因此，对于时钟信号的相位，就有不确定由哪个定时来接收每10位为一个单元的数据单元的问题。因此，字节同步器检测接收数据中的字符的边界，复原每10位的数据单位。不能从峰值单元数据得到检测字符边界的方法。但是，利用将图象信号的消隐期间产生的同步字符进行译码的方法，就能够特定字符定界的位置。
在消隐期间，同步字符SC00＝0010101011、SC01＝1101010100、SC10＝0010101010、SC11＝1101010101中的某一个被传送。任一同步字符中都是最初的2位为同一个值，从第3位到第9位为交替变化的值。因而，检测这些同步字符的操作比较容易。在图象信号的消隐期间，串行数据的任意一个位置中一定能检测出同步字符。
图25示出本实施方式的字节同步器的结构实施例。
位串输出部508保持根据串行数据得到的并行数据，从保持的并行数据中一边每1位一移位，一边输出抽取的10位(I位)位串D〔0：9〕、D〔1：10〕····D〔9：18〕(第1～第M位串)。
更具体地说，从图3的畸变调整电路输出的10位的并行数据输出给位串输出部508所包括的数据保持部510(10位的触发器)。数据保持部510的输出再输入到数据保持部520(10位的触发器)，数据保持部510和520中就保持了2组10位的并行数据。然后，从数据保持部510和520取出19位的并行数据，输出给数据保持部530(19位的触发器)。
然后，从数据保持部530向检测部541～550(同步字符检测部)和位串选择部590输出每次移动1位的共10种10位的位串D〔0：9〕～D〔9：18〕。
检测部541～550(第1～第M检测部)检测在消隐期间传送的同步字符中的位串D〔0：9〕～D〔9：18〕(第1～第M位串)是否连续1次或多次一致。然后，输出与一致的位串对应的检测信号变为有效的检测信号DET0～DET9(第1～第M检测信号)。
图26示出检测部541～550的结构实施例。各个检测部利用延迟触发器551多次并行进行9位数据单元的检测。即，第1次(第1定时)的检测中，对9位的数据D0～D8求(D0 XNOR D1)AND(D1 EXOR D2)AND(D2 EXORD3)····AND(D7 EXOR D8)的值，其值若为“1”，就判断10位的位串与同步字符为一致。然后，检测部541～550在2次(广义上是多次)检测出输入的位串与同步字符一致的情况下，就输出“1”。另一方面，在连续2次(广义上是多次)没能检测出输入的位串与同步字符一致的情况下，就输出“0”。
象这样，如果利用延迟触发器551，又安设1组“同”门(NOR)552和“异”(OR)门553～559就可以了，由于没有必要安设2组，因此能使电路小型化。
来自检测部541～550的检测信号DET0～DET9被输出到图25的选择信号存储部582。该选择信号存储部582在检测信号DET0～DET9中的任何一个为“1”(有效)的情况下，将检测信号DET0～DET9作为选择信号SEL0～SEL9进行存储。另一方面，检测信号DET0～DET9的任何一个都不为“1”的情况下，就原样保持已存储的选择信号SEL0～SEL9。
更具体地说，检测信号DET0～DET9被输出给OR门560和选择器570。OR门560将求出检测信号DET0～DET9的逻辑和，在DET0～DET9的任何一个为“1”时就输出“1”。
连接在存储部580(10位的触发器)上的选择器570在OR门560的输出为“1”的情况下，选择来自检测部541～550的检测信号DET0～DET9进行输出，在为“0”的情况下，选择存储在存储部580中的选择信号SEL0～SEL9进行输出。然后，从选择器570输出的信号被存储在存储部580中。
位串选择部590(选择器)接收位串D〔0：9〕～D〔9：18〕和选择信号SEL0～SEL9，从位串D〔0：9〕～D〔9：18〕中选择对应的选择信号变为“1”(有效)的位串进行输出。例如，在SEL0～1时就选择D〔0：9〕，在SEL1＝1时就选择D〔1：10〕，····在SEL9＝1时就选择D〔9：18〕。
象这样，本实施方式的字节同步器不是由桶形移位器进行移位操作，而是利用位串选择部分590进行选择操作，来取出位串D〔0：9〕～D〔9：18〕的任何一个。然后，将取出的位串作为字节同步数据(每10位为一个数据单元)向后段的信道间同步器输出。4 .信道间同步器
下面，对本实施方式的信道间同步器(数据同步电路)进行说明。
由于在3个数据信道间存在畸变，因此从字节同步器输出的字节同步数据有在3个数据信道间被分为最大1字节的可能性。信道间同步器是用于调整这样的数据信道间的畸变的装置。
信道间同步器中也与字节同步器一样，利用图像信号的消隐期间中的同步字符来检测畸变。各数据信道中发送的数据包括同步字符和编码了的峰值单元数据。根据DVI规格，在传送同步字符的消隐期间，数据启动信号(以下称作“DE信号”)成为低电平(无效)，峰值单元数据的传送期间，DE信号成为高电平(有效)(参照图2)。因此，根据DE信号的上升或下降的定时能够检测这些数据信道间的畸变。
现有的算法是：在某一数据信道(成为信道0)的DE信号上升时，就检测其他数据信道的DE信号，若其他数据信道中的任何一个DE信号是低电平，就将信道0的DE信号滞后。
另一方面，本实施方式中，输出分3个信道的DE信号到1个保持部(触发器)，观测其前后的变化，由模式匹配来决定将哪一个信道的数据延迟。
参照图27对本实施方式的信道间同步器中进行的模式匹配进行说明。
对各信道的数据进行区别是峰值单元数据还是同步字符的数据启动信号(DE信号)在检测同步字符时为“0”，没检测同步字符时为“1”。关于3个数据信道的DE信号就成为DE0、DE1、DE2。然后，将第1定时(第1基准时钟期间)中输入的DE信号表示为DE0(t0)～DE2(t0)，接着的第2定时(第2基准时钟期间)中输入的DE信号表示为DE0(t1)～DE2(t1)。
如图27所示，DE0(t0)～DE2(t0)中的任何一个是“0”，并且，DE0(t1)～DE2(t1)全部成为“1”的情况，最滞后的信道的DE信号就相当于上升了的定时。
情况A中，由于DE0(t0)～DE2(t0)全部是“0”，因此就知道了3个通道的DE信号的定时是一致的。这样的情况下，作为选择信号S0、S1、S2就全部输出“0”。据此，各数据信道中，就选择没延迟的那个数据。
情况B中，由于DE0(t0)是“1”，DE1(t0)和DE2(t0)是“0”，因此就知道了信道0的数据的定时是超前的。这种情况下，作为选择信号S0就输出“1”，作为选择信号S1和S2就输出“0”。据此，信道0中，就选择延迟的那个数据，信道1和2中，就选择没延迟的那个数据。以下同样，情况C中，信道1的数据被延迟，情况D中，信道2的数据被延迟。
情况E中，由于DE0(t0)是“0”，DE1(t0)和DE2(t0)是“1”，因此就知道了0信道1和2的定时是超前的。这种情况下，作为选择信号S0就输出“0”，作为选择信号S1和S2就输出“1”。据此，信道0中，就选择没延迟的那个数据，信道1和2中，就选择延迟的那个数据。以下同样，情况F中，信道0和2的数据被延迟，情况G中，信道0和1的数据被延迟。
图28示出本实施方式的信道间同步器的结构实施例，图29示出其定时波形图。
图28中，保持部600(触发器601、602、603)按照时钟CLK依次保持关于各数据道的DE信号(第1～第L数据启动信号)。
选择信号生成部608如图29的H1所示，在第1定时(t0)上保持的信号DE0(t0)～DE2(t0)中的任何一个是“0”(无效)，并且，如H2所示，在第2定时(t1)上保持的信号DE0(t1)～DE2(t1)全部是“1”(有效)的情况下，如H3所示，就将DE0(t0)～DE2(t0)作为选择信号S0～S2(第1～第L选择信号)输出。
更具体地说，保持部600的输出中存在第1定时(t0)上输入的信号DE0(t0)～DE2(t0)，保持部600的输入中存在接下来的第2定时(t1)上输入的信号DE0(t1)～DE2(t1)。
因此，根据3输入NAND门610求出DE0(t0)～DE2(t0)的反向逻辑积的同时，根据3输入AND门620求出DE0(t1)～DE2(t1)的逻辑积。然后，根据AND门630求出NAND门610的输出与AND门620的输出逻辑积。
然后，AND门630的输出变为“1”时，选择器641～643就选择DE0(t0)～DE2(t0)，触发器651～653保持被选择的DE0(t0)～DE2(t0)。据此，如图29的H3所示，就生成选择信号S0～S2。
数据延迟部660将信道0～2(第1～第L信道)的数据中的选择信号S0～S2(第1～第L选择信号)变为“1”(有效)的信道的数据进行延迟。
更具体地说，从图25的字节同步器输出的3个信道的字节同步数据被分别输出给数据延迟部660所包括的触发器661～663和选择器671～673的第1输入。从触发器661～663输出的延迟数据被分别供给选择器671～673的第2输入。选择器671～673按照选择信号S0～S2，分别选择没延迟数据与延迟数据中的一个。据此，如图29的H4所示，能够得到通道间的畸变被调整了的信道同步数据。
象这样，本实施方式中，不在每个信道上都设置生成选择信号S0～S3的选择信号生成部608，而对3个信道仅设置1个选择信号生成部608。因此，能够实现电路的小规模化。
再者，本实施方式中，是检测DE信号的上升的定时，也可以是检测DE信号的下降的定时。
再者，本发明不被本实施方式所限制，可以是本发明要点范围内的各种变形实施例。
例如，说明书的内容中，作为广义用语(J位区间、第1～第N的J位区间、第1～第N转变点检测信号、数据保持部等)而被引用的词语(4位区间、第1～第5的4位区间、第1～第5转变点检测信号、触发器等)也可以置换成说明书其他内容中的广义用语。
此外，本发明的畸变调整电路和数据同步电路不限制于图3、图25、图28示出的结构，可以是各种变形实施例。例如，也可以省略图3、图25、图28的结构要素的一部分，或变更其连接关系。或者，也可以改变数据的位宽。
此外，本实施方式中，DVI规格上的畸变调整方法和数据同步方法对适用于本发明的情况进行了说明，但本发明不限于此。本发明也可以适用于例如与DVI规格同样思维方式的规格和根据DVI再发展的规格上的畸变调整方法和数据同步方法。

Claims (22)

1.一种畸变调整电路，其特征在于包括：
接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；
接收过采样数据和上述选择信号，将由上述选择信号选择的采样点上的过采样数据作为串行数据的采样数据进行输出的数据复原部，
上述采样点选择部按串行数据的J位区间单位进行过采样数据的比较处理，保持由第1～第N的J位区间的比较处理分别得到的第1～第N转变点检测信号，在保持的第1～第N转变点检测信号中的至少2个区间的转变点检测信号显示同一结果的情况下，根据显示出同一结果的转变点检测信号来判定串行数据的转变点。
2.根据权利要求1所述的畸变调整电路，其特征在于，仅根据消隐期间传送的同步字符进行畸变调整。
3.根据权利要求1中所述的畸变调整电路，其特征在于：
上述串行数据
是在峰值单元数据传送期间转变最小的数据，
是在同步字符传送的消隐期间，上述第1～第N的J位区间中至少2处J位区间中出现全转变模式的数据。
4.根据权利要求1～3的任意一项中所述的畸变调整电路，其特征在于上述采样点选择部包括：
保持过采样数据的数据保持部；
按串行数据的J位区间单位进行过采样数据的比较处理，输出转变点检测信号的转变点检测部分；
保持通过在串行数据的第1～第N的J位区间进行比较处理得到的第1～第N转变点检测信号，在保持的第1～第N转变点检测信号中，至少2个区间的转变点检测信号显示同一结果的情况下，根据显示出同一结果的转变点检测信号来判定串行数据的转变点，输出采样点相位的选择信号的转变点判定部；
具有与多个转变点对应的多种状态，根据上述相位选择信号转变状态，输出与现有状态对应的转变点的选择信号的状态装置。
5.根据权利要求4中所述的畸变调整电路，其特征在于，上述状态装置具有至少4种状态。
6.一种畸变调整电路，其特征在于包括：
接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；
接收过采样数据和上述选择信号，将由上述选择信号选择的采样点上的过采样数据作为串行数据的采样数据进行输出的数据复原部分；
在消隐期间传送的规定位数的串行数据中，在检测出至少2个J位区间的全转变模式的条件下进行畸变调整。
7.一种畸变调整电路，其特征在于包括：
接收通过过采样串行数据得到的过采样数据，进行过采样数据的比较处理，根据比较结果判定串行数据的转变点，输出用于从过采样点中选择串行数据的采样点的选择信号的采样点选择部；
接收过采样数据和上述选择信号，将由上述选择信号选择的采样点上的过采样数据作为串行数据的采样数据进行输出的数据复原部分，
上述采样点选择部进行每一次采样的规定组数的过采样数据的比较处理，根据比较结果判定串行数据的转变点。
8.根据权利要求7中所述的畸变调整电路，其特征在于：上述采样点选择部包括求出每一次采样的规定组数的过采样数据的“异”的规定数量的“异”(OR)门。
9.一种数据同步电路，检测数据的字符边界，抽取按字符边界定界的位串进行输出，其包括：
保持根据串行数据得到的并行数据，从保持的并行数据中，一边每移位1位，一边输出抽取的I位的第1～第M位串的位串输出部；
第1～第M位串对在消隐期间传送的同步字符1次或多次连续地检测是否一致，把与一致的位串对应的检测信号变为有效信号的第1～第M检测信号输出的第1～第M检测部；
第1～第M检测信号的某一个成为有效的情况下，将第1～第M检测信号作为第1～第M选择信号进行存储，第1～第M检测信号的哪一个都不为有效的情况下，就原样保持已经存储的第1～第M选择信号的选择信号存储部；
接收第1～第M位串和第1～第M选择信号，从第1～第M位串中选择相应的选择信号变为有效的位串，进行输出的位串选择部。
10.根据权利要求9中所述的数据同步电路，其特征在于，上述第1～第M检测部用延迟触发器和“异”(OR)门及“同”(NOR)门检测第1～第M位串与上述同步字符是否一致。
11.一种数据同步电路，取得第1～第L串行数据传送的第1～第L信道间的同步，
其特征在于包括：保持在峰值单元数据的传送期间中变为有效，在传送同步字符的消隐期间中变为无效的第1～第L数据启动信号的保持部；
第1定时上保持的第1～第L数据启动信号内的某一个是无效的，并且，接着第1定时，第2定时上保持的第1～第L数据启动信号的全部都是有效的情况下，将第1定时上保持的第1～第L数据启动信号作为第1～第L选择信号进行输出的选择信号生成部；
第1～第L信道的数据中，延迟第1～第L选择信号变为有效的信道的数据的数据延迟部。
12.一种畸变调整方法，进行通过过采样串行数据得到的过采样数据的比较处理，根据比较结果判定串行数据的转变点，从过采样点中选择串行数据的采样点，将选择的采样点上的过采样数据作为串行数据的采样数据输出，
其特征在于：按串行数据的J位区间单位进行过采样数据的比较处理，通过第1～第N的J位区间上的比较处理分别得到的第1～第N转变点检测信号中至少2个区间的转变点检测信号显示出同一结果的情况下，根据显示出同一结果的转变点检测信号来判定串行数据的转变点。
13.根据权利要求12中所述的畸变调整方法，其特征在于：仅根据消隐期间传送的同步字符进行畸变调整。
14.根据权利要求12中所述的畸变调整方法，其特征在于：上述串行数据
是在峰值单元数据传送期间转变最小的数据，
是在同步字符传送的消隐期间中，上述第1～第N的J位区间中至少2处J位区间中出现全转变模式的数据。
15.根据权利要求12～14的任意一项中所述的畸变调整方法，其特征在于：
保持过采样数据，
按串行数据的J位区间单位进行过采档数据的比较处理，输出转变点检测信号，
保持由在串行数据的第1～第N的J位区间的比较处理所得到的第1～第N转变点检测信号，在保持的第1～第N转变点检测信号中的至少2个区间的转变点检测信号显示同一结果的情况下，根据显示出同一结果的转变点检测信号来判定串行数据的转变点，输出采样点相位的选择信号，
根据上述相位选择信号转变具有与多个采样点对应的多种状态的状态装置的状态，选择与现有状态对应的转变点。
16.根据权利要求15中所述的畸变调整方法，其特征在于，上述状态装置具有至少4种状态。
17.一种畸变调整方法，进行通过过采样串行数据得到的过采样数据的比较处理，根据比较结果判定串行数据的转变点，从过采样点中选择串行数据的采样点，将选择的采样点上的过采样数据作为串行数据的采样数据进行输出，
其特征在于，消隐期间传送的规定位数的串行数据中，在检测出至少2个J位区间的全转变模式的条件下进行畸变调整。
18.一种畸变调整方法，进行通过过采样串行数据得到的过采样数据的比较处理，根据比较结果判定串行数据的转变点，从过采样点中选择串行数据的采样点，将选择的采样点上的过采样数据作为串行数据的采样数据进行输出，
进行每一次采样的规定组数的过采样数据的比较处理，根据比较结果判定串行数据的转变点。
19.根据权利要求18中所述的畸变调整方法，其特征在于：通过求出每一次采样的规定组数的过采样数据的“异”的规定数量的“异”(OR)门进行上述的比较处理。
20.一种数据同步方法，检测数据的字符边界，抽取按字符边界定界的位串进行输出，
其特征在于：保持根据串行数据得到的并行数据，从保持的并行数据中，一边每移位1位，一边输出抽取的I位的第1～第M位串，
第1～第M位串对在消隐期间传送的同步字符1次或多次连续地检测是否一致，把与一致的位串对应的检测信号变为有效信号的第1～第M检测信号输出，
第1～第M检测信号的任何一个成为有效的情况下，将第1～第M检测信号作为第1～第M选择信号进行存储，第1～第M检测信号的任何一个都不为有效的情况下，就原样保持已经存储的第1～第M选择信号，
根据第1～第M位串和第1～第M选择信号，从第1～第M位串中选择相应的选择信号变为有效的位串进行输出。
21.根据权利要求20中所述的数据同步方法，其特征在于：用延迟触发器和“异”(OR)门及“同”(NOR)门检测第1～第M位串与上述同步字符是否一致。
22.一种数据同步方法，取得第1～第L串行数据传送的第1～第L信道间的同步，
其特征在于：保持在峰值单元数据的传送期间中变为有效，在传送同步字符的消隐期间中变为无效的第1～第L数据启动信号，
第1定时上保持的第1～第L数据启动信号内的任何一个是无效的，并且，接着第1定时，第2定时上保持的第1～第L数据启动信号的全部都是有效的情况下，将第1定时上保持的第1～第L数据启动信号作为第1～第L选择信号进行输出，
第1～第L信道的数据中，延迟第1～第L选择信号变为有效的信道的数据。
CNB021401039A 2001-11-15 2002-05-20 畸变调整电路 Expired - Fee Related CN1307504C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001350453 2001-11-15
JP350453/2001 2001-11-15
JP350453/01 2001-11-15
JP62313/2002 2002-03-07
JP2002062313A JP3671920B2 (ja) 2001-11-15 2002-03-07 スキュー調整回路及びスキュー調整方法
JP62313/02 2002-03-07

Publications (2)

Publication Number Publication Date
CN1420406A true CN1420406A (zh) 2003-05-28
CN1307504C CN1307504C (zh) 2007-03-28

Family

ID=26624536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021401039A Expired - Fee Related CN1307504C (zh) 2001-11-15 2002-05-20 畸变调整电路

Country Status (6)

Country Link
US (1) US7340655B2 (zh)
EP (1) EP1313257A1 (zh)
JP (1) JP3671920B2 (zh)
KR (1) KR100563160B1 (zh)
CN (1) CN1307504C (zh)
TW (1) TWI221712B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097771B (zh) * 2006-06-27 2012-06-27 三星电子株式会社 抗扭斜方法和装置及使用该方法和装置的数据接收装置
CN105893291A (zh) * 2014-11-18 2016-08-24 刘伯安 一种异步接收串行数据的方法及装置
CN113891448A (zh) * 2021-09-15 2022-01-04 国网福建省电力有限公司福州供电公司 一种自组网通信方法及终端

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854883B2 (ja) 2002-03-22 2006-12-06 株式会社リコー ビット同期回路及び半導体装置
TWI298223B (en) * 2002-11-04 2008-06-21 Mstar Semiconductor Inc Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
US7198197B2 (en) * 2002-11-05 2007-04-03 Rambus, Inc. Method and apparatus for data acquisition
JP3891185B2 (ja) 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7171321B2 (en) 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
US7543172B2 (en) 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US8811554B2 (en) 2004-12-23 2014-08-19 Nxp B.V. Interface circuit as well as method for receiving and/or for decoding data signals
JP4498954B2 (ja) * 2005-03-04 2010-07-07 日本電信電話株式会社 位相検出回路
US7688672B2 (en) * 2005-03-14 2010-03-30 Rambus Inc. Self-timed interface for strobe-based systems
US7936793B2 (en) * 2005-04-01 2011-05-03 Freescale Semiconductor, Inc. Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface
US7436919B2 (en) * 2005-04-01 2008-10-14 Freescale Semiconductor, Inc. Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
JP4920225B2 (ja) * 2005-09-26 2012-04-18 ローム株式会社 データ再生回路、およびそれを搭載した電子機器
US8121237B2 (en) 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
JP5061498B2 (ja) 2006-04-28 2012-10-31 富士通株式会社 ジッタ補正方法及び回路
US7450039B2 (en) 2006-07-05 2008-11-11 Silicon Library Inc. Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein
US7587650B2 (en) * 2006-12-08 2009-09-08 Intel Corporation Clock jitter detector
US8237773B2 (en) * 2007-04-20 2012-08-07 Sony Corporation Communication system and method, sending apparatus and method, receiving apparatus and method, and program
JPWO2009069244A1 (ja) * 2007-11-30 2011-04-07 パナソニック株式会社 送信方法および送信装置
US8139697B2 (en) * 2008-01-29 2012-03-20 United Microelectronics Corp. Sampling method and data recovery circuit using the same
US8219846B2 (en) * 2008-05-20 2012-07-10 Xilinx, Inc. Circuit for and method of receiving video data
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
TWI404012B (zh) * 2009-07-01 2013-08-01 Mstar Semiconductor Inc 顯示控制器及其影像信號傳送方法與系統
US8281065B2 (en) 2009-09-01 2012-10-02 Apple Inc. Systems and methods for determining the status of memory locations in a non-volatile memory
CN102511132B (zh) 2009-10-09 2014-08-13 三菱电机株式会社 差动符号光发送接收装置
KR101076109B1 (ko) 2010-08-10 2011-10-21 세종대학교산학협력단 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
TWI423588B (zh) 2010-12-23 2014-01-11 Ind Tech Res Inst 位準變遷判斷電路及其方法
TWI406504B (zh) * 2010-12-30 2013-08-21 Sunplus Technology Co Ltd 利用過取樣的資料回復裝置及其方法
TWI487302B (zh) * 2011-10-12 2015-06-01 Raydium Semiconductor Corp 串列資料流的取樣時脈選擇方法
JP5799320B1 (ja) * 2014-03-31 2015-10-21 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
JP5883101B1 (ja) * 2014-09-29 2016-03-09 ファナック株式会社 データ再生回路
KR101729864B1 (ko) * 2015-11-25 2017-04-24 주식회사 긱옵틱스테라스퀘어코리아 고속 데이터의 신호 검출을 위한 신호 검출기 및 그 방법
JP7050059B2 (ja) * 2017-06-09 2022-04-07 ソニーセミコンダクタソリューションズ株式会社 送信装置、受信装置、制御方法、プログラム、および送受信システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744533B2 (ja) 1985-12-30 1995-05-15 株式会社富士通ゼネラル デ−タ抜取クロツク発生回路
EP0520127A1 (en) * 1991-06-28 1992-12-30 ALCATEL BELL Naamloze Vennootschap Digital synchronizing arrangement using a tuned tapped delay line
US5712884A (en) * 1995-03-31 1998-01-27 Samsung Electronics Co., Ltd. Data receiving method and circuit of digital communication system
US5905769A (en) * 1996-05-07 1999-05-18 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
CA2365608C (en) * 1996-05-07 2005-06-14 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
JP3438529B2 (ja) 1997-05-22 2003-08-18 三菱電機株式会社 ビット同期方式
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
JP2000174736A (ja) 1998-12-08 2000-06-23 Sharp Corp ビット同期回路
US6735710B1 (en) * 1999-09-09 2004-05-11 Matsushita Electric Industrial Co., Ltd. Clock extraction device
US6498824B1 (en) * 1999-09-27 2002-12-24 Intel Corporation Phase control signals for clock recovery circuits
KR100346837B1 (ko) 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
US6907552B2 (en) * 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097771B (zh) * 2006-06-27 2012-06-27 三星电子株式会社 抗扭斜方法和装置及使用该方法和装置的数据接收装置
CN105893291A (zh) * 2014-11-18 2016-08-24 刘伯安 一种异步接收串行数据的方法及装置
CN105893291B (zh) * 2014-11-18 2020-06-09 刘伯安 一种异步接收串行数据的方法及装置
CN113891448A (zh) * 2021-09-15 2022-01-04 国网福建省电力有限公司福州供电公司 一种自组网通信方法及终端
CN113891448B (zh) * 2021-09-15 2024-02-27 国网福建省电力有限公司福州供电公司 一种自组网通信方法及终端

Also Published As

Publication number Publication date
US7340655B2 (en) 2008-03-04
KR100563160B1 (ko) 2006-03-22
CN1307504C (zh) 2007-03-28
EP1313257A1 (en) 2003-05-21
TWI221712B (en) 2004-10-01
KR20030040002A (ko) 2003-05-22
JP2003218843A (ja) 2003-07-31
JP3671920B2 (ja) 2005-07-13
US20030091136A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
CN1420406A (zh) 畸变调整电路和畸变调整方法、及数据同步电路和数据同步方法
CN1027214C (zh) 等时权标环用的枢纽和接口
CN1684405A (zh) 时钟同步器以及时钟与数据恢复装置和方法
CN1820446A (zh) 能够确保发送设备和接收设备之间同步的抖动校正设备
CN1227908C (zh) 加密传输系统
CN1906909A (zh) 数据接收装置
CN1951015A (zh) 锁相环电路及信息再现装置
US8811554B2 (en) Interface circuit as well as method for receiving and/or for decoding data signals
CN1992578A (zh) 过采样接收机的自适应接收技术
CN1233369A (zh) 检测、表征和减轻通信网中确定性畸变的系统、装置和方法
CN1901674A (zh) 通过串行链路传输n比特视频数据的方法和系统
TWI580230B (zh) 眼圖量測電路及其量測方法
CN1905541A (zh) 编码和解码分组化数据
CN1947332A (zh) 多个信号的响应于从已均衡信号之一生成的控制信号的自适应均衡的方法与电路
CN1189745A (zh) 传输装置与方法,接收装置与方法
TW201815135A (zh) 數位信號的處理方法及電子設備
CN1117227A (zh) 通信保护方法和系统
CN1301595C (zh) 调制装置和方法及dsv控制比特生成方法
CN1969497A (zh) 脉冲无线通信装置
CN1177246A (zh) 时分复用信号的交叉连接系统
CN1284055C (zh) 状态指示检测装置和方法
JP2008061132A (ja) 送受信機、送信機、ならびに受信機
CN1523924A (zh) Av数据无线通信系统、通信装置、和电子设备
CN1471257A (zh) 信号传送方法、系统、逻辑电路及液晶驱动装置
CN1732388A (zh) 半导体试验装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20130520