TWI221712B - Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method - Google Patents

Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method Download PDF

Info

Publication number
TWI221712B
TWI221712B TW091110262A TW91110262A TWI221712B TW I221712 B TWI221712 B TW I221712B TW 091110262 A TW091110262 A TW 091110262A TW 91110262 A TW91110262 A TW 91110262A TW I221712 B TWI221712 B TW I221712B
Authority
TW
Taiwan
Prior art keywords
data
bit
serial data
mth
signal
Prior art date
Application number
TW091110262A
Other languages
English (en)
Inventor
Natsuki Sugita
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TWI221712B publication Critical patent/TWI221712B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Editing Of Facsimile Originals (AREA)

Description

1221712——| 9¾ 7,08 A7 B7 五、發明説明(1 ) 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明是關於歪斜失真調整電路及歪斜失真調整方法 、以及資料同步電路及資料同步方法。 近年來,作爲顯示器介面之標準規格而登場的爲稱爲 DVI(Digital Visual Interface :數位視覺介面)之規格。此 D VI規格爲在分離5m以上之長距離而不單是近距離中, 也可以進行主機電腦與顯示裝置之間的影像資訊之傳送。 在DVI規格中,採用利用RGB(紅、綠 '藍)之3個 差動資料頻道與 1 個之差動時脈頻道的 T.M.D.S(Transition Minimized Differential Signaling :轉 換最小化差分信號)連接之通訊協定。在此T.M.D.S連接 中,接收器需要具備檢測以及去除長距離傳送結果所產生 之資料、時脈間的歪斜失真,抽出正確資料之機能。另外 ,接收器需要具備檢測接收資料之字符疆界之機能,和檢 測資料頻道間之歪斜失真,進行頻道間之資料的相位調整 之機能。 經濟部智慧財產局員工消費合作社印製 如依據DVI規格,雖可以槪略推測實現這些機能用 之算法和電路構成,但是詳細之算法和電路構成無法隨意 決定,需要考慮幾種之變化。另外,在日本專利特表平 1 1 -5 1 1 926號公報(美國專利5 9〇5769號公報)中,揭示 實現這些機能之電路的一例。 發明摘要 本發明之目的在於提供:在T.M.D.S連接等之接收器 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) 一~ mnvz 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(2 ) 中,使用可以降低電路規模之新的算法之歪斜失真調整電 路及歪斜失真調整方法。 另外,本發明之其它目的在於提供:在該種接收器中 ,檢測接收資料之字符疆界,復原特定位元數之資料單位 ,檢測資料頻道間之歪斜失真,可以進行資料之相位調整 之資料同步電路及資料同步方法。 爲了解決以上課題,本發明是關於包含:接受由過度 取樣串列資料所獲得之過度樣本資料,進行過度樣本資料 之比較處理,依據比較結果,推測串列資料之轉換點,輸 出由過度取樣點中選擇串列資料之取樣點用的選擇信號之 取樣點選擇部;及接受過度樣本資料與前述選擇信號,將 在藉由前述選擇信號所選擇之取樣點的過度樣本資料當成 串列資料的樣本資料輸出之資料復原部,前述取樣點選擇 部以串列資料之J位元區間單位進行過度樣本資料的比較 處理,保持藉由第1〜第N個J位元區間的比較處理,所 個別獲得之第1〜第N個轉換點檢測信號,在所保持之第 1〜第N個轉換點檢測信號之中,至少2區間份的轉換點 檢測信號顯示相同結果之情形,依據顯示相同結果之轉換 點檢測信號,推測串列資料的轉換點之歪斜失真調整電路 〇 如依據本發明,第1〜第N個轉換點檢測信號之中, 至少2區間份之轉換點檢測信號在顯示相同結果之情形, 依據該轉換點檢測信號,推測串列資料之轉換點。因此, 可以有效利用在煌滅(b 1 a n k i n g )期間所傳送的特定數位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- (請先閱讀背面之注意事項再填寫本頁)
Ι22Γ7Τ2 — 92. 7.08 A7 B7 五、發明説明(3 ) 元的串列資料所具有之特性,進行歪斜失真調整,可以使 用於調整歪斜失真之算法和電路簡潔化。 此處,本發明也可以只依據在遮沒區間所傳送之同步 字符,進行歪斜失真調整。 另外,在本發明中,前述串列資料在像素資料被傳送 之期間中,爲該轉換被最小化之資料,也可以爲在同步字 符被傳送之遮沒區間中,在前述第1〜第N個J位元區間 之中,至少在2處之J位元區間中,全部轉換圖案出現之 資料。 另外,在本發明中,前述取樣點選擇部也可以包含: 保持過度樣本資料之資料保持部;及以串列資料之J位元 區間單位進行過度樣本資料之比較處理,輸出轉換點檢測 信號之轉換點檢測部;及保持在藉由串列資料之第1〜第 N個J位元區間之比較處理所獲得的第1〜第N個轉換點 檢測信號,在所保持之第1〜第N個轉換點檢測信號之中 ,至少2區間份之轉換點檢測信號在顯示相同結果之情形 ,依據顯示相同結果之轉換點檢測信號,推測串列資料之 轉換點,輸出取樣點的相位選擇信號之轉換點推測部;及 具有對應複數的取樣點之複數的狀態,依據前述相位選擇 信號使狀態轉換,輸出對應現在的狀態之取樣點的選擇信 號之狀態機器。 另外,在本發明中,前述狀態機器可以使之至少具有 4個狀態。 另外,本發明爲關於包含:接受由過度取樣串列資料 (請先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 6 -
1221712 92. 7.0S 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(4) 所獲得之過度樣本資料,進行過度樣本資料之比較處理, 依據比較結果,推測串列資料之轉換點,輸出由過度取樣 點之中選擇串列資料的取樣點用之選擇信號的取樣點選擇 部;及接受過度樣本資料與前述選擇信號,將在藉由前述 選擇信號所選擇之取樣點的過度樣本資料當成串列資料的 樣本資料輸出之資料復原部,以在遮沒區間所傳送之特定 數位元之串列資料之中,J位元區間之全部轉換圖案至少 2個被檢測出爲條件,進行歪斜失真調整之歪斜失真調整 電路。 如依據本發明,可以有效利用在遮沒區間所傳送的特 定數位元的串列資料所具有之特性,進行歪斜失真調整, 可以使用於調整歪斜失真之算法和電路簡潔化。 另外,本發明爲關於包含:接受由過度取樣串列資料 所獲得之過度樣本資料,進行過度樣本資料之比較處理, 依據比較結果,推測串列資料之轉換點,輸出由過度取樣 點之中選擇串列資料之取樣點用之選擇信號的取樣點選擇 部;及接受過度樣本資料與前述選擇信號,將在藉由前述 選擇信號所選擇之取樣點的過度樣本資料當成串列資料之 樣本資料輸出之資料復原部,前述取樣點選擇部進行每隔 1樣本之特定數組之過度樣本資料之比較處理,依據比較 結果,推測串列資料之轉換點之歪斜失真調整電路。 如依據本發明,比較每隔1樣本之特定數組之過度樣 本資料之故,比起比較相鄰之取樣點的過度樣本資料,可 以容易推測資料之轉換點。另外,如利用同步字符之特徵 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁}
1221712 ;917 :〇8
五、發明説明(5 ) ,可以使調整資料與時脈信號之間的歪斜失真用之算法和 電路簡潔化。 此處,在本發明中之前述取樣點選擇部也可以包含求 得每隔1樣本之特定數組之過度樣本資料之“異或“邏輯 和之特定數的“異或“閘。 另外,本發明爲一種檢測資料之字符疆界,抽出以字 符疆界所區分之位元列而輸出之資料同步電路,爲關於包 含:保持依據串列資料所獲得之並列資料,輸出由所保持 之並列資料之中,一面1位元1位元移位而一面抽出之I 位元的第1〜第Μ個位元列之位元列輸出部;及檢測第1 〜第Μ個位元列在遮沒區間所傳送之同步字符中是否1 次或者複數次連續一致,輸出對應一致的位元列之檢測信 號成爲主動(active )之第1〜第Μ個檢測信號之第1〜 第Μ個檢測部;及在第1〜第Μ個檢測信號之中任一個 成爲主動之情形,將第1〜第Μ個檢測信號當成第1〜第 Μ個選擇信號而加以儲存,在第1〜第Μ個檢測信號之 中任一個都不是主動之情形,將已經儲存之第1〜第Μ個 選擇信號原樣加以保持之選擇信號儲存部;及接受第1〜 第Μ個位元列與第1〜第Μ個選擇信號,由第1〜第Μ 個位元列之中,選擇輸出對應之選擇信號成爲主動之位元 列之位元列選擇部之資料同步電路。 如依據本發明,藉由選擇被1位元1位元移位之第1 〜第Μ個位元列之中的1個,可以依序取出以字符疆界 所區分之位元列(特定數之位元的資料單位)。因此,即 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 丨 衣— (請先閲讀背面之注意事項再填寫本頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 1221712 :···— _· 一 ! 92,7.08 補' A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(6) 使不利用桶形移位器,藉由利用選擇器等,也可以構成資 料同步電路。 此處,本發明之前述第1〜第Μ個檢測部也可以應用 延遲正反器與“異或“閘與“同“閘以檢測第1〜第Μ個 位元列是否與前述同步字符一致。 另外,本發明是一種取得第i〜第L串列資料被傳送 之第1〜第L頻道間之同步的資料同步電路,爲關於包 含:保持在像素資料之傳送期間中,成爲主動,在傳送同 步字符之遮沒區間中,成爲非主動之第1〜第L資料起 動信號之保持部;及在第1時序所保持之第1〜第L資 料起動信號之中任一者爲非主動,而且,在接續於第1時 序之第2時序所保持之第1〜第L資料起動信號的全部 爲主動之情形,將在第1時序所保持之第1〜第L資料 起動信號當成第1〜第L選擇信號輸出之選擇信號產生 部;及使在第1〜第L頻道之資料中,第1〜第L選擇 信號成爲主動之頻道的資料延遲之資料延遲部的資料同步 電路。 如依據本發明,藉由在第1時序所保持之第1〜第L 資料起動信號與在第2時序所保持之第1〜第L資料起 動信號之間,進行圖案匹配,檢測第1〜第L頻道間之歪 斜失真。因此,可以使用於調整頻道間之歪斜失真的算法 和電路簡潔化。 實施例之詳細說明 (請先閱讀背面之注意事項再填寫本頁) 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1221712. A7 B7 經濟部智慧財產局員工消費合作社印製
92. 7. U 年月日 補充 五、發明説明(7 ) 以下,依據圖面,說明本發明之實施形態。 又,在以下說明之本實施形態並非不合理限定在申請 專利範圍所記載之本發明的內容者。另外,在本實施形態 所說明之構成的全部並非本發明之解決手段所必需的。 1 · T.M.D.S.連接 首先,利用第1圖、第2圖說明DVI規格之T.M.D.S. 連接。 如第1圖所示般地,由前述之圖形控制器對T.M.D.S. 之發送機 50供給像素資料(BLU[7:0]、GRN[7:0]、 RED[7:0]),和控制信號(HSYNC、VSYNC、CTLO、 CTL1、CTL2、CTL3、DE ),和基準時脈信號 CLK。在 此情形,如第2圖所示般地,在資料起動信號DE成爲主 動(高準位)之資料傳送期間中,像素資料被供給。另外 ,在DE成爲非主動(低準位)之遮沒區間中,控制信號 被供給。 發送機 50所包含之編碼器/串列器(Encoder/ Sei*ializer)52、54、56接受由圖形控制器來之輸入訊息流 ,進行資料之編碼與並列/串列轉換。 藉由此編碼,如第2圖所示般地,在資料傳送期間’ 被編碼之像素資料BLU、GRN、RED透過T.M.D.S.連接 之差動資料的頻道〇、1、2被傳送。另外,在遮沒區間’ 被編碼之控制信號HSYNC、VSYNC、CTL0〜CTL3透過 頻道〇、1、2被傳送。又,在雙鄰接之T.M.D.S.中,差 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) _ _ 1221712 丨厶 Ο Α7 Β7 五、發明説明(8 ) 動資料之頻道數爲6個(2組RGB)。 在T.M.D.S.連接中,於像素資料的傳送期間中,進 行使資料的轉換次數減少(最小化)之編碼。如此,藉由使 資料的轉換次數減少,降低傳送路徑的電磁波的放射。另 一方面,在遮沒區間中,傳送使轉換次數增加之同步字符 SC00 = 00 1 0 1 0 1 0 1 1 、 SCO 1 = 1 101010100 、 SC10 = 0010101010、SCI 1 = 1101010101 ο 具體爲:利用這些4個同步字符SC00〜sell,每一 個個之頻道被發送2位元之資訊。例如,在傳送( VSYNC、HSYNC )=(00)、(0 1)、(10)、(11)之資訊的情形 ,個個同步字符 SC00、SC01、SC10、SC11透過頻道 0 被傳送。 又,發送機50與各頻道0、1、2之串列資料的傳送 並行,透過時脈頻道C傳送具有各頻道〇、1、2之傳送 率的1/ 10的頻率之基準時脈信號CLK。換言之,在基 準時脈信號CLK之1週期中,在每一個個之頻道0、1、 2傳送1 0位元之資料。 T.M.D.S·之接收器60所包含之復原/編碼器62、64 、66接受由頻道〇、1、2所傳送之串列資料,進行資料 的復原與解碼。另外,接收器60所包含之頻道間校正68 檢測頻道間的歪斜失真,進行頻道間之資料的相位調整。 而且,將被復原之訊息流供應給後段的顯示控制器。 在T.M.D.S.之接收器60中,需要檢測以及去除資料 、時脈間的歪斜失真,抽出正確資料之歪斜失真調整電路 —----------- (請先閲讀背面之注意事項再填寫本頁) 訂 ,線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 11 A7 B7 1221712 % 7/¾修正 補充 五、發明説明(9 ) 。另外,需要檢測10位元單位之字符的疆界,每一字符 地區分資料而輸出於後段之字節、同步器(廣義爲資料同 步電路)。進而,需要調整複數的資料頻道間之歪斜失真 的頻道間同步器(廣義爲資料同步器)。 以下,說明接收器6 0所包含之這些歪斜失真調整電 路、字節同步器、頻道間同步器之具體的構成例。 2·歪斜失真調整電路 第3圖是顯示本實施形態之歪斜失真調整電路的構成 例。此歪斜失真調整電路是由被過度取樣之串列資料檢測 以及去除歪斜失真,抽出正確資料之電路。又,本實施形 態之歪斜失真調整電路和取樣點選擇部並不需要包含第3 圖之全部的構成要素,也可以省略其中一部份而耩成。 PLL電路100依據所接收之基準時脈信號,產生倍頻 時脈信號。基準時脈信號之頻率爲各資料頻道之傳送率的 1/1〇,倍頻時脈信號的頻率爲各資料頻道之各資料頻道 的傳送率的3倍。過度取樣部200藉由利用此倍頻時脈信 號,對於所接收之串列資料,施以3倍(廣義爲I倍)之 過度取樣,輸出過度樣本資料(over sampled data)。 取樣點選擇部3 00 (取樣相位選擇部、相位檢測部) 由過度取樣部200接受過度樣本資料,進行過度樣本資料 之比較處理(“異或“邏輯和等)。而且,依據比較結果 ,推測串列資料之轉換點,輸出由過度取樣點之中選擇串 列資料之取樣點用之選擇信號。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ:297公釐) (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 Ι22Γ7Τ2- Α7 Β7 (修止 補充 五、發明説明(10) (請先閲讀背面之注意事項再填寫本頁) 資料復原部4 0 0 (相位調整部)由過度取樣部2 0 0接 受過度樣本資料,而且,由取樣點選擇部3 0 0接受選擇信 號。而且,將藉由選擇信號所選擇之取樣點(取樣相位) 的過度樣本資料當成串列資料之樣本資料輸出。在此之際 ,將串列資料轉換爲並列資料,輸出後段的電路(字節同 步器)。 取樣點選擇部3 00包含保持、由過度取樣部200來之 過度樣本資料之資料保持部320。此資料保持部320取入 橫跨串列資料之4位元區間(廣義爲J位元期間,J可以 爲4以上之整數)而被過度取樣之資料(取樣値)。對於 串列資料施以3倍(I倍)之過度取樣後,關於串列資料 之4位元(J位元),12點(I X J點)之過度樣本資料 被取入。資料保持部3 20保持在此1 2點之外附加之前( 也可以爲之後)之2點(Η點)之14點的過度樣本資料 。因此,資料保持部3 20是由14位元的正反器所構成。 取樣點選擇部3 00包含轉換點檢測部3 3 0、轉換點推 測部340、狀態機器3 70。 經濟部智慧財產局員工消費合作社印製 此處,轉換點檢測部3 3 0依據在資料保持部3 20所保 持之過度樣本資料(1 4點),檢測串列資料之轉換點。 更具體爲:以串列資料之4位元(J位元)區間單位進行 過度樣本資料之比較處理(“異或“邏輯和等),輸出由 比較處理所獲得之轉換點檢測信號(例如3位元)。 2.1轉換點檢測部 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -13- Ι22Γ7Τ29Z 7. 08 A7 B7 五、發明説明(11) (請先閲讀背面之注意事項再填寫本頁) 第4圖顯示轉換點檢測部3 3 0之構成例。又,第4圖 之B3’、C3’相當於第3圖中,由資料保持部320之輸出 被回饋於輸入之2位元(前段的最終2位元)。另一方面 ,AO、B、C0…A3、B3、C3相當於被輸入資料保持部 3 2 0之1 2位元。 第4圖之轉換點檢測部3 3 0包含每隔1樣本輸入串列 資料之過度樣本資料SD0〜SD13,求取“異或“邏輯和之 “異或“閘(以下,也稱爲「EXOR閘」301〜312。另外 ,包含依據這些EXOR閘301〜3 12之輸出,產生轉換點 檢測信號DET /9 r、DET r a、DET α /3之檢測信號產生 部(全部轉換圖案檢測部)3 3 2、3 3 4、3 3 6。 更具體爲:檢測信號產生部3 3 2接受檢測在間隙冷+ r是否存在資料轉換點之EXOR301、304、307、310之輸 出G石r〜G 0 r 3,輸出轉換點檢測信號DET万r。檢測 信號產生部3 34接受檢測在間隙τ+α是否存在資料轉換 點之 EXOR302、305、308、311 之輸出 Gr α 〜Gr “3, 輸出轉換點檢測信號DET 7 α。檢測信號產生部3 3 6接 受檢測在間隙α + /3是否存在資料轉換點之EXOR3 03、 經濟部智慧財產局員工消費合作社印製 3 06、3 09、3 12之輸出Ga冷〜Ga泠3,輸出轉換點檢測 信號DET α卢。 參考第5圖、第6圖說明轉換點檢測部3 3 0之動作。 第5圖是顯示3種類之取樣相位A、Β、C中的取樣 相位C位於相鄰之2個資料轉換點之幾乎中央的狀態。
在此種狀態中,求取間隙yS + r之爵端的取樣相位B 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221; 12 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(12) 與A的過度樣本資料的“異或“邏輯和之EXOR閘301、 304、307、310的輸出(3)5 7〜<^/3 7 3成爲「0」。 另外,求取間隙Τ + α之兩端的取樣相位C與B的過 度樣本資料的“異或“邏輯和之EXOR閘3 02、3 05、308 、311的輸出〇7^〜〇703成爲「1」。 依據這些EXOR閘之輸出,知道資料轉換點存在於間 隙α。由此,知道爲了檢測串列資料應該選擇之適當的取 樣相位爲C。 第6圖是顯示3種之取樣相位A、Β、C中的取樣相 位B位於資料轉換點之附近的狀態。 在此種狀態中,求取間隙/3 + r之兩端的取樣相位B 與A的過度樣本資料的“異或“邏輯和之EXOR閘301、 304、307、310的輸出G/Sr〜GySr3與求取間隙r+a 之兩端的取樣相位C與B的過度樣本資料的“異或“邏 輯和之EXOR閘302、305、308、311的輸出Gr α〜Gy 之値爲1或者0之其中1種,哪一種被輸出爲未定( 將此種値未定之輸出稱爲「X」)。 另外,求取間隙α +石之兩端的取樣相位A與C的過 度樣本資料的“異或“邏輯和之EXOR閘3 03、3 06、309 、312的輸出Ga/3〜Ga/33成爲「1」。 在第6圖之狀態中,依據資料之內容,輸出G 0 r ( G冷r〇〜G/?r3)與輸出Gra(GraO〜Gra3)之兩者也 可能成爲「〇」。但是,如輸出Gayg (Ga/3 0〜G α /5 3 )成爲「1」,知道串列資料之轉換點存在於間隙α或者 (請先閲讀背面之注意事項再填寫本頁) 訂 線 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) - 15- I22fTt2- -·,:<· Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(13) /3。由此,知道爲了檢測串列資料應選擇之適當的取樣相 位爲C或者A。就以上會全部產生之情形進行彙整’成爲 第7圖所示之關係。 且說在判斷資料轉換點上’依據少數之樣本而判斷有 其危險性。因此,期望轉換點檢測結果在橫跨特定之資料 長而一致之情形,才開始進行歪斜失真調整。爲了進行此 種濾波器動作,在本實施形態中’利用在影像信號之遮沒 區間所被傳送之同步字符。相對於在像素資料中,轉換次 數被降低,在同步字符中,轉換次數被設定爲變多。藉由 利用此種同步字符,可以使算法簡略化,電路之閘數不需 要多。另外,在同步字符中,信號之上升與下降幾乎同時 出現之故,依據兩者之公平的測量,可以檢測轉換點。 具體爲如在第2圖已經說明過般地,在遮沒區間中, 同步字符 SC00 = 00 1 0 1 0 1 0 1 1 、 SC01 = 1 101010100 、 SC10 = 0010101010 > SCI 1 = 1 101010101 之其一被傳送。例 如,在傳送(VSYNC、HSYNC ) =(0、1)之資訊的情形, SC01被傳送。另外,在傳送(VSYNC、HSYNC) = (1、 〇 )之資訊的情形,SC 1 0被傳送。 而且本申請案發明者發現在遮沒區間中所被傳送的連 續2〇位元(特定數之位元,J X N位元)中,有以下之 特性。即本案發明者發現:在由同步字符的哪個位元開始 之任何的20位元,在該20位元之中,4位元區間之全部 轉換圖案「0101」或者「1〇1〇」(更正確爲「01010」或 者「1 0 1 0 1」)一定存在2處以上之特性。 (請先閲讀背面之注意事項再填寫本頁} ί 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -16- A7 B7 Ι22Γ7ΤΤ 92. ^ x 年月日❻ 補充 五、發明説明(14 ) 將此樣子顯示在第8圖、第9圖。第8圖是顯示由同 步字符SC01 = 1101010100所構成之1〇種的20位元之圖 。另外,第9圖是顯示由同步字符scii = ii〇i〇i〇i〇i所 構成之10種的20位元之圖。關於由其它之2個的同步字 符SC00、SC10所構成之20位元,考慮使第8圖、第9 圖之各位元反轉即可。 例如,第8圖之(1)是由其之第1位元,同步字符 s c 0 1開始之2 0位元。在此情形,如E 1、E 2所示般地, 4位元區間之全部轉換圖案「0101」在20位元之中,存 在2處。 另外第8圖之(2)是由其之第2位元,同步字符 SC01開始之20位元。在此情形,如E3、E4所示般地, 4位元區間之全部轉換圖案「1 0 1 0」在2 0位元之中,存 在2處。 同樣地,在第8圖之(3)〜(10)和第9圖(1)〜 (1 〇 )之情形,該20位元之中,4位元區間之全部轉換 圖案一定存在2處以上。 因此,在本實施形態中,首先,第4圖之檢測信號產 生部3 32、3 34、3;36檢測4位元(J位元)區間之全部轉 換圖案(位元I與位元1+1之邏輯値成爲不同値之更換圖 案)。即在串列資料之4位元區間中,該4位元爲全部轉 換圖案之情形,在4處應該被檢測出相同之轉換點。本實 施形態之AND方式(第1方式)的檢測信號產生部3 3 2 、334、336在串列資料之4(J)位元區間之4(J)處, ---------參-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -17- 122 m?
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(15) 被檢測出相同之轉換點之情形,判斷爲適當之轉換點被檢 測出。而且,檢測信號產生部使轉換點檢測信號DET /3 7、〇丑丁7“、0£丁^/3成爲「1」(主動)。 第1 〇 A是顯示AND方式之檢測信號產生部的構成例 。此檢測信號產生部在輸入10〜13之全部爲「1」(主動 )時,輸出Q成爲「1」,在此以外時,Q成爲「0」( 非主動)。 例如,在AND方式之情形,第4圖之檢測信號產生 部3 3 2在0〜G/3 r 3之全部爲「1」時,輸出DET万r = 1 。同樣地,檢測信號產生部334在Gr α0〜Gr α3之全 部爲「1」時,輸出DET r α = 1。另外,檢測信號產生 部336在Ga /3 0〜Ga /33之全部爲「1」時,輸出DETa β - 1 ° 又,第10Β圖顯示3以上方式(第2方式)之檢測 信號產生部的構成例。此檢測信號產生部在輸入10〜13之 至少3個爲「1」時,輸出Q成爲「1」,在此以外時,Q 成爲「〇」。即在3以上方式之檢測信號產生部中,在串 列資料之4位元區間的3處以上被檢測出相同之轉換點之 情形,判斷已經檢測出適當之轉換點,將轉換點檢測信號 變成「1」(主動)。 2.2轉換點推測部 接著,說明第3圖之轉換點推測部340。 轉換點推測部3 40接受由轉換點檢測部3 3 0來之轉換 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公羡) 77Γ7 ' ' ---------衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 mrmr 08 A7 B7 五、發明説明(16) (請先閱讀背面之注意事項再填寫本頁) 點檢測信號(第4圖之DET /3 r ' DET γ a - DET a β ) ,推測轉換點。而且,依據推測結果,產生取樣相位之選 擇信號,輸出狀態機器3 70。 在此情形,轉換點檢測部3 3 0所包含之檢測信號產生 部3 3 2、3 3 4、3 3 6因採用AND方式(第l〇A圖)、3以 上方式(第1 〇B圖)之其中哪一種方式,轉換點之推測 結果會有不同。 例如,在採用第1 0 A圖之AND方式的檢測信號產生 部之情形,如第1 1A圖般地,轉換點被推測出。又,由 轉換點之推測結果,選擇哪個取樣相位,則依據第7圖所 示方式進行。
JH 經濟部智慧財產局員工消費合作社印製 在情形1中,如F1、F2所示般地,在間隙r + α以 及間隙α + /9之各間隙中,4個轉換點被檢測出。另一方 面,在間隙+ r中,沒有檢測出轉換點。因此,由轉換 點檢測部3 3 0來之轉換點檢測信號成爲DET r a = DET α yS = 1,DET /3 r = 0。因此,判斷在間隙γ + α有轉換點 ,而且’在間隙α + /3也有轉換點。因此,在此情形,推 測轉換點存在於間隙α,應選擇之適當的取樣相位(相位 選擇信號)成爲C。 在情形2中,如F3所示般地,在間隙^ α中,有4 個轉換點被檢測出。另一方面,在間隙α + /5中,被檢測 出之轉換點爲3個’並非4個。同樣地,在間隙石+ r中 ,沒有被檢測出4個轉換點。因此,轉換點檢測信號成爲 DET r a = 1、DET α 冷=DET /3 y = 〇。在 AND 方式中, 本紙張尺度適用中國國家標準(CNS )八4規格(210><297公羡) 122 92. 7.08 : A7 B7 五、發明説明(17 ) 在4處被檢測出相同之轉換點之情形,判斷爲在該間隙存 在轉換點。因此,在此情形,推測轉換點存在於間隙r + ^ ’應選擇之適當的取樣相位成爲B或者C。實際上,在 間隙α中,3次轉換,在間隙r中,爲1次轉換之故,取 樣相位本來期望爲C,但是判斷在間隙r ^有轉換點之 故,無法判斷應選擇取樣相位Β與C之哪一個。 在情形3中,如F4所示般地,在間隙r + α中,被 檢測出4個轉換點。另一方面,在其它之間隙α + yj、冷 + r中,沒有檢測出4個轉換點。因此,轉換點檢測信號 成爲 DETra = hDETa/J^DET^rsO。因此,在此 情形,推測轉換點存在於間隙r α,應選擇之適當的取 樣相位成爲Β或者c。 在情形4中’在間隙r αα +万、石+ γ之任一者 中’都無法檢測出4個轉換點。因此,轉換點檢測信號成 爲DET r a = DET a /3 = DET冷r = 0。因此,在此情形 ’沒有被檢測出4個轉換點之間隙之故,不存在應選擇之 適當的取樣相位。 另一方面,在採用第1 0B圖之3以上方式的檢測信 號產生部之情形,如第1 1B圖般地,推測轉換點。 在情形5中,如F5、F6所示般地,在間隙γ + α以 及間隙α + /3之各間隙中,被檢測出4個轉換點之故,成 爲 DETr a = DETa/3 = 1、DET^t = 0。即在兩者中, 被檢測出3個以上之轉換點之故,判斷在間隙r α有轉 換點’而且,在間隙α + /3也有轉換點。因此,在此情形 本紙張尺度適用中國國家榡準(CNS ) Α4規格(210X297公釐) -----f (請先閲讀背面之注意事項再填寫本頁) 訂 -線 經濟部智慧財產局員工消費合作社印製 mrm
Α7 Β7 五、發明説明(18) ,推測轉換點存在於間隙α,應選擇之適當的取樣相位成 爲C。 (請先閲讀背面之注意事項再填寫本頁) 在情形6中,如F7、F8所示般地,在間隙r + α中 ,被檢測出4個轉換點,在間隙α + /3中,被檢測出3個 轉換點之故,成爲 DETra=DETa/S=l、DET/Sr=〇 。即在兩者中,被檢測出3個以上之轉換點之故,判斷在 間隙r + ^有轉換點,而且,在間隙α + /3也有轉換點。 因此,在此情形,推測轉換點存在於間隙α,應選擇之適 當的取樣相位成爲C。 在情形7中,如F9所示般地,在間隙r + α中,被 檢測出4個之轉換點,在其它之間隙a + f + τ中, 沒有檢測出轉換點之故,成爲DET r a = 1、DET α /3 = DET /3 r = 0。因此,在此情形,推測轉換點存在於間隙 r+α中,應選擇之適當的取樣相位成爲β或者c。 經濟部智慧財產局員工消費合作社印製 在情形8中,如F 1 0、F 1 1所示般地,在間隙7 α 中,被檢測出3個轉換點,在間隙a + yS中,也被檢測出 3個轉換點之故,成爲DET r a = DET α /3 = 1、DET r = 〇。因此,與情形1相同,判斷在間隙τ α中,存 在轉換點,而且,在間隙α +々中,也有轉換點。因此, 在此情形,推測轉換點存在於間隙^,應選擇之適當的取 樣相位成爲C。 轉換點推測部3 40在找到應選擇之適當的取樣相位之 情形’將使選擇該取樣相位之相位選擇信號輸出狀態機器 3 70。另一方面,在沒有找到應選擇之適當的取樣相位之 -21 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221712
五、發明説明(彳9) ;if开彡,將使維持現在的取樣相位之相位選擇信號輸出狀態 機器3 7 0。 衣-- (請先閲讀背面之注意事項再填寫本頁) 接著,利用第3圖說明轉換點推測部3 40之具體的構 成例。 線· 轉換點推測部3 40橫跨5區間(N區間)保持藉由串 歹資料之4位元區間的比較處理所獲得之轉換點檢測信號 (DET 7 a ' DETa β > DET/9 γ )。更具體爲如第 3 圖 所示般地,轉換點推測部3 40包含被串聯連接之保持部( 3位元之正反器)341、342、343、344、345。而且,這 些保持部34 1〜3 45分別保持在第1〜第5個之4位元區 間(第1〜第N個之J位元區間)所獲得之第1〜第5個 轉換點檢測信號(第1〜第N個轉換點檢測信號)。而且 ’將這些第1〜第5個轉換點檢測信號並列供應給資料保 持部(1 5位元之正反器)3 5 0。藉由此,串列資料之4位 元區間的3位元的轉換點檢測信號橫跨5區間份(串列資 料2 0位元份)被儲存在資料保持部3 50。 經濟部智慧財產局員工消費合作社印製 此所儲存之5區間份的轉換點檢測信號被供應給判定 部3 60。而且,判定部3 60以在所供應之5區間份的轉換 點檢測信號之中,至少2區間份之轉換點檢測信號顯示相 同結果爲條件,依據顯示相同結果之轉換點檢測信號,推 測串列資料之轉換點。而且,依據推測結果,產生相位選 擇信號,輸出狀態機器3 70。 即如在第8圖、第9圖已經說明過般地,在遮沒區間 所傳送而包含同步字符之連續的2 0位元(J X N位元) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221712
修S 補充 五、發明説明(20) 中,具有4位元區間之全部轉換圖案至少存在2處之特性 。在本實施形態中,利用此種特性進行歪斜失真調整。 例如,在第12A圖所示之20位元(相當於第8圖之 (1))中,第2、第4之4位元區間成爲全部轉換圖案 ,第2、第4轉換點檢測信號成爲相同結果。因此,在此 情形,至少2區間份之轉換點檢測信號顯示相同結果之條 件被滿足之故,判定部3 6 〇依據這些第2、第4轉換點檢 測信號,產生相位選擇信號,輸出狀態機器3 70。 另外,在第12B圖所示之20位元(相當於第8圖之 (5))中,第3、第5之4位元區間成爲全部轉換圖案 ,第3、第5轉換點檢測信號成爲相同結果。因此,在此 情形,至少2區間份之轉換點檢測信號顯示相同結果之條 件被滿足之故,判定部3 6 〇依據這些第3、第5轉換點檢 測信號,產生相位選擇信號,輸出狀態機器3 70。 另一方面,在至少2區間份之轉換點檢測信號顯示相 同結果之條件未被滿足之情形,判定部3 6 0將使維持現在 的取樣相位之相位選擇信號輸出狀態機器3 70。即判定部 360進行不將此情形的轉換點檢測信號傳達給後段電路之 濾波器處理。 判定部3 6〇以此種基準進行判定,可以只依據在遮沒 區間所傳送之資料(同步字符)進行歪斜失真調整(使取 樣相位變化)。 例如,在日本專利特表平1 I-5 1 1 926號公報(美國專 利5 9〇 5 7 69號公報)之習知例中,不單依據在遮沒區間所 (請先閲讀背面之注意事項再填寫本頁) *11 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -23- 1221712 年 B7 土、發明説明(21 ) 傳送之同步字符,也依據在資料傳送期間所傳送之像素資 料進行歪斜失真調整。 (請先閱讀背面之注意事項再填寫本頁) 但是,在轉換次數沒有被最大化之像素資料中,在轉 換次數少之外’也有信號之上升與下降的次數不同之情形 。如以此種信號狀態之像素資料進行歪斜失真調整,無法 公平處理信號之上升與下降。另外,轉換次數不是最大, 例如,在「1」連續而「〇」只有1位元被傳送,又恢復「 1」之信號狀態中,也產生差動信號之振幅變動的情形。 因此,在習知例之歪斜失真調整電路中,有可能歪斜失真 調整後之取樣位置由正確位置偏離。 對於此,在本實施形態中,只依據在遮沒區間被傳送 之同步字符進行歪斜失真調整,在此同步字符中,轉換次 數被最大化,信號上升次數與下降次數之比率成爲更接近 1者。因此,可以依據信號之上升與下降之公平的測量而 檢測轉換點。進而,轉換次數被最大化之故,在差動信號 之振幅的變動成爲最小之部份,可以進行取樣。藉由以上 ,在本實施形態中,可以進行安定、正確之歪斜失真調整 〇 經濟部智慧財產局員工消費合作社印製 第1 3圖顯示判定部3 60之構成例。 依序被保持在保持部341、342、3 43、344、3 4 5之第 1〜第5轉換點檢測信號DET r α 0〜DET α /3 0、 DETr α 1〜DETa /31、DETr 〜DETa /32、 DETr α3 〜DETa /93、DETr α4 〜DETa /34 被保持在 資料保持部3 5 0。而且,資料保持部3 5 0過度這些所保持 -24- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X29?公釐) 1221712 ί 曰 補充 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(22 ) 之轉換點檢測信號,輸出2 〇 f 5檢測部3 6 1、3 6 2、3 6 3。 即 DET 7 〇: 0 〜DET γ α 4、 DET /5 γ 〇 〜DET /9 7 4 、 DET α /30 〜DETa yS4 被輸入各 2of 5 檢測部 361、362、363 ο 此處,2 of 5檢測部(同步字符檢測部)3 61〜3 63 如第14圖所示般地,在輸入ι〇〜Ι4之中,2個以上爲「1 」(主動)時,輸出Q成爲「1」,在此以外,Q成爲「 〇」(非主動)之電路。 例如’考慮如第1 2 A圖所示般地,第2之4位元區 間的第2轉換點檢測信號DET r α 1〜DET α 0 1與第4 之4位元區間之第4轉換點檢測信號DET r α 3〜DET α 石3顯示相同結果之情形。即例如設〇ΕΤ 7 a 1 = DET r a 3= 1 ' DET β γ 1= ΌΕτ β r 3=0 ' ΌΕΊ α β 1= ΌΈΊ α β 3 = 1 〇 在此情形,第1 3圖之2 of 5檢測部3 6 1之輸出 ASr α 二 1,2of5 檢測部 362 之輸出 ASy3 r = 〇、2〇f5 檢測部3 6 3之輸出A S α /3 = 1。因此,依據第7圖所示之 判斷基準’推測轉換點存在之間隙爲^,應選擇之取樣相 位爲C。 如此,藉由進行依據2 〇 f 5檢測部3 6 1〜3 6 3之濾波 器處理’只在至少2區間份之轉換點檢測信號顯示相同結 果之情形’該轉換點檢測信號被傳達給後段之電路。 第1 3圖之濾波器部364在各轉換點推測信號AS r α 、AS ^ r、AS α /3爲2次(廣義爲2次以上)連續一致 (請先閲讀背面之注意事項再填寫本頁) 訂 up 線· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -25- 122 m2 經濟部智慧財產局員工消費合作社印製 年月 補 i: A7 B7 五、發明説明(23) 之情形’判斷該ASt*Q、AS^7、ASa/3爲正確’當成 ASr a,、ASy3 r,、ASa /3’輸出。 第1 5圖顯示濾波器部3 6 4之構成例。在第1 5圖之濾 波器中,在時脈信號CLK之第1時序中被保持在正反器 FFO〜FF2之10〜13以及在接著之第2時序中被保持在 FF0〜FF2之10〜13都爲「1」(主動)之情形’輸出 Q0〜Q3成爲「1」。例如,在CLK之第1時序中,AS r α = 1、AS /3 7 = 0、AS = 1,而且,在第 2 時序中’ ASr a ^ 1' AS/3 γ = 0' ASa β = 1 之情形,成爲 ASr α,= 1、AS yS r,= 〇、AS α /5,= 1。 第13圖之相位選擇信號產生部3 66接受轉換點推測 信號ASt* a’、AS/3 7*’、ASa /5’,輸出取樣相位之選擇 信號 SELC、SELB、SELA。此處,SELC、SELB、SELA 各爲使選擇取樣相位C、B、A之信號。 第16A顯示相位選擇信號產生部3 66之構成例。第 1 6B圖顯示其之真値表。此真値表是對應第7圖者。例如 ,在 AS α /3 ’ = 1、AS 冷 r ’ = 0、AS r α ’ = 1 之情形,推測 在間隙α存在轉換點之故,選擇取樣相位C之SELC成爲 厂1 J 〇 第13圖之濾波器部3 68在各相位選擇信號SELA、 SELB、SELC爲2次(廣義爲2次以上)連續一致之情形 ,判斷該 SELA、SELB、SELC爲正確,當成 SELA’、 SELB’、SELC’輸出。此濾波器部3 68爲與第15圖相同之 構成。 (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 122 m9—- 日修正 補充 五、發明説明(24) 又,在第13圖中,也可以作成不設置濾波器部364 、368之其中一方或者兩方之構成。 2.3狀態機器 接著,說明第3圖之狀態機器3 70。此狀態機器3 70 具有對應複數的取樣點之複數(例如4以上)之狀態。而 且,依據由判定部3 6 0來之相位選擇信號,使狀態轉換, 將對應現在的狀態之取樣點的選擇信號輸出資料復原部 400。 第1 7圖顯不狀態機器3 7 0之構成例(狀態轉換圖) 。在第17圖中,有對應7各之取樣點C0、A1、B1、C1 、A2、B2、C 2之7個狀態。即可以以取樣點c 1 (電路之 電源投入後或者重置後之初期狀態之狀態)爲中心,進行 前後3個之取樣點的調整。 參考第1 7圖、第1 8圖說明狀態機器3 70之動作。 在狀態機器3 70中,例如,設現在之狀態爲取樣點 B1。在此情形,取樣相位A爲適當之選擇信號(SELA=1 、SELB = 0、SELC = 0 ) —由判定部3 60被輸入,如第17 圖之G 1所示般地,移往相鄰之取樣點A 1之狀態。 另一方面,取樣相位A或者B爲適當之選擇信號( SELA=1、SELB = 1、SELC = 0)被輸入、取樣相位B爲適 當之選擇信號(SELA = 0、SELB = 1、SELC= 0 )被輸入、 取樣相位B或者C爲適當之選擇信號(SELA = 0、SELB= 1 、S E L C = 1 )被輸入之情形,如G 2所示般地,維持現在的 (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4驗(210X297公羡) ~ I22m〇___補无 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(25) 狀態之取樣點B 1。 另外’取樣相位C爲適當之選擇信號(SELA = 0、 SELB = 0、SELC = 1) —被輸入,如G3所示般地,移往相 鄰之取樣點C1之狀態。萬一,取樣相位c或者A爲適當 之選擇信號(SELA=1、SELB = 0、SELC=1 )被輸人之情 形,如G3所示般地,移往選擇鄰接7個取樣點之中心方 向側之取樣點C 1之狀態爲妥當。另外,相位選擇信號 SELA = 0 ' SELB = 0、SELC = 0之情形,即在沒有找到適當 之取樣相位之情形,維持現在的狀態。如此,狀態機器 3 70 —面參考以前之狀態,一面決定現在的取樣點之狀態 ’產生指定應選擇之取樣點之選擇信號,輸出資料復原部 400 〇 又,狀態機器3 70不限定第17圖之構成,.可以有種 種之變形實施。例如,第19圖顯示狀態機器3 70之其它 的構成例。在第1 9圖中,有對應4個之取樣點C 0、A1、 B 1、C 1之4個狀態。即以取樣點A 1 (電路之電源投入後 或者重置後之初期狀態之狀態)爲中心,可以進行前1個 、後2個之取樣點的調整。 2.4資料復原部 接著,說明第3圖之資料復原部400。此資料復原部 4〇〇接受由取樣點選擇部3〇〇之狀態機器3 70來之取樣點 的選擇信號(C0、A1、B1、C1、A2、B2、C2),以及由 過度取樣部200來之過度樣本資料。而且,將在藉由選擇 (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 線- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 1221712 五、發明説明(26) 信號所指定的取樣點的過度樣本資料當成串列資料之樣本 資料輸出,進行資料之復原。 第20圖顯示資料復原部400之構成。 資料復原部400包含資料保持部410。此資料保持部 4 1 〇取入橫跨串列資料之4位元區間而被過度取樣之過度 樣本資料。對於串列資料被施以3倍之過度取樣後,關於 串列資料之4位元,被取入1 2點之過度樣本資料。資料 保持部4 1 〇由於保持在此1 2點附加之前的4點之1 6點 的過度樣本資料,以1 6位元之正反器構成。 資料復原部400包含選擇器421、422、423、424。 被保持在資料保持部4 1 0之1 6個之中的特定的7個的過 度樣本資料分別被供應給此選擇器421〜424。各選擇器 依序取樣點選擇部3 00之狀態機器3 70所產生之選擇信號 ,選擇7個(廣義爲複數)之過度樣本資料之中的1個。 例如,第1 7圖之狀態機器370的狀態(選擇信號) 爲C1之情形,選擇器421選擇對應C1之過度樣本資料 ,當成串列資料之樣本資料輸出。同樣地,例如狀態爲 C0、A1、B1、C1、A2、B2、C2 之情形,選擇器 421 選 擇對應CO、Al、Bl、Cl、A2、B2、C2之過度樣本資料 ,當成串列資料之樣本資料輸出。選擇器422、423、424 之動作也相同。 由選擇器421〜424所輸出之4位元份之樣本資料被 依序供應給串聯連接之保持部(4位元之正反器)43 1〜 43 5。而且,保持部43 1〜43 5橫跨5區間保持所輸入之4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
Ι22ΓΤΤΤ A7 B7 五、發明説明(27) 位元份的樣本資料,並列供應給資料保持部440。藉由此 ,在資料保持部440儲存4位元之樣本資料共5區間份( 2 0位元份)。由資料保持部4 4 0所輸出之2 0位元的樣本 資料被輸入選擇器45 0,被轉換爲傳送率爲2倍之1 0位 元的樣本資料。藉由此,獲得傳送率與基準時脈之頻率相 等之1 〇位元的樣本資料。 2.5變形例 第2 1圖顯示轉換點檢測部之變形例(以下,稱爲鄰 接EXOR型轉換點檢測部)。在第4圖之轉換點檢測部( 以下,稱爲相隔1個EXOR型轉換點檢測部)中,求取相 隔1樣本之過度樣本資料之“異或“邏輯和,但是在第 2 1圖中,求取鄰接之過度樣本資料之“異或“邏輯和。 即第2 1圖之轉換點檢測部包含求取鄰接之過度樣本資料 之“異或“邏輯和之12個的EXOR閘301〜312。另外, 包含依據這些EXOR閘301〜3 12之輸出,產生轉換點檢 測信號DET /3、DET r、DET α之檢測信號產生部3 3 2、 334 、 336 ° 檢測信號產生部3 32、3 3 4、3 3 6之電路構成可以採用 與第10Α圖、第10Β圖相同之AND方式或者3以上方式 之構成。 在鄰接EXOR型轉換點檢測部中,在採用AND方式 之檢測信號產生部之情形,如第22A圖所示般地,推測 轉換點。另一方面,在採用3以上方式之檢測信號產生部 (請先閲讀背面之注意事項再填寫本頁) 訂 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) _ 3〇 Ι22Γ7ΤΤ A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(28) 之情形,如第22B圖所示般地,推測轉換點。 如比較AND方式之情形的第11人圖與第22八圖便可 以明白,在第1 1A圖之相隔1個EXOR型中,可以將在 情形1、2、3之情形所獲得之轉換點檢測資訊當成相位選 擇資訊使用。相對於此,在第22A圖之鄰接EXOR型中 ,只可利用在情形1之情形所獲得之轉換點檢測資訊。另 外,如比較3以上方式之情形的第1 1B圖與第22B圖便 可以明白,在第1 1B圖之相隔1個EXOR型中,可以將 在情形1、2、3、4之情形所獲得之轉換點檢測資訊當成 相位選擇資訊使用。相對於此,在第22B圖之鄰接EXOR 型中,只能利用在情形1、2之情形所獲得的轉換點檢測 資訊。 如此,在可以活用更多所獲得的轉換點檢測資訊之意 義下,以相隔1個EXOR型比較有利。例如,在鄰接 EXOR型中,在取樣點位於資料轉換點之位置的情形,有 無法獲得相位選擇資訊之可能性。相對於此,在相隔1個 EXOR型中,如第6圖般地,即使在取樣點位於資料轉換 點之情形,也可以獲得相位選擇資訊,可以使取樣相位變 但是,在實際動作上,找不到資料轉換點之情形永遠 不易發生之故,即使鄰接EXOR型轉換點檢測部也幾乎沒 有問題。另外,例如藉由使過度取樣率在4倍以上,鄰接 EXOR型之問題點也可以消除。 第23圖爲顯示採用鄰接EXOR型轉換點檢測部之情 (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I22I7I2 補充 經濟部智慧財產局員工消費合作社印製 五、發明説明(29) 形的判定部3 6 0之構成例。2 〇 f 5檢測部3 6 1、3 6 2、3 6 3 、濾波器部3 64、3 6 8可以採用與第14圖、第1 5圖相同 之電路構成。另外,相位選擇信號產生部3 6 6只要可以將 轉換點推測信號AS r ’、AS /3 ’、AS α ’各當成相位選擇信 號SELC、SELB、SELC輸出者即可。 又,在採用鄰接EXOR型薅換點檢測部之情形,狀態 機器3 70和資料復原部400也可以採用與相隔1個EX OR 型之情形相同之構成。 2.6與習知例之比較 接著,說明本實施形態之歪斜失真調整電路與揭示在 曰本專利特表平1 1 -5 1 1 926號公報(美國專利5 905769號 公報)之習知例的歪斜失真調整電路之不同點。 第24A圖、第24B圖顯不習知例之歪斜失真g周整電 路的槪略。 由過度取樣部20來之過度樣本資料被輸入數位鎖相 迴路(DPLL ) 30。此DPLL30包含相位調整視窗150、相 位檢測邏輯電路1 52、數位迴路濾波器1 54、相位調整有 限狀態機器(FSM ) 156。而且,由相位調整視窗150所 包含之多路傳輸器 176 來之輸出 Q[0:11]之中, Q[l,4,7,10]被輸入後段之字節同步器32。 如第24B圖所示般地,相位檢測邏輯電路152具有 4個之相位檢測單元180、181、182、183。對於串列資 料施以3倍之過度取樣之故,在各相位檢測單元中,關於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 線 122 mr
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(30) 串列資料之各位元,3個之過度樣本資料被取入。 在各相位檢測單元中,3個之過度樣本資料在「ο ο 〇 」或者「1 1 1」之情形,被判斷爲沒有歪斜失真。另外, 3個之過度樣本資料在「100」或者「011」之情形,判斷 爲接收資料之延遲,相位檢測邏輯電路1 5 2輸出升(up ) 信號166。另一方面,3個之過度樣本資料在「001」或 者「11 〇」之情形,判斷爲接收資料之進相,相位檢測邏 輯電路152輸出降(down)信號168。 數位迴路濾波器154依據這些升信號166、降信號 1 6 8,進行濾波處理,將升信號1 70、保持信號1 72、降信 號174輸出FSM156。而且,藉由FSM156之控制,多路 傳輸器1 76進行相位調整動作。 第24A圖、第24B圖之習知例與本實施形態之歪斜 失真調整電路之不同點如下: (1 )第14A圖、第24B圖之習知例是具有由多路傳 輸器176、相位檢測邏輯電路152、數位迴路濾波器154 、FSM1 56 所形成之迴路的數位 PLL(Digital Phase Locked Loop :數位鎖相迴路)。即多路傳輸器176之輸出被輸入 字節同步器32之同時,也回饋給相位檢測邏輯電路152 〇 相對於此,在第3圖之本實施形態中,不存在如習知 例之迴路。即資料復原部400之輸出雖被輸入字節同步器 ,但是並不回饋給取樣點選擇部3 00。 (2 )習知例爲藉由升信號1 70或者降信號1 74使相 (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) :08 122 Π12 Α7 _^__ 五、發明説明(3彳) 位調整視窗150進相、延遲之數位PLL之構成。即在此 習知例中,如第2 4 Β圖所不般地,一對相位調整視窗1 5 0 以使過度樣本資料Q[l,4,7, 10]經常位於轉換點之中心。 (請先閱讀背面之注意事項再填寫本頁) 相對於此,本實施形態依據取樣點選擇部3 00來之選 擇信號,由過度樣本資料之中選擇樣本資料而構成。即在 本實施形態中,不存在如習知例之相位調整視窗,不是數 位PLL之構成。 (3 )習知例爲不單在遮沒區間,在像素資料之傳送 期間也進行歪斜失真調整之構成。即不是積極利用遮沒區 間之同步字符,進行歪斜失真調整之電路構成,不具有第 3圖之保持部341〜345和第13圖之2 of 5檢測部361〜 3 63之類的電路。 經濟部智慧財產局員工消費合作社印製 相對於此,本實施形態有效利用由遮沒區間之同步字 符所構成之20位元之特性(第8圖、第9圖)以進行歪 斜失真調整。即具有檢測在被保持於第3圖之保持部3 4 1 〜3 4 5之5區間份(20位元)之轉換點檢測信號之中,至 少2區間份之轉換點檢測信號是否顯示相同結果之2 of 5 檢測部3 6 1〜3 63。藉由此,在本實施形態中,只依據於 遮沒區間所傳送之同步字符,便可以進行歪斜失真調整。 因此,依據信號之上升與下降之公平的測量,可以檢測轉 換點,可以進行穩定、正確之歪斜失真調整。 (4 )習知例之相位調整視窗1 50只能進行「使相位 進相」、「使相位延遲」、「使相位不變化」之3種狀態 之調整。因此,時脈資料間之歪斜失真在串列資料之1 / 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 34 1221712 92, 〇3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(32 ) 3位元以上,會產生狀態由「使相位進相」變化爲「使相 位延遲」,狀態由「使相位進相」變化爲「使相位延遲」 之情形。由此,會產生1位元份之取樣誤差。 相對於此,在本實施形態中,如第1 7圖、第19圖所 示般地,狀態機器3 7 0可以進行4以上之狀態調整。因此 ,與習知例相比,可以降低取樣誤差產生之機率。 3.字節同步器 接著,說明本實施形態之字節同步器(資料同步電路 )° 由於存在於資料頻道與時脈頻道之間的歪斜失真,對 於時脈信號之相位,每1 0位元之資料單位以哪種時序被 接收,有無法確定之問題。因此,字節同步器檢測接收資 料之字符疆界,復原每1 0位元之資料單位。檢測字符疆 界之線索,無法由像素資料獲得。但是,藉由解碼在影像 信號之遮沒區間所傳送的同步字符,可以鑑別字符之分隔 的位置。 在遮沒區間中,同步字符 SC00 = 001 01 0 1 0 1 1、 SCO 1 = 1 1〇1010100 、 SC 10 = 0010101 ο 1 ο 、 SC 11 = 1101010101之其一被傳送。在任一種之同步字符中 ’最初的2位元都是相同之値,第3位元至第9位元爲交 互變化之値。因此,很容易檢測這些同步字符。在影像信 號之遮沒區間中,串列資料之某一位置一定可以檢測出同 步字符。 (請先閲讀背面之注意事項再填寫本頁) .,si本. 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) A7 B7 1221712 吟7,;叫#正 補充 五、發明説明(33 ) 第25圖是顯示本實施形態之字節同步器的構成例。 位元列輸出部5 08保持依據串列資料所獲得之並列資 料,由所保持之並列資料中,一面1位元1位元移位,一 面輸出所抽出之10位元(I位元)之位元列D[0:9]、 〇[1:1〇]〜〇[9.18](第1〜第乂位元列)。 更具體爲:由第3圖之歪斜失真調整電路所輸出之 1〇位元之並列資料被供應給位元列輸出部5 08所包含之 資料保持部5 1 0 ( 1 0位元之正反器)。資料保持部5 1 0之 輸出進而被輸入資料保持部520 (10位元之正反器),2 組之10位元並列資料被保持在資料保持部510以及520 。而且,19位元之並列資料由資料保持部510以及520 被取出,而供應給資料保持部5 3 0 ( 1 9位元之正反器)。 而且,1位元1位元錯開之1 0種的1 0位元之位元列 D[0:9]〜D[9:18]由資料保持部5 3 0被供應給檢測部541〜 5 5〇 (同步字符檢測部)與位元列選擇部590。 檢測部5 4 1〜5 5 0 (第1〜第Μ檢測部)檢測位元列 D[0:9]〜D[9: 18](第1〜第Μ位元列)是否與在遮沒區間被 傳送之同步字符1次或者複數次連續一致。而且,輸出對 應一致之位元列的檢測信號成爲主動之檢測信號DET〇〜 DET9(第1〜第Μ檢測信號)。 第26圖顯示檢測部5W〜5 50之構成例。各檢測部藉 由利用延遲正反器5 5 1,複數次並行進行9位元單位之檢 測。即在第1次(第1時序)之檢測中,關於9位元之資 料 D0〜D8,求取(DO XNOR D1 ) AND (D 1 EXOR D2) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -線 經濟部智慧財產局員工消費合作社印製 1221712 A7 B7 W8日修正 補允 五、發明説明(34 ) AND (D2 EXOR D3)…AND (D7 EXOR D8)之値,如該値爲 (請先閲讀背面之注意事項再填寫本頁) 「1」,判斷1 〇位元之位元列與同步字符一致。而且,檢 測部5 4 1〜5 5 0在2次(廣義爲複數次)檢測出所輸入之 位元列與同步字符之一致的情形,輸出「1」。另一方面 ,在無法連續2次(複數次)檢測所輸入之位元列與同步 字符一致之情形,輸出「〇」。 如此,如利用延遲正反器5 5 1,只需設置1組“同“ 閘5 5 2以及“異或“閘5 53〜5 59即可,不需要設置2組 之故,可以使電路小規模化。 由檢測部541〜5 5 0來之檢測信號DETO〜DET9被輸 入第25圖之選擇信號儲存部5 82。此選擇信號儲存部582 在檢測信號DET0〜DET9之其一爲「1」(主動)之情形 ,將檢測信號DET0〜DET9當成選擇信號SEL0〜SEL9儲 存。另一方面,檢測信號DET0〜DET9之其一不是「1」 之情形,原樣保持已經所儲存之選擇信號SEL0〜SEL9。 更具體爲:檢測信號DET0〜DET9被供應給OR閘 5 60與選擇器570。OR閘5 60求取檢測信號DE T0〜DE T9 之邏輯和,在DET0〜DET9之其一爲「1」時,輸出「1」 經濟部智慧財產局員工消費合作社印製 〇 連接在儲存部5 8 0 ( 1 0位元之正反器)之選擇器570 在OR閘5 60之輸出爲「1」之情形,選擇由檢測部541〜 5 5 0來之檢測信號DET0〜DET9而輸出,在「0」之情形, 選擇被儲存在儲存部5 8 0之選擇信號SEL0〜SEL9而輸出 。而且,由選擇器570所輸出之信號被儲存在儲存部580 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -37- 1221712 年月 補充 A7 B7 五、發明説明(35) 〇 位元列選擇部 5 90 (選擇器)接受位元歹11 D[0:9]〜D[9: 18]與選擇信號 SEL0〜SEL9,由位元列 D[0:9]〜D[9:18]之中,選擇對應之選擇信號成爲「1」( 主動)之位元列而輸出。例如,在SEL0=1時,選擇 D[0:9]、在 SEL1 = 1 時,選擇 D[1 : 10]、…SEL9 = 1 時,選 擇 D [ 9 : 1 8 ]。 如此本實施形態之字節同步器不以藉由桶型移位器之 移位操作,而是藉由位元列選擇部590之選擇操作’取出 位元列D[0:9]〜D[9:18]之其一。而且,將取出之位元列當 成字節同步資料(每10位元之資料單位),輸出後段之 頻道間同步器。 4.頻道間同步器 接著,說明本實施形態之頻道間同步器(資料同步電 路)。 由於存在於3個資料頻道間之歪斜失真,由字節同步 器所輸出之字節同步資料在3個資料頻道間,最大有可能 錯開1字節。頻道間同步器爲用於調整此種資料頻道間之 歪斜失真者。 在頻道間同步器中,與字節同步器相同,利用影像信 號之遮沒區間的同步字符,以檢測歪斜失真。在各資料頻 道中所發送之資料包含同步字符與被編碼之像素資料。如 依據DVI規格,在同步字符被傳送之遮沒區間中,資料 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -38- 1221712 戈r 〇8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(36) 起動信號(以下,也稱爲「DE信號」)成爲低準位(非 主動),在像素資料之傳送期間中,DE信號成爲高準位 (主動)(參考第2圖)。因此,依據DE信號之上升或 者下降之時序,可以檢測這些資料頻道間之歪斜失真。 習知上,利用:在某資料頻道(設爲頻道〇)之DE 信號上升時,檢測其它的資料頻道之DE信號,在其它之 資料頻道之其一中,如DE信號爲低準位,使頻道〇之 DE信號延遲之算法。 另一方面,在本實施形態中,將3頻道份之DE信號 輸入1個之保持部(正反器),觀測其之前後的變化,藉 由圖案匹配,決定使哪個頻道之資料延遲。 一面參考第2 7圖一面說明在本實施形態之頻道間同 步器所進行之圖案匹配。 關於各頻道之資料,使用在區別該資料是否爲像素資 料或是同步字符之資料起動信號(DE信號)在同步字符 被檢測出時,成爲「0」,在同步字符未被檢測出時,成 爲「1」。將關於3個之資料頻道的DE信號設爲DE0、 DEI、DE2。而且,在第1時序(第1基準時脈期間)中 所輸入者表示爲DE0(t。)〜DE2(t〇),將在接著之第2時序 (第2基準時脈期間)中所輸入者表示爲DE0(tl)〜DE2(tl) 〇 如第27圖般地,DEO(to)〜DE2(t〇)之中的某一者爲「〇 」,而且,ϋΕ0(Μ〜DE2(ti)之全部成爲「1」之狀態是相 當於最慢之頻道的DE信號上升之時序。 (請先閲讀背面之注意事項再填寫本頁) 衣. 、11 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39- 1221712 A7 B7 五、發明説明(37) 在情形A中,DEO(t。)〜DE2(t〇)之全部爲「0」之故, 知道3個頻道之DE信號的時序一致。在此情形,選擇信 號8〇、31、82全部輸出「〇」。藉由此,在各資料頻道 中’選擇沒有被延遲之資料。 在情形 B 中,DE0(t。)爲「1」,DEl(t。)與 DE2(t。)爲 ^ 0」之故,知道頻道〇之資料的時序快了。 在此種情形,選擇信號SO輸出「1」,選擇信號S i 與S2輸出「0」。藉由此,在頻道〇中,選擇被延遲之 資料,在頻道1與2中,選擇未被延遲之資料。以下相同 地,在情形C中,頻道1之資料被延遲,在情形D中, 頻道2之資料被延遲。 在情形 E 中,DE0(t。)爲「0」、DEl(t。)與 DE2(t〇)爲 「1」之故,知道頻道1與2之時序快了。在此情形,選 擇信號S0輸出「0」,選擇信號S1與S2輸出「1」。藉 由此,在頻道0中,選擇未被延遲之資料,在頻道1與2 中,選擇被延遲之資料。以下同樣地,在情形F中,頻 道0與2之資料被延遲,在情形G中,頻道〇與1之資 料被延遲。 第28圖是顯示本實施形態之頻道間同步器之構成例 ,第29圖顯示其之時序波形圖。 第28圖中,保持部600(正反器601、602、603)依 據時脈CLK依序保持關於各資料頻道之DE信號(第1〜 第L資料起動信號)。 選擇信號產生部608如第29圖之H1所示般地,在 用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 1X 7 2 2
------------------------j B7 五、發明説明(38 ) (請先閲讀背面之注意事項再填寫本頁) 弟1時序(t〇)所保持之信號DEO(t〇)〜DE2(t。)中之其一爲「 〇」(非主動),而且,如H2所示般地,以第2時序(M 所保持之信號DEO^)〜DESGO之全部爲「1」(主動)之 情形,如H3所示般地,將DEO(U)〜DE2(t〇)當成選擇信號 S〇〜S2(第1〜第L選擇信號)輸出。 更具體爲:在保持部600之輸出存在於第1時序(t〇) 所輸入之信號DEO(t〇)〜DE2(t〇),在保持部600之輸入存 在於接著之第2時序⑴)所輸入之信號ϋΕ0(η)〜DE2(td。 因此,藉由3輸入NAND閘610求取DEO(t〇)〜DE2(t〇) 之反轉邏輯積,而且,藉由3輸入 AND閘620求取 DE0(h)〜DE〗^)之邏輯積。而且,藉由 AND閘63 0,求 取NAND閘6 10之輸出與AND閘620之輸出的邏輯積。 而且,AND閘63 0之輸出一成爲「1」,選擇器 641〜643選擇DE0(t。)〜DE2(t。),正反器651〜6 53保持所 選擇之DEO(t〇)〜DE2(t〇)。藉由此,如第29圖之H3所示 般地,產生選擇信號S0〜S2。 經濟部智慧財產局員工消費合作社印製 資料延遲部6 60使頻道0〜2(第1〜第L頻道)之 資料中,選擇信號S0〜S2 (第1〜第L選擇信號)成爲1 1」(主動)之頻道的資料。 更具體爲:由第25圖之字節同步器所輸出之3個頻 道的字節同步資料分別被供應給資料延遲部663所包含之 正反器661〜663與選擇器671〜673之第1輸入。由正反 器661〜663所輸出之延遲資料分別被供應給選擇器671 〜673之第2輸入。選擇器 671〜67S依據選擇信號 -41 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221712
A7 B7 五、發明説明(39) SO〜S2,分別選擇未被延遲之資料與延遲資料之中的一方 。藉由此,如第2 9圖之H4所示般地,可以獲得頻道間 之歪斜失真被調整之頻道同步資料。 如此在本實施形態中,不每一頻道設置產生選擇信號 SO〜S3之5¾擇丨g號產生部608’對於3個頻道只設置1個 。藉由此,可以謀求電路之小規模化。 又,在本實施形態中,雖然檢測DE信號之上升的時 序,但是也可以檢測DE信號之下降時序。 又,本發明並不限定於本實施形態,在本發明之要旨 的範圍內,可以有種種之變形實施。 例如,說明書中之記載中,作爲廣義之用語(J位元 區間、第1〜第N個J位元區間、第1〜第N個轉換點 檢測信號、資料保持部等)被引用之用語(4位元區間、 第1〜第5個4位元區間、第1〜第5個轉換點檢測信號 、正反器等)在說明書中之其它的記載中,也可以置換爲 廣義之用語。 另外,本發明之歪斜失真調整電路、資料同步電路並 不限定於第3圖、第25圖、第28圖所示之構成,可以有 種種之變形實施。例如,可以省略第3圖、第2 5圖、第 28圖之構成要素之一部份,變更其之連接關係。或者, 也可以變更增要之位元寬等。 另外,在本實施形態中,在DVI規格之歪斜失真調 整手法和資料同步手法中,雖就適用本發明之情形而進行 說明,但是本發明並不限定於此。例如,.本發明也可以適 本紙涨尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 二9 _ ' (請先閱讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 1221712 經濟部智慧財產局員工消費合作社印製 J月08g修正五、發明説明(4〇 ) 用在依據與D VI規格相同之思想的規格和發展d VI之規 格的歪斜失真調整手法和資料同步手法。 圖面說明 第1圖是說明DVI規格之T.M.D. S連接之發送機、 接收器用之圖。 第2圖是說明DVI規格之T.M.D.S連接之信號傳送 用之圖。 弟3圖是藏不本貫施形態之歪斜失真調整電路的構成 例之圖。 第4圖是顯示相隔1個之EXOR型之轉換點檢測部之 構成例之圖。 第5圖是說明轉換點檢測部之動作用之圖。 第6圖是說明轉換點檢測部之動作用之圖。 第7圖是顯示轉換點檢測信號與串列資料之轉換點存 在之鍵係與應選擇之取樣相位的關係圖。 第8圖是顯示由同步字符所構成之1 0種的20位元之 圖。 第9圖是顯示由同步字符所構成之1 0種的20位元之 圖。 第10A圖、第10B圖是顯示AND方式之檢測信號產 生部與3以上之檢測信號產生部的構成例圖。 第1 1A圖、第1 1B圖是說明採用相隔1個之EXOR 型的轉換點檢測部之情形的轉換點推測手法之圖。 (請先閲讀背面之注意事項再填寫本頁) •"^衣· 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) _ 43 - 1221712私 7: 〇8 A7 B7 五、發明説明(41) 第12A圖、第12B圖是說明在至少2區間份的轉換 點檢測信號顯示相同結果之情形,依據該轉換點檢測信號 而推測轉換點之手法之圖。 (請先閲讀背面之注意事項再填寫本頁) 第1 3圖是顯示判定部的構成例之圖。 第14圖是顯示2 of 5檢測部(同步字符檢測部)之 構成例之圖。 第1 5圖是顯示濾波器部之構成例圖。 第16A圖、第16B圖是顯示相位選擇信號產生部之 構成例與其之真値表之圖。 第1 7圖是顯示狀態機器之構成例(狀態轉換圖)之 圖。 第1 8圖是說明狀態機器之動作用之圖。 第1 9圖是顯示狀態機器之其它的構成例(狀態轉換 圖)之圖。 第20圖是顯示資料復原部之構成例之圖。 第2 1圖是顯示鄰接EX0R型之轉換點檢測部之構成 例之圖。 經濟部智慧財產局員工消費合作社印製 第22A圖、第22B圖是說明在採用鄰接EX0R型之 轉換點檢測部之情形的轉換點推測手法之圖。 第23圖是顯示採用鄰接EX0R型之轉換點檢測部之 情形的判定部的構成例之圖。 第24A圖、第24B圖是顯示習知例的歪斜失真調整 電路之構成圖。 第2 5圖是顯示本實施形態之字節同步器的構成例之 -44- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221112 A7 B7 五、發明説明(42) 圖。 第26圖是顯示檢測部之構成例圖。 第27圖是說明在本實施形態的頻道間同步器所進行 之圖案匹配之圖。 第28圖是顯示本實施形態之頻道間同步器的構成例 之圖。 第29圖是說明頻道間同步器之動作用之時序波形圖 〇 圖號說明 100 : PLL 電路, 200 :過度取樣部, 3 00 :取樣點選擇部, 3 0 1〜3 1 2 : “異或“閘, 3 20 :資料保持部, 3 3 0 :轉換點檢測部, 3 3 2、3 3 4、3 3 6 :檢測信號產生部, 341〜345:保持部, 3 5 0 :資料保持部, 3 60 :判定部, 36 1〜3 63 : 2 of 5檢測部, 3 64、3 68 :濾波器部, 3 66 :相位選擇信號產生部, 3 70 :狀態機器, (請先閱讀背面之注意事項再填寫本頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 45 1221712^ Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(43 ) 4〇〇 :資料復原部, 4 1 〇 :資料保持部, 421〜424 :選擇器, 43 1- 43 5 :保持部, 440 :資料保持部, 450 :選擇器, 5 08 :位元列輸出部, 5 1 0、5 2 0、5 3 0 :資料保持部, 541〜5 5 0 :檢測部, 5 60 : OR 聞, 5 70 :選擇器, 5 80 :儲存部, 5 82 :選擇信號儲存部, 5 90 :位元列選擇部, 600 :保持部, 601 〜603、651 〜653、661 〜663:正反器 610 : NAND 閘, 620、63 0 : AND 聞, 641〜643、671〜673:選擇器 (請先閲讀背面之注意事項再填寫本頁) 、1Τ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 46

Claims (1)

  1. mrm— 「讲 修正補充 A8 B8 C8 D8 六、申請專利範圍 1 1.一種歪斜失真調整電路’其特徵爲包含: (請先閱讀背面之注意事項再填寫本頁) 接受過度取樣串列資料所獲得之過度樣本資料,進行 過度樣本資料之比較處理,依據比較結果來推測串列資料 之轉換點,輸出由過度取樣點中選擇串列資料之取樣點用 的選擇信號之取樣點選擇部;及 接受過度樣本資料與前述選擇信號,將前述選擇信號 所選擇之取樣點的過度樣本資料當成串列資料的樣本資料 予以輸出之資料復原部; 前述取樣點選擇部,係以串列資料之J位元區間單位 進行過度樣本資料的比較處理,保持第1〜第N個J位元 區間的比較處理所個別獲得之第1〜第N個轉換點檢測信 號,在所保持之第1〜第N個轉換點檢測信號之中若有至 少2區間份的轉換點檢測信號顯示相同結果之情形下,則 依據顯示相同結果之轉換點檢測信號來推測串列資料的轉 換點。 2 _如申請專利範圍第1項記載之歪斜失真調整電路 ,其中只依據在遮沒區間所被傳送之同步字符進行歪斜.$ 經濟部智慧財產局員工消費合作社印製 真調整。 3 ·如申請專利範圍第1項記載之歪斜失真調整電路 ,其中前述串列資料在像素資料被傳送之期間,爲其之轉 換被最小化之資料, 在同步字符被傳送之遮沒區間,在前述第1〜第N 個J位元區間之中的至少2處的J位元區間中,·則爲全部 轉換圖案出現之資料。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -47- 1221712 ^ 7.08 A8 B8 C8 D8 六、申請專利範圍 2 4 ·如申請專利範圍第1項至第3項中任一項所記載 之歪斜失真調整電路.,其中前述取樣點選擇部包含: (請先閱讀背面之注意事項再填寫本頁) 保持過度樣本資料之資料保持部;及 以串列資料之j位元區間單位進行過度樣本資料之比 較處理而輸出轉換點檢測信號之轉換點檢測部;及 保持在串列資料之第1〜第N個J位元區間之比較處 理所獲得的第1〜第N個轉換點檢測信號,在所保持之第 1〜第N個轉換點檢測信號之中至少2區間份之轉換點檢 測信號顯示相同結果之情形下'則依據顯示相同結果之轉 換點檢測信號來推測串列資料之轉換點,並輸出取樣點的 相位選擇信號之轉換點推測部;及 具有對應複數的取樣點之複數的狀態,依據前述相位 選擇信號使狀態轉換,輸出對應現在的狀態之取樣點的選 擇信號之狀態機器。 5 ·如申請專利範圍第4項記載之歪斜失真調整電路 ,其中前述狀態機器至少具有4個之狀態。 6.—種歪斜失真調整電路,其特徵爲包含: 經濟部智慧財產局員工消費合作社印製 接受過度取樣串列資料所獲得之過度樣本資料,進行 過度樣本資料之比較處理,依據比較結果來推測串列資料 之轉換點,輸出由過度取樣點之中選擇串列資料的取樣點 用之選擇信號的取樣點選擇部;及 接受過度樣本資料與前述選擇信號,將前述選擇信號 所選擇之取樣點的過度樣本資料當成串列資料的·樣本資料 予以輸出之資料復原部; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221712 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 條正丨 補充I 六、申請專利範圍 3 以在遮沒區間所傳送之特定數位元之串列資料之中’ J位元區間之全部轉換圖案至少2個被檢測出爲條件,進 行歪斜失真調整。 7.—種歪斜失真調整電路,其特徵爲包含: 接受過度取樣串列資料所獲得之過度樣本資料’進行 過度樣本資料之比較處理,依據比較結果來推測串列資料 之轉換點,輸出由過度取樣點之中選擇串列資料之取樣點 用之選擇信號的取樣點選擇部;及 接受過度樣本資料與前述選擇信號,將前述選擇信號 所選擇之取樣點的過度樣本資料當成串列資料之樣本資料 予以輸出之資料復原部; 前述取樣點選擇部,係進行每隔1樣本之特定數組之 過度樣本資料之比較處理,依據比較結果來推測串列資料 之轉換點。 8 ·如申請專利範圍第7項記載之歪斜失真調整電路 ,其中前述取樣點選擇部,係包含求得每隔1樣本之特定 數組之過度樣本資料之“異或“邏輯和(exclusive logic sum)之特定數的“異或“聞(exclusive〇R gate)。 9 · 一種資料同步電路,是針對檢測資料之字符疆界 ,抽出以字符疆界所區分之位元列而予以輸出之資料同步 電路,其特徵爲包含: 保持依據串列資料所獲得之並列資料,輸出由所保持 之並列資料之中,一面1位元1位元移位而一面·抽出之I 位元的第1〜第Μ個位元列之位元列輸出部;及 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    -49 - mnrr 年月曰 修正補充 A8 B8 C8 D8 六、申請專利範圍 4 檢測第1〜第Μ個位元列在遮沒區間所傳送之同步字 符中是否1次或者複數次連續一致,輸出對應一致的位元 列之檢測信號成爲主動(active )之第1〜第Μ個檢測信 號之第1〜第Μ個檢測部;及 在第1〜第Μ個檢測信號之中任一個成爲主動之情形 ,將第1〜第Μ個檢測信號當成第1〜第Μ個選擇信號而 加以儲存,在第1〜第Μ個檢測信號之中任一個都不是主 動之情形,將已經儲存之第1〜第Μ個選擇信號原樣加以 保持之選擇信號儲存部;及’ 接受第1〜第Μ個位元列與第1〜第Μ個選擇信號, 由第1〜第Μ個位元列之中,選擇對應之選擇信號成爲主 動之位元列並予以輸出的位元列選擇部。 1 〇 ·如申請專利範圍第9項記載之資料同步電路, 其中前述第1〜第Μ個檢測部,係利用延遲正反器和“異 或“閘和“同“閘(exclusive NOR gate )以檢測第1〜 第Μ之位元列是否與前述同步字符一致。 1 1 · 一種資料同步電路,是針對取得第1〜第L個 串列資料被傳送之第1〜第L個頻道間之同步的資料同步 電路,其特徵爲包含: 保持在像素資料之傳送期間中成爲主動,在傳送同步 字符之遮沒區間中成爲非主動之第1〜第L資料起動信號 之保持部;及 在第1時序所保持之第1〜第L資料起動信·號之中任 一者爲非主動,而且,在接續於第1時序之第2時序所保 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -50- 1221712 A8 B8 C8 D8 々、申請專利範圍 5 (請先聞讀背面之注意事項再填寫本頁) 持之第1〜第L資料起動信號的全部爲主動之情形下,將 在第1時序所保持之第1〜第L資料起動信號當成第1〜 第L選擇信號予以輸出之選擇信號產生部;及 使在第1〜第L頻道之資料中,第1〜第L選擇信號 成爲主動之頻道的資料延遲之資料延遲部。 1 2 _ —種歪斜失真調整方法,是針對接受過度取樣 串列資料所獲得之過度樣本資料,進行過度樣本資料之比 較處理,依據比較結果來推測串列資料之轉換點,由過度 取樣點中選擇串列資料之取樣點,將所選擇之取樣點的過 度樣本資料當成樣本資料之樣本資料輸出之歪斜失真調整 方法,其特徵爲: 以串列資料之J位元區間單位進行過度樣本資料的比 較處理,在第1〜第N個J位元區間的比較處理所個別獲 得之第1〜第N個轉換點檢測信號之中,至少2區間份的 轉換點檢測信號顯示相同結果之情形下,依據顯示相同結 果之轉換點檢測信號來推測串列資料的轉換點。 經濟部智慧財產局員工消費合作社印製 1 3 .如申請專利範圍第1 2項記載之歪斜失真調整 方法,其中只依據在遮沒區間所被傳送之同步字符以進行 歪斜失真調整。 1 4 .如申請專利範圍第1 2項記載之歪斜失真調整 方法,其中前述串列資料, 在像素資料被傳送之期間,爲其之轉換被最小化之資 料, - 在同步字符被傳送之遮沒區間,在前述第1〜第N 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 122 2 08 A8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 Γ、申請專利範圍 6 個J位元區間之中的至少2處的J位元區間中則爲全部轉 換圖案出現之資料。. 1 5 _如申請專利範圍第1 2項至第1 4項中任一項 所記載之歪斜失真調整方法,其中保持過度樣本資料, 以串列資料之j位元區間進行過度樣本資料之比較處 理,輸出轉換點檢測信號, 保持在串列資料之第1〜第N個J位元區間的比較處 理所獲得之第1〜第N個轉換點檢測信號,在所保持之第 1〜第N個轉換點檢測信號之中,至少2區間份之轉換點 檢測信號顯示相同結果之情形下,則依據顯示相同結果之 轉換點檢測信號來推測串列資料之轉換點,並輸出取樣點 之相位的選擇信號, 使具有對應複數的取樣點之複數的狀態之狀態機器 的狀態依據前述相位選擇信號而轉換,選擇對應現在的狀 態之取樣點。 1 6 .如申請專利範圍第1 5項記載之歪斜失真調整 方法,其中前述狀態機器具有至少4個狀態。 1 7 · —種歪斜失真調整方法,是針對進行過度取樣 串列資料所獲得之過度樣本資料之比較處理,依據比較結 果來推測串列資料之轉換點,由過度取樣點之中,選擇串 列資料之取樣點,將所選擇之取樣點之過度樣本資料當成 串列資料之樣本資料予以輸出之歪斜失真調整方法,其特 徵爲: · 以在遮沒區間中所被傳送之特定數的位元的串列資料 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂
    本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 122 ΠΤΤ % 修正 J補充 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 7 之中,J位元區間之全部轉換圖案至少被檢測出2個爲條 件,進行歪斜失真調整。 1 8 . —種歪斜失真調整方法,是針對進行過度取樣 串列資料所獲得之過度樣本資料之比較處理,依據比較結 果來推測串列資料之轉換點,由過度取樣點之中,選擇串 列資料之取樣點,將所選擇之取樣點之過度樣本資料當成 串列資料之樣本資料輸出之歪斜失真調整方法,其特徵爲 進行相隔1樣本之特定數組的過度樣本資料之比較處 理,依據比較結果來推測串列資料之轉換點。 1 9 ·如申請專利範圍第1 8項記載之歪斜失真調整 方法,其中藉由求取相隔1樣本之特定數組之過度樣本資 料之“異或“邏輯和之特定數的“異或“閘,而進行前述 比較處理。 2 0 . —種資料同步方法,是針對檢測資料之字符疆 界,抽出以字符疆界被區分之位元列而加以輸出之資料同 步方法,其特徵爲: 保持依據串列資料所獲得之並列資料,輸出由所保持 之並列資料之中,一面1位元1位元移位一面所抽出之I 位元的第1〜第Μ個位元列, 檢測第1〜第Μ個位元列與在遮沒區間所被傳送之同 步字符是否1次或者複數次連續一致,輸出對應一致之位 元列的檢測信號成爲主動之第1〜第Μ個檢測信.號, 在第1〜第Μ個檢測信號之中任一個成爲主動之情形 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
    -53- 1221712 1祕It Α8 Β8 C8 D8 六、 申請專利範圍 8 將 第 1 第 Μ 個 檢 測 信 號 當 成 第 1 第 Μ 個 選 擇 信 號 加 以 儲 存 5 第 1 第 Μ 個 檢 測 信 號 之 中 任 一 個 都 不 是 主 動 之 情 形 , 原 樣 保 持 已 經 儲 存 之 第 1 第 Μ 個 選 擇 信 號 , 依 據 第 1 第 Μ 個 位 元 列 與 第 1 第 Μ 個 選 擇 信 號 , 由 第 1 第 Μ 個 位 元 列 之 中 選 擇 對 應 之 選 擇 信 號 成 爲 主 動 之 位 元 列 而 加 以 輸 出 〇 2 1 • 如 串 三主 專 利 範 圍 第 2 0 項 記 載 之 資 料 同 步 方 法 , 其 中 利 用 延 遲‘ 正 反 器 和 “ 異 或 “ 閘 和 “ 同 “ 閘 以 檢 測 第 1 第 Μ 個 位 元 列 是 否 與 刖 述 同 步 字 符 一 致 〇 2 2 • 一 種 資 料 同 步 方 法 5 是 針 對 取 得 第 1 第 L 個 串 列 資 料 被 傳 送 之 第 1 第 L 個 頻 道 間 之 同 步 的 資 料 同 步 方 法 其特 徵 爲 : 保 持在 像 素 資 料 之 傳 送 期 間 中 成 爲 主 動 在 傳 送 同 步 字 符 之 遮 沒 區 間 中 成 爲 非 主 動 之 第 1 第 L 個 資 料起 動 信 號 在 第 1 時 序 所保 持 之 第 1 第 L 個 資 料起 動 信 號 之 中 的 任 一 個 爲 非 主 動 , 而 且 在 接 續 於 第 1 時序 之 第 2時 序 所保 持 之 第 1 第 L 個 資 料起 動 信 號 之 全 部 爲 主 動 之 情 形 經 濟 部 > 將 在 第 1 時 序所保 持 之 第 1 第 L 個 資 料 起 動 信 號 當 成 智 慧 財 第 1 第 L 個 選 擇 信 號 輸 出 , 產 局 g 在 第 1 第 L 個 頻 道 之 資 料 中 , 使 第 1 第 L 個 選 擇 工 消 信 號 成 爲 主 動 之 頻 道 的 資 料 延 遲 〇 費 合 作 社 印 製 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家摞準(CNS ) A4規格(21 OX297公釐) 54- 1221712 第91110262號專利申請案 中文圖式修正頁 民國9?年7月8日修正 私7-0S修 年月日! 第2 熄滅期間. DE BLU[7:0] X BLU[7:0;| "X HSYNC,VSYNC X" 輸入訊息流 T.M.D.S.連接 復原訊息流< GRN[7:0] ~X"::: >Γ RED[7:〇3 一XI: X" CTLO.CTL1 X X GRN[7:0] RED[7:0] CTL2.CTL3 X 頻道◦ 巳LU X HSYNC,VSYNC BLU 頻道1 GRN CTLO,CTL1 GRN 頻道2 RED X CTL2.CTL3 X RED V_ -- / 同步字符傳送 sc〇0=0010101011=0〇' SC01=1101010100=01 SC10=0010101010=10 SC11=1101010101=11 DE BLU[7:0] X BLU[7:0] HSYNC,VSYNC GRN[7:0] X "X GRN[7:0] CTLO,CTL1 RED[7:0] X RED[7:0] CTL2.CTL3
TW091110262A 2001-11-15 2002-05-16 Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method TWI221712B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001350453 2001-11-15
JP2002062313A JP3671920B2 (ja) 2001-11-15 2002-03-07 スキュー調整回路及びスキュー調整方法

Publications (1)

Publication Number Publication Date
TWI221712B true TWI221712B (en) 2004-10-01

Family

ID=26624536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110262A TWI221712B (en) 2001-11-15 2002-05-16 Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method

Country Status (6)

Country Link
US (1) US7340655B2 (zh)
EP (1) EP1313257A1 (zh)
JP (1) JP3671920B2 (zh)
KR (1) KR100563160B1 (zh)
CN (1) CN1307504C (zh)
TW (1) TWI221712B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404012B (zh) * 2009-07-01 2013-08-01 Mstar Semiconductor Inc 顯示控制器及其影像信號傳送方法與系統

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854883B2 (ja) 2002-03-22 2006-12-06 株式会社リコー ビット同期回路及び半導体装置
TWI298223B (en) * 2002-11-04 2008-06-21 Mstar Semiconductor Inc Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
US7198197B2 (en) * 2002-11-05 2007-04-03 Rambus, Inc. Method and apparatus for data acquisition
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3891185B2 (ja) 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
US7171321B2 (en) 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
US7543172B2 (en) 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
CN101088244A (zh) 2004-12-23 2007-12-12 皇家飞利浦电子股份有限公司 用于接收和/或用于解码数据信号的接口电路及方法
JP4498954B2 (ja) * 2005-03-04 2010-07-07 日本電信電話株式会社 位相検出回路
US7688672B2 (en) * 2005-03-14 2010-03-30 Rambus Inc. Self-timed interface for strobe-based systems
US7436919B2 (en) 2005-04-01 2008-10-14 Freescale Semiconductor, Inc. Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US7936793B2 (en) * 2005-04-01 2011-05-03 Freescale Semiconductor, Inc. Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface
JP4920225B2 (ja) * 2005-09-26 2012-04-18 ローム株式会社 データ再生回路、およびそれを搭載した電子機器
US8121237B2 (en) 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
JP5061498B2 (ja) 2006-04-28 2012-10-31 富士通株式会社 ジッタ補正方法及び回路
KR100780952B1 (ko) * 2006-06-27 2007-12-03 삼성전자주식회사 디스큐 장치 및 방법, 그리고 이를 이용한 데이터 수신장치및 방법
US7450039B2 (en) 2006-07-05 2008-11-11 Silicon Library Inc. Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein
US7587650B2 (en) * 2006-12-08 2009-09-08 Intel Corporation Clock jitter detector
US8237773B2 (en) * 2007-04-20 2012-08-07 Sony Corporation Communication system and method, sending apparatus and method, receiving apparatus and method, and program
WO2009069244A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 送信方法および送信装置
US8139697B2 (en) * 2008-01-29 2012-03-20 United Microelectronics Corp. Sampling method and data recovery circuit using the same
US8219846B2 (en) * 2008-05-20 2012-07-10 Xilinx, Inc. Circuit for and method of receiving video data
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US8281065B2 (en) * 2009-09-01 2012-10-02 Apple Inc. Systems and methods for determining the status of memory locations in a non-volatile memory
WO2011043398A1 (ja) 2009-10-09 2011-04-14 三菱電機株式会社 差動符号光送受信装置
KR101076109B1 (ko) 2010-08-10 2011-10-21 세종대학교산학협력단 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
TWI423588B (zh) 2010-12-23 2014-01-11 Ind Tech Res Inst 位準變遷判斷電路及其方法
TWI406504B (zh) * 2010-12-30 2013-08-21 Sunplus Technology Co Ltd 利用過取樣的資料回復裝置及其方法
TWI487302B (zh) * 2011-10-12 2015-06-01 Raydium Semiconductor Corp 串列資料流的取樣時脈選擇方法
JP5799320B1 (ja) * 2014-03-31 2015-10-21 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
JP5883101B1 (ja) * 2014-09-29 2016-03-09 ファナック株式会社 データ再生回路
CN105893291B (zh) * 2014-11-18 2020-06-09 刘伯安 一种异步接收串行数据的方法及装置
KR101729864B1 (ko) * 2015-11-25 2017-04-24 주식회사 긱옵틱스테라스퀘어코리아 고속 데이터의 신호 검출을 위한 신호 검출기 및 그 방법
WO2018225533A1 (ja) 2017-06-09 2018-12-13 ソニーセミコンダクタソリューションズ株式会社 送信装置、受信装置、制御方法、プログラム、および送受信システム
CN113891448B (zh) * 2021-09-15 2024-02-27 国网福建省电力有限公司福州供电公司 一种自组网通信方法及终端

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744533B2 (ja) 1985-12-30 1995-05-15 株式会社富士通ゼネラル デ−タ抜取クロツク発生回路
EP0520127A1 (en) * 1991-06-28 1992-12-30 ALCATEL BELL Naamloze Vennootschap Digital synchronizing arrangement using a tuned tapped delay line
US5712884A (en) * 1995-03-31 1998-01-27 Samsung Electronics Co., Ltd. Data receiving method and circuit of digital communication system
US5905769A (en) * 1996-05-07 1999-05-18 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
CA2365608C (en) * 1996-05-07 2005-06-14 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
JP3438529B2 (ja) 1997-05-22 2003-08-18 三菱電機株式会社 ビット同期方式
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
JP2000174736A (ja) 1998-12-08 2000-06-23 Sharp Corp ビット同期回路
US6735710B1 (en) * 1999-09-09 2004-05-11 Matsushita Electric Industrial Co., Ltd. Clock extraction device
US6498824B1 (en) * 1999-09-27 2002-12-24 Intel Corporation Phase control signals for clock recovery circuits
KR100346837B1 (ko) 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
US6907552B2 (en) * 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404012B (zh) * 2009-07-01 2013-08-01 Mstar Semiconductor Inc 顯示控制器及其影像信號傳送方法與系統

Also Published As

Publication number Publication date
JP3671920B2 (ja) 2005-07-13
KR100563160B1 (ko) 2006-03-22
CN1307504C (zh) 2007-03-28
JP2003218843A (ja) 2003-07-31
CN1420406A (zh) 2003-05-28
US7340655B2 (en) 2008-03-04
KR20030040002A (ko) 2003-05-22
US20030091136A1 (en) 2003-05-15
EP1313257A1 (en) 2003-05-21

Similar Documents

Publication Publication Date Title
TWI221712B (en) Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
CN102377991B (zh) 用于“lvds”型链接的发送和接收视频数字信号的系统
TW201017618A (en) Display driving system using single level signaling with embedded clock signal
KR101266067B1 (ko) 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
US6954491B1 (en) Methods and systems for sending side-channel data during data inactive period
CN110677230B (zh) 时钟恢复装置和源极驱动器
US20200145181A1 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
US7102629B2 (en) System and method for digital video signal transmission
EP0781054B1 (en) Method of encoding and decoding for data transmission
KR101770938B1 (ko) 송신 장치, 수신 장치 및 송수신 시스템
JP2018148275A (ja) 画像伝送システムの受信装置及び受信装置の作動方法
US10943560B2 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
CN108495070B (zh) 实现数字视频单像素输入输出多像素处理的方法及装置
KR101930532B1 (ko) 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로
JP4781688B2 (ja) 映像信号伝送方法及び映像信号伝送装置
TWI244612B (en) Structures and methods for capturing data from data bit streams
Oh et al. 31.4: A 3.4 Gbps/lane Low Overhead Clock Embedded Intra‐panel Interface for High Resolution and Large‐Sized TFT‐LCDs
US20040153936A1 (en) Data recovery circuit and method and data receiving system using the same
US20140348280A1 (en) Clock-embedded serial data transmission system and clock recovery method
JP3110387B2 (ja) マルチフレーム同期検出装置
TW444482B (en) Clock recovery circuit
JP2021087052A (ja) 通信システム、及び通信システムにおける制御方法
JPS61131655A (ja) サ−ビス符号插入制御方式
KR20010073972A (ko) 디지털 티브이의 수평동기 신호 검출장치
JP2017005588A (ja) 表示制御装置及び表示制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees