JP4781688B2 - 映像信号伝送方法及び映像信号伝送装置 - Google Patents
映像信号伝送方法及び映像信号伝送装置 Download PDFInfo
- Publication number
- JP4781688B2 JP4781688B2 JP2005039113A JP2005039113A JP4781688B2 JP 4781688 B2 JP4781688 B2 JP 4781688B2 JP 2005039113 A JP2005039113 A JP 2005039113A JP 2005039113 A JP2005039113 A JP 2005039113A JP 4781688 B2 JP4781688 B2 JP 4781688B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- video signal
- converting
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Small-Scale Networks (AREA)
Description
任意のビット幅を有する複数の並列信号データを第1のクロックに同期した並列信号データにそれぞれ変換する工程、前記第1のクロックに同期した並列信号データを所定のビット幅の並列信号データにそれぞれ変換する工程、及び前記所定のビット幅に変換された並列信号データをそれぞれ直列信号データに変換する工程、を有する送信ステップと、
前記直列信号データを受信して前記所定のビット幅の並列信号データにそれぞれ復元する工程、前記所定のビット幅に復元された並列信号データを前記任意のビット幅を有する複数の並列信号データにそれぞれ復元する工程、及び前記任意のビット幅に復元された並列信号データをそれぞれ所定のクロックに同期した信号にそれぞれ変換する工程、を有する受信ステップと、
同じ基準クロックを分配して出力する基準クロック発生ステップと
を備え、
前記送信ステップ及び前記受信ステップのそれぞれにおけるデータ処理を、前記基準クロックに同期して行うものである。
任意の並列ビット幅を有する複数の並列信号データを第1のクロックに同期した並列信号データにそれぞれ変換する第1のレートの変換手段、前記第1のクロックに同期した並列信号データを所定のビット幅の並列信号データにそれぞれ変換するビット幅変換手段、及び前記所定のビット幅に変換された並列信号データをそれぞれ直列信号データに変換するパラレル/シリアル変換手段、を有する送信手段と、
前記直列信号データを受信して前記所定のビット幅の並列信号データにそれぞれ復元するシリアル/パラレル変換手段、前記所定のビット幅に復元された並列信号データを前記任意のビット幅を有する複数の並列信号データにそれぞれ復元するビット幅復元手段、及び前記任意のビット幅に復元された並列信号データをそれぞれ所定のクロックに同期した信号にそれぞれ変換する第2のレート変換手段、を有する受信手段と、
同じ基準クロックを分配して出力する基準クロック発生部と
を備え、
前記送信手段及び前記受信手段のそれぞれにおけるデータ処理を前記基準クロックに同期して行うものである。
先ず、SERDES技術を利用した映像信号伝送装置の概要について説明する。パーソナルコンピュータ(PC)のビデオカード等から出力されるアナログRGB映像信号をAD変換した場合、通常、RGBそれぞれの映像信号を8ビット(すなわち、8ビット×3=24ビット)に変換することが一般的となっている。しかし、SERDES技術を用いて最も効率よく映像信号を伝送するためには、8ビット×4(=32ビット)に変換する必要があり、送信側では8ビット×3(=24ビット)から8ビット×4(=32ビット)への変換、すなわち、24−32変換が必要となる。また、受信側では8ビット×4(=32ビット)から8ビット×3(=24ビット)への変換、すなわち、32−24変換が必要となる。
次に、図11を用いて実施の形態2について説明する。図11は、本発明の実施の形態2に係る映像信号伝送装置の構成を概略的に示すブロック図である。
Claims (9)
- 任意のビット幅を有する複数の並列信号データを第1のクロックに同期した並列信号データにそれぞれ変換する工程、前記第1のクロックに同期した並列信号データを所定のビット幅の並列信号データにそれぞれ変換する工程、及び前記所定のビット幅に変換された並列信号データをそれぞれ直列信号データに変換する工程、を有する送信ステップと、
前記直列信号データを受信して前記所定のビット幅の並列信号データにそれぞれ復元する工程、前記所定のビット幅に復元された並列信号データを前記任意のビット幅を有する複数の並列信号データにそれぞれ復元する工程、及び前記任意のビット幅に復元された並列信号データをそれぞれ所定のクロックに同期した信号にそれぞれ変換する工程、を有する受信ステップと、
同じ基準クロックを分配して出力する基準クロック発生ステップと
を備え、
前記送信ステップ及び前記受信ステップのそれぞれにおけるデータ処理を、前記基準クロックに同期して行う
ことを特徴とする映像信号伝送方法。 - 前記送信ステップにおいて変換された前記直列信号データを所定の制御信号により選択的に切換えて送信し、該選択的に切換えて送信された直列信号データを、前記受信ステップにおいて受信させる信号切換工程を更に備えたことを特徴とする請求項1に記載の映像信号伝送方法。
- 任意の並列ビット幅を有する複数の並列信号データを第1のクロックに同期した並列信号データにそれぞれ変換する第1のレートの変換手段、前記第1のクロックに同期した並列信号データを所定のビット幅の並列信号データにそれぞれ変換するビット幅変換手段、及び前記所定のビット幅に変換された並列信号データをそれぞれ直列信号データに変換するパラレル/シリアル変換手段、を有する送信手段と、
前記直列信号データを受信して前記所定のビット幅の並列信号データにそれぞれ復元するシリアル/パラレル変換手段、前記所定のビット幅に復元された並列信号データを前記任意のビット幅を有する複数の並列信号データにそれぞれ復元するビット幅復元手段、及び前記任意のビット幅に復元された並列信号データをそれぞれ所定のクロックに同期した信号にそれぞれ変換する第2のレート変換手段、を有する受信手段と、
同じ基準クロックを分配して出力する基準クロック発生部と
を備え、
前記送信手段及び前記受信手段のそれぞれにおけるデータ処理を前記基準クロックに同期して行う
ことを特徴とする映像信号伝送装置。 - 前記送信手段から出力される直列信号を所定の制御信号により選択的に切換えて前記受信手段に出力する信号切換手段を更に備えたことを特徴とする請求項3に記載の映像信号伝送装置。
- 入力された映像信号をSERDES技術によりシリアル信号に変換して送信する送信手段と、
前記シリアル信号を受信してSERDES技術により元の映像信号に復元する受信手段と、
基準クロックを発生する基準クロック発生手段とを有し、
前記送信手段が、
前記基準クロックに同期して、第1のクロックを発生する第1のクロック発生手段と、
前記送信手段に入力された映像信号のドットクロックを前記第1のクロックに変換するレート変換手段と、
同期信号を特殊コードとして前記レート変換手段から出力された映像信号の有効映像信号外に挿入する同期信号符号化手段と、
前記同期信号符号化手段から出力された映像信号とこの映像信号に挿入された同期信号とを前記シリアル信号に変換して送信するSERDES符号化手段とを有し、
前記受信手段が、
前記基準クロックに同期して、前記第1のクロックと同じ周波数の第2のクロックを発生させる第2のクロック発生手段と、
前記送信手段から送信された前記映像信号とこの映像信号に挿入された同期信号とを受信してパラレル信号に変換するSERDES復号手段と、
前記SERDES復号手段から出力された前記パラレル信号に含まれる前記同期信号を復号する同期信号復号手段と、
前記第2のクロックをドットクロックにして前記パラレル信号から前記元の映像信号を復元する復元手段とを有する
ことを特徴とすることを特徴とする映像信号伝送装置。 - 入力された映像信号をSERDES技術によりシリアル信号に変換して送信する送信手段と、
前記シリアル信号を受信してSERDES技術により元の映像信号に復元する受信手段と、
基準クロックを発生する基準クロック発生手段とを有し、
前記送信手段が、
前記基準クロックに同期して、第1のクロックを発生する第1のクロック発生手段と、
前記第1のクロックのm/n倍(m、nは整数)の周波数の第2のクロックを発生する第2のクロック発生手段と、
前記送信手段に入力された映像信号のドットクロックを前記第1のクロックに変換する第1のレート変換手段と、
前記第1のレート変換手段の出力ビット幅をn/m倍に変換する第1のビット幅変換手段と、
前記第1のビット幅変換手段から出力される映像信号を、前記第2のクロックにレート変換する第2のレート変換手段と、
同期信号を特殊コードとして前記第2のレート変換手段から出力された映像信号の有効映像信号外に挿入する同期信号符号化手段と、
前記同期信号符号化手段から出力された映像信号とこの映像信号に挿入された同期信号とを前記シリアル信号に変換して送信するSERDES符号化手段とを有し、
前記受信手段が、
前記基準クロックに同期して、前記第1のクロックと同じ周波数の第3のクロックを発生させる第3のクロック発生手段と、
前記第3のクロックの周波数のm/n倍の周波数を持ち、前記第2のクロックと同じ周波数の第4のクロックを発生させる第4のクロック発生手段と、
前記送信手段から送信された前記映像信号とこの映像信号に挿入された同期信号とを受信してパラレル信号に変換するSERDES復号手段と、
前記SERDES復号手段から出力された前記パラレル信号に含まれる前記同期信号を復号する同期信号復号手段と、
前記同期信号復号手段から出力された映像信号のドットクロックを、前記第4のクロックから前記第3のクロックにレート変換する第3のレート変換手段と、
前記第3のレート変換手段の出力ビット幅をm/n倍に変換する第2のビット幅変換手段と、
前記第3のクロックをドットクロックにして第2のビット幅変換手段から出力される前記パラレル信号から前記元の映像信号を復元する復元手段とを有する
ことを特徴とする映像信号伝送装置。 - 入力された映像信号をSERDES技術によりシリアル信号に変換して送信する送信手段と、
前記シリアル信号を受信してSERDES技術により元の映像信号に復元する受信手段と、
基準クロックを発生する基準クロック発生手段とを有し、
前記送信手段が、
前記基準クロックに同期して、第1のクロックを発生する第1のクロック発生手段と、
複数の画像送信処理手段と、
前記画像送信処理手段から出力された映像信号とこの映像信号に挿入された同期信号とを前記シリアル信号に変換して送信するSERDES符号化手段とを有し、
前記画像送信処理手段のそれぞれが、
前記送信手段に入力された映像信号のドットクロックを前記第1のクロックに変換するレート変換手段と、
同期信号を特殊コードとして前記レート変換手段から出力された映像信号の有効映像信号外に挿入して、前記SERDES符号化手段に出力する同期信号符号化手段とを有し、
前記受信手段が、
前記基準クロックに同期して、前記第1のクロックと同じ周波数の第2のクロックを発生させる第2のクロック発生手段と、
前記送信手段から送信された前記映像信号とこの映像信号に挿入された同期信号とを受信してパラレル信号に変換するSERDES復号手段と、
前記複数の画像受信処理手段とを有し、
前記画像受信処理手段のそれぞれが、
前記SERDES復号手段から出力された前記パラレル信号に含まれる前記同期信号を復号する同期信号復号手段と、
前記第2のクロックをドットクロックにして前記パラレル信号から前記元の映像信号を復元する復元手段とを有する
ことを特徴とすることを特徴とする映像信号伝送装置。 - 入力された映像信号をSERDES技術によりシリアル信号に変換して送信する送信手段と、
前記シリアル信号を受信してSERDES技術により元の映像信号に復元する受信手段と、
基準クロックを発生する基準クロック発生手段とを有し、
前記送信手段が、
前記基準クロックに同期して、第1のクロックを発生する第1のクロック発生手段と、
前記第1のクロックのm/n倍(m、nは整数)の周波数の第2のクロックを発生する第2のクロック発生手段と、
複数の画像送信処理手段と、
前記画像送信処理手段から出力された映像信号とこの映像信号に挿入された同期信号とを前記シリアル信号に変換して送信するSERDES符号化手段とを有し、
前記画像送信処理手段のそれぞれが、
前記送信手段に入力された映像信号のドットクロックを前記第1のクロックに変換する第1のレート変換手段と、
前記第1のレート変換手段の出力ビット幅をn/m倍に変換する第1のビット幅変換手段と、
前記第1のビット幅変換手段から出力される映像信号を、前記第2のクロックにレート変換する第2のレート変換手段と、
同期信号を特殊コードとして前記第2のレート変換手段から出力された映像信号の有効映像信号外に挿入して、前記SERDES符号化手段に出力する同期信号符号化手段とを有し、
前記受信手段が、
前記基準クロックに同期して、前記第1のクロックと同じ周波数の第3のクロックを発生させる第3のクロック発生手段と、
前記第3のクロックの周波数のm/n倍の周波数を持ち、前記第2のクロックと同じ周波数の第4のクロックを発生させる第4のクロック発生手段と、
前記送信手段から送信された前記映像信号とこの映像信号に挿入された同期信号とを受信してパラレル信号に変換するSERDES復号手段と、
前記複数の画像受信処理手段とを有し、
前記画像受信処理手段のそれぞれが、
前記SERDES復号手段から出力された前記パラレル信号に含まれる前記同期信号を復号する同期信号復号手段と、
前記同期信号復号手段から出力された映像信号のドットクロックを、前記第4のクロックから前記第3のクロックにレート変換する第3のレート変換手段と、
前記第3のレート変換手段の出力ビット幅をm/n倍に変換する第2のビット幅変換手段と、
前記第3のクロックをドットクロックにして第2のビット幅変換手段から出力される前記パラレル信号から前記元の映像信号を復元する復元手段とを有する
ことを特徴とする映像信号伝送装置。 - 前記送信手段と前記受信手段のそれぞれを複数個備え、
前記複数の送信手段から出力されるシリアル信号を選択的に前記複数の受信手段に出力する信号切換手段と、
前記信号切換手段を制御する制御手段と
を有することを特徴とする請求項7又は8に記載の映像信号伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039113A JP4781688B2 (ja) | 2005-02-16 | 2005-02-16 | 映像信号伝送方法及び映像信号伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039113A JP4781688B2 (ja) | 2005-02-16 | 2005-02-16 | 映像信号伝送方法及び映像信号伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229431A JP2006229431A (ja) | 2006-08-31 |
JP4781688B2 true JP4781688B2 (ja) | 2011-09-28 |
Family
ID=36990414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005039113A Expired - Fee Related JP4781688B2 (ja) | 2005-02-16 | 2005-02-16 | 映像信号伝送方法及び映像信号伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4781688B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4916400B2 (ja) * | 2007-08-27 | 2012-04-11 | 日本電信電話株式会社 | データ間引き処理方法およびデータ間引き処理回路 |
CN101826877B (zh) * | 2010-05-14 | 2012-06-27 | 华为技术有限公司 | 多位宽数据串行转换装置 |
KR101706181B1 (ko) * | 2011-06-29 | 2017-02-13 | 삼성전자주식회사 | 방송 수신 장치 및 그의 방송 수신 방법 |
CN114039600B (zh) * | 2021-09-27 | 2024-06-25 | 西安空间无线电技术研究所 | 一种多通道高速ad同步采集装置及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993552A (ja) * | 1995-09-28 | 1997-04-04 | Sony Corp | データ伝送システム及びその方法 |
JP2000201188A (ja) * | 1999-01-05 | 2000-07-18 | Sony Corp | デ―タ伝送方法 |
JP4306095B2 (ja) * | 2000-06-15 | 2009-07-29 | ソニー株式会社 | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 |
JP2003143096A (ja) * | 2001-11-07 | 2003-05-16 | Sony Corp | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 |
JP4491771B2 (ja) * | 2001-11-29 | 2010-06-30 | 日本ビクター株式会社 | 光送受信システム |
-
2005
- 2005-02-16 JP JP2005039113A patent/JP4781688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006229431A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119655B2 (ja) | マルチスクリーン表示装置 | |
JP3984590B2 (ja) | サイドチャネルデータの送信方法およびその送信システム | |
US6593939B2 (en) | Image display device and driver circuit therefor | |
EP2785052B1 (en) | Baseband video data transmission device and receiving device, and transceiver system | |
US6175387B1 (en) | Device for converting video received in digital TV | |
US9288418B2 (en) | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal | |
US20220345769A1 (en) | Image data processing device and method, and display device | |
KR20050022268A (ko) | 전송 시스템 | |
JP4781688B2 (ja) | 映像信号伝送方法及び映像信号伝送装置 | |
KR20010011957A (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
US20050027893A1 (en) | Method of controlling high-speed DVI using compression technique and DVI transmitter and receiver using the same | |
JP6195444B2 (ja) | ソース機器、通信システム、ソース機器の制御方法およびシンク機器の制御方法 | |
CN111355914B (zh) | 一种视频制式信号生成装置和方法 | |
JP3674258B2 (ja) | 画像信号処理装置 | |
JP4183556B2 (ja) | ディスプレイ装置及びマルチディスプレイシステム | |
TWI234995B (en) | Data recovery circuit and method and data receiving system using the same | |
US8606040B2 (en) | Method and apparatus for image conversion | |
CN112055159B (zh) | 画质处理装置和显示设备 | |
JP5061000B2 (ja) | 位相調整回路 | |
JP2006217502A (ja) | 画像伝送システム | |
US20030142870A1 (en) | Structure capable of reducing the amount of transferred digital image data of a digital display | |
KR100468670B1 (ko) | 영상디코더와디스플레이장치간의클로즈캡션인터페이스장치및방법 | |
CN116614651A (zh) | 一种图像数据接口的输入处理方法及电路 | |
KR970003427B1 (ko) | 디지탈 비디오 신호의 스캔속도 변환장치 | |
KR200396141Y1 (ko) | 영상출력기기에서의 변환장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |