JP2021087052A - 通信システム、及び通信システムにおける制御方法 - Google Patents

Abstract

【課題】画像データの通信において、実行的なデータ送信期間を延長させることなく、かつ従来の通信方式と比べて消費電力を低減する。【解決手段】本発明の通信システムは、画像データのブランキング期間に、同期用データを挿入するデータパターン挿入部（１０４）と、同期用データが挿入された画像データを送信するデータ送信部（１１０）と、データ送信部により送信される、同期用データが挿入された画像データを受信するデータ受信部（１１３）と、参照クロックを取得し、その取得した参照クロックに基づいて、受信した画像データと位相を合わせたクロックを再生するＣＤＲ（１１９）と、ブランキング期間に、画像データに挿入された同期用データに基づいて、ＣＤＲによるクロックの再生を制御するＣＤＲホールド判定部（５０３）を備える。【選択図】図１

Description

本発明は、画像データの通信に関する技術である。

近年、データ伝送の周波数帯域はＧＨｚ超帯域となり、そのため、従来のソースシンクロナス方式と呼ばれる、クロック及びクロックに同期したデータを並走して送る方式では、データとクロック間でスキューが生じてしまう。

そこで、受信側でデータ信号からクロック再生を行う、ＣＤＲ（Clock Data Recovery）が適用されている。ここで、補足として、一般的なシリアル伝送において、ＣＤＲを適用したクロック再生システムの構成について、図７を用いて簡単に説明する。

図７において、撮像センサ等で取得された撮像データは、送信部（Ｔｘ）７０１から受信部（Ｒｘ）７０２にシリアル伝送され、さらに、受信部７０２に入力されると、不図示の後段の処理部に送られるとともに、位相検出部７０３に入力される。位相検出部７０３は、撮像データの信号（撮像信号）及び位相シフタ７０７が出力する再生クロックからエッジを検出することで、互いの信号の位相差を検出し、その検出した位相差を矩形波の出力としてループフィルタ７０４に出力する。ループフィルタ７０４は、矩形波として入力された信号のうち、低域信号のみをフィードバックする。

参照クロック生成部７０５は、基準となる参照クロックを生成し、ＰＬＬ７０６は、伝送データと同じ周波数となるように、参照クロック生成部７０５により生成された参照クロックを逓倍したクロック信号を生成する。位相シフタ７０７は、ループフィルタ７０４の出力である低域信号のレベルに応じて、この逓倍したクロック信号の位相調整を行い、再生クロックを出力する。

以上、図７を用いて、ＣＤＲを適用したクロック再生システムの構成について説明したが、このようなＣＤＲを適用した伝送方式として、図８に示す構成のクロック埋め込み方式や図９に示す構成のクロック別送方式がある。

先ず、図８に示すクロック埋め込み方式では、スクランブラ８０１が伝送データに８ｂ１０ｂ変換やプリアンブルのデータ付加を行うことで、ＣＤＲ８０２によりクロック再生するために必要な一定量のトグルを伝送データに生じさせている。なお、変換後の伝送データは、デスクランブラ８０３で元の伝送データに戻される。また、ＣＤＲ８０２の入力となる参照クロックは、任意の位相で入力するものとする。

次に、図９に示すクロック別送方式では、伝送データに対して周波数同期したクロック、又はその周波数同期したクロックに対して分周したクロック若しくは逓倍したクロックを参照クロックとして、伝送データと並走して送信側から受信側に送る方式である。これにより、ＣＤＲ９０１は、伝送データと周波数偏差の小さい参照クロックでクロック再生を行うこととなり、周波数偏差の大きい参照クロックでクロック再生を行う場合と比較して、クロック再生を行い易い。

そのため、クロック別送方式では、８ｂ１０ｂ変換やプリアンブルのデータ付加を必ずしも必要としないことから、エンコードしないＲＡＷデータを送る場合もある。但し、例えば、撮像センサを用いるアプリケーション等において、撮像センサから出力される撮像データは、全面が黒画像や白画像のような撮像データ、即ち、データ信号の全てが０、全てが１のデータ列のようなトグル率の低い撮像データの場合もある。この場合、撮像データはＲＡＷデータそのままであることから、エッジ部が十分に含まれず、クロック別送方式を適用しても、適切な位相情報の検出は難しく、ＣＤＲによるクロック再生が困難となる。

したがって、撮像センサを用いたクロック別送方式で適切なクロック再生を行うには、撮像データに対する８ｂ１０ｂ変換や特許文献１に開示されているようなプリアンブル等のデータ付加を行う必要がある。ここで、補足として、撮像データに対する８ｂ１０ｂ変換（即ち、ビット列変換）の具体例を図１０に示す。

図１０において、図１０（ａ）は撮像データに含まれる画素データであり、その画素データに、ＣＤＲが正しくクロック再生できるように（即ち、一定のトグルが生じるように）、８ｂ１０ｂ変換を施す。図１０（ｂ）は、データスクランブルが施された変換データである。なお、撮像データには、画素データ以外に、映像信号の同期を取るために、例えば、図１０（ｃ）に示されるような、水平同期を取るためのデータ（ＨＤ）や水平ブランキング期間（Ｈ Ｂｌａｎｋ）が含まれている。

特開２０１６−１４４０６７号公報

しかしながら、例えば、送信データに対して８ｂ１０ｂ変換を適用した場合、ビット数の増加に伴って、送信データのビット長としては約２０％のオーバーヘッドが生じてしまうことになる。また、プリアンブルを付加する場合においても、同様のオーバーヘッドが生じてしまうことになる。さらに、各画素データに対して一定量のトグル数が生じるようにしているため、本来、トグル数の低い黒画像や白画像のような撮像データにおいてもトグル数が増加し、詰まりは、消費電力も増加することになる。

本発明は、上記問題に鑑みてなされたものであって、その目的は、画像データの通信において、実行的なデータ送信期間を延長させることなく、かつ従来の通信方式と比べて消費電力を低減することである。

本発明の通信システムは、画像データのブランキング期間に、同期用データを挿入する挿入手段と、前記同期用データが挿入された画像データを送信するデータ送信手段と、前記データ送信手段により送信される、前記同期用データが挿入された画像データを受信するデータ受信手段と、参照クロックを取得する取得手段と、前記取得した参照クロックに基づいて、前記受信した画像データと位相を合わせたクロックを再生するクロック再生手段と、前記ブランキング期間に、前記画像データに挿入された同期用データに基づいて、前記クロック再生手段によるクロックの再生を制御する制御手段とを備えることを特徴とする。

本発明によれば、画像データの通信において、実行的なデータ送信期間を延長させることなく、かつ従来の通信方式と比べて消費電力を低減することができる。

通信システムの構成を示すブロック図である。 水平ブランキング期間について説明するための図である。 データパターン挿入部の構成を示すブロック図である。 データパターン挿入後のシリアルデータ形式に変換したビット列の例を示す図である。 ＣＤＲの構成を示すブロック図である。 ＣＤＲの構成を示すブロック図である。 従来のＣＤＲを適用したクロック再生システムの構成を示すブロック図である。 従来のクロック埋め込み方式のデータ伝送方式を示す図である。 従来のクロック別送方式のデータ伝送方式を示す図である。 従来の撮像データのビット列変換の例を示す図である。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の実施形態は本発明を限定するものではなく、また、本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。その他、補足として、同一の構成については、同じ符号を付して説明する。

（実施形態１）
図１は、本実施形態に係る通信システムのブロック図である。撮像部１０１−１０３は、撮像センサ等の撮像素子を備え、撮像データの生成及び出力を行う。なお、この撮像データには、撮像した画素データ以外に、水平同期信号や垂直同期信号等の信号に関する情報も含まれる。

データパターン挿入部１０４−１０６は、対応する撮像部１０１−１０３から出力される撮像データに対して、水平ブランキング期間を特定し、その特定した水平ブランキング期間においてクロック再生用のデータパターン信号を挿入する。なお、本実施形態では、水平ブランキング期間の場合のみを説明するが、垂直ブランキング期間、又は水平・垂直ブランキングの両方の期間においてクロック再生用のデータパターン信号を挿入するようにしてもよい。

ここで、図２を用いて、水平ブランキング期間について説明を補足する。図２に示されるように、水平同期信号を、一定間隔で、負論理のパルス信号として出力し、また、このパルス信号の出力間隔内に画素データを伝送し、画素データの出力から次の水平同期信号（水平同期パルス）の出力までを水平ブランキング期間として特定する。なお、ここでは、水平同期信号を負論理のパルス信号として説明したが、特定のビット列の信号としてもよい。

次に、図３を用いて、データパターン挿入部１０４の構成について説明する。データパターン挿入部１０４は、図３に示されるように、ブランク期間判定部３０１、データパターン情報出力部３０２、セレクタ回路３０３、データパターンテーブル３０４を備える。ブランク期間判定部３０１は、水平同期信号と送信データ数からブランキング期間を判定し、水平ブランキング期間を示す信号をデータ出力する。

データパターン情報出力部３０２は、ブランク期間判定部３０１から出力される信号により示される水平ブランキング期間において、同期用データパターンをデータ出力する。例えば、データパターン情報出力部３０２は、データパターンテーブル３０４に予め格納される同期用データパターンを取得しておき、タイミング信号が水平ブランキング期間を示している場合、セレクタ回路３０３に同期用データパターンをデータ出力する。また、データパターン情報出力部３０２は、タイミング信号が初期動作期間を示す場合、初期動作の設定を目的として、セレクタ回路３０３に、初期動作を示す任意のビット列を冒頭に付加した同期用データパターンをデータ出力する。なお、データパターンテーブル３０４に格納される同期用データパターンは、ＣＤＲが可能なビット列となるよう、例えば、信号パターンがトグルするようにＬｏｗとＨｉｇｈが交互に繰り返されるパターンとする。

セレクタ回路３０３は、ブランク期間判定部３０１から出力されるタイミング信号に基づいて、撮像部１０１からの撮像データ又はデータパターン情報出力部３０２からの同期用データパターンを選択して、同期用データパターン挿入撮像データとして出力する。具体的には、セレクタ回路３０３は、タイミング信号が水平ブランキング期間又は初期動作期間を示す場合、同期用データパターンを選択して出力するように動作し、タイミング信号がブランク期間を示さない場合、撮像データを選択して出力するように動作する。なお、データパターン挿入部１０５及び１０６は、データパターン挿入部１０４と同様の構成であることから、ここでは、その詳細な説明を省略する。

図１に戻り、シリアライザ１０７−１０９は、同期用データパターンが挿入された同期用データパターン挿入撮像データを、ビット列となるように、パラレルデータ形式からシリアルデータ形式に変換する。補足として、図４に、データパターン挿入後のシリアルデータ形式に変換したビット列の一例を示す。なお、ここでのシリアルデータ形式への変換は、例えば、シフトレジスタを用いる方法等で実現することができる。また、このシリアルデータ形式への変換は、参照クロック生成部１２５の出力をＰＬＬ１２８により逓倍したクロック信号を用いて、そのクロック信号のタイミングで行われる。

データ送信部１１０−１１２は、対応するシリアライザ１０７−１０９から出力されるシリアルデータを受信すると、インタフェース仕様に応じた駆動力によりデータ受信部１１３−１１５に伝送する。データ受信部１１３−１１５は、同期用データパターンが埋め込まれたシリアルデータに対して後段ブロックのインタフェース仕様に合うように調整し、デシリアライザ１１６−１１８及びＣＤＲ１１９−１２１に出力する。クロック送信部１２６は、上述のＰＬＬ１２８により逓倍したクロック信号をクロック受信部１２７に伝送し、さらに、クロック受信部１２７は、ＣＤＲ１１９−１２１に逓倍したクロック信号を出力する。

ＣＤＲ１１９−１２１は、データ受信部１１３−１１５により受信されたシリアルデータ及びクロック受信部１２７により受信されたクロック信号に基づいて、再生クロック信号をデシリアライザ１１６−１１８に出力する。なお、再生クロック信号は、受信したシリアルデータ（撮像データ）と位相を合わせたクロック信号のことである。

ここで、図５を用いて、ＣＤＲ１１９の具体的な構成について説明する。ＣＤＲ１１９は、図５に示されるように、位相検出部５０１、ループフィルタ５０２、ＣＤＲホールド判定部５０３、位相シフタ５０４を備える。

位相検出部５０１は、上述のシリアルデータと外部に出力する再生クロックとの位相差を取得し、ループフィルタ５０２に位相差出力として信号を出力する。なお、位相差は、一般的な位相周波数検出器等により検出される。ループフィルタ５０２は、位相検出部５０１から出力される位相差出力を入力として受信し、位相差（位相量）に基づいた低域信号成分を出力する。

ＣＤＲホールド判定部５０３は、上述のシリアルデータのビット列から水平同期タイミングを検出し、予め設定された画像サイズに基づく水平ブランキング期間を抽出（判定）する。水平ブランキング期間の検出方法として、例えば、上述のシリアルデータのビット列より水平同期信号を検出してから、不図示のカウンタにより画像サイズに応じた期間が経過した後、予め設定されている期間を水平ブランキング期間として検出する。この抽出した水平ブランキング期間において、後段の位相シフタ５０４により位相シフトを実行する。

なお、ＣＤＲが位相を固定（ロック）する前の初期動作時においては、位相ロック用の同期用データパターンを送り、かつＣＤＲホールド判定部５０３は、常にＣＤＲを有効化させる設定にする。また、水平ブランキング期間であるか否か、若しくは初期動作期間であるか否かの検出結果に応じて、ＣＤＲ１１９のループを活性化（有効化）させて位相を合わせるか否かを判定し、その判定結果に応じて、ＣＤＲイネーブル信号を制御する。

ＣＤＲイネーブル信号は、例えば、水平ブランキング期間であることが検出されるとＨｉｇｈに制御され、検出されないとＬｏｗに制御される。同様に、例えば、初期動作期間であることが検出されるとＨｉｇｈに制御され、検出されないとＬｏｗに制御される。即ち、ＣＤＲイネーブル信号は、水平ブランキング期間と初期動作期間を除いて、Ｌｏｗに制御される。

位相シフタ５０４は、入力される逓倍したクロック信号に対して、上述の低域信号成分が示す位相差を低減する位相シフトを実行する機能を有し、この位相シフト量の固定又は変更の制御は上述のＣＤＲイネーブル信号を用いて行われる。ＣＤＲホールド判定部５０３により出力されるＣＤＲイネーブル信号がＨｉｇｈの場合、位相シフタ５０４は、位相調整したクロック信号を出力する（即ち、位相を調整して、クロック出力を行う）。また、位相シフタ５０４は不図示のメモリを有し、ＣＤＲイネーブル信号がＨｉｇｈの期間の位相シフト量を記憶（更新）し、ＣＤＲイネーブル信号がＬｏｗになると、Ｈｉｇｈ期間で保存された位相シフト量で再生クロックを出し続ける。

このように、本実施形態では、ＣＤＲ１１９において、撮像データの水平ブランキング期間に埋め込んだ同期用データパターンに基づいてクロック再生を行い、水平ブランキング期間でない期間にはクロック再生状態を維持する制御を行う。なお、ＣＤＲ１２０及び１２１についても、ＣＤＲ１１９と同様の構成であることから、ＣＤＲ１２０はデシリアライザ１１７に再生クロックを出力し、また、ＣＤＲ１２１はデシリアライザ１１８に再生クロックを出力する。

デシリアライザ１１６−１１８は、対応するデータ受信部１１３−１１５から出力されるシリアルデータをパラレルデータに変換し、その変換したパラレルデータをデータパターン除去部１２２−１２４に出力する。

なお、本実施形態におけるパラレルデータへの変換は、画素データと水平同期信号を分類するために行われ、また、データパターン挿入部１０４−１０６の出力と同様に、挿入した同期用データパターンは、画素データのビット列に含まれるものとする。その他、パラレルデータへの変換は、ＣＤＲ１１９−１２１から出力される再生クロックのタイミングに基づいて行われる。

データパターン除去部１２２−１２４は、画素データに含まれる水平ブランキング期間に埋め込まれた同期用データパターンを検出し、その検出した同期用データパターンをすべてＬｏｗに固定する（置き換える）ことで、同期用データパターンを除去する。

以上、説明したように、本実施形態に係る通信システムにおいて、水平ブランキング期間にトグル動作させることで、実行的なデータ送信期間を延長させることなく、かつ従来の通信方式と比べて消費電力を低減することができる。

なお、本実施形態に係る通信システムの構成において、差動信号のデータレーン数を３レーンとして説明したが、データレーン数は必ずしもこれに限定されない。また、本実施形態では、初期動作時にビットパターンを伝送してクロック再生を行う構成としたが、必ずしもこれに限定されない。したがって、例えば、初期動作時のビットパターン伝送は行わず、予め決められた位相調整の設定に基づいて、撮像データの伝送及びクロック再生を行ってもよい。

（実施形態２）
上述の実施形態１では、ＣＤＲの構成として、図５に示されるように、入力されるクロック信号の位相をシフトすることでクロックを再生する構成を示したが、ＣＤＲ内部で新たにクロックを生成する構成としてもよい。そこで、本実施形態では、ＣＤＲ内部で新たにクロックを生成する構成について説明する。

以下、図６を用いて、ＣＤＲ１１９の具体的な構成について説明する。ＣＤＲ１１９は、図６に示されるように、位相比較部６０１、チャージポンプ６０２、ＶＣＯ６０３、ループフィルタ６０４、位相周波数検出器６０５、チャージポンプ６０６、加算器６０７、ＣＤＲホールド判定部６０８、分周器６０９を備える。

位相比較部６０１は、上述のシリアルデータと外部に出力する再生クロックとの位相差を取得し、チャージポンプ６０２に位相差信号を出力する。なお、各信号の位相差は、一般的な位相周波数検出器等により検出される。チャージポンプ６０２は、位相比較部６０１から出力される位相差信号を入力として受信し、位相差に基づいた電流を加算器６０７に出力する。

位相周波数検出器６０５は、参照クロックと分周期６１０から出力される分周クロックとの周波数差を含めた位相差を比較し、位相差信号としてチャージポンプ６０６に出力する。チャージポンプ６０６は、位相周波数検出器６０５から出力される位相差信号を入力として、位相差に基づいた電流出力を加算器６０７に行う。

加算器６０７は、チャージポンプ６０２及びチャージポンプ６０６からの各電流出力を加算した信号をループフィルタ６０４に出力する。なお、この加算器６０７の出力は、ＶＣＯ（Voltage-Controlled Oscillator）６０３が生成する再生クロックに対して、シリアルデータとの位相差並びに参照クロックとの周波数差及び位相差情報を有する電流出力となる。

ループフィルタ６０４は、加算器６０７からの電流出力に応じて、低域信号成分を示す制御電圧信号をＶＣＯ６０３に出力する。また、ＣＤＲホールド判定部６０８は、シリアルデータを入力として受信し、その受信したシリアルデータのビット列から、水平同期タイミングを検出し、予め設定された画像サイズに基づく水平ブランキング期間を抽出（判定）する。水平ブランキング期間の検出方法として、例えば、上述のシリアルデータのビット列より水平同期信号を検出してから、不図示のカウンタにより画像サイズに応じた期間が経過した後、予め設定されている期間を水平ブランキング期間として検出する。

ＣＤＲホールド判定部６０８は、この抽出した水平ブランキング期間において、判定信号として、後段のＶＣＯ６０３を有効化するＶＣＯイネーブル信号を出力する。若しくは、上述のシリアルデータのビット列から初期動作期間を示す任意のビット列を検出した場合に、ＣＤＲホールド判定部６０８は、予め設定された初期動作期間において、後段のＶＣＯ６０３を有効化するＶＣＯイネーブル信号を出力する。なお、水平ブランキング期間であるか否か、若しくは初期動作期間であるか否かの検出結果に応じて、ＶＣＯ６０３によりクロック周波数及び位相の追従を活性化（有効化）するか否かを判定し、その判定結果に応じて、ＶＣＯイネーブル信号の制御を行う。

ＶＣＯイネーブル信号は、例えば、水平ブランキング期間であることが検出されるとＨｉｇｈに制御され、検出されないとＬｏｗに制御される。同様に、例えば、初期動作期間であることが検出されるとＨｉｇｈに制御され、検出されないとＬｏｗに制御される。

ＶＣＯ６０３は、ループフィルタ６０４から出力される制御電圧信号に基づく周波数となるクロック信号を出力する機能を有し、この実行可否の制御は上述のＶＣＯイネーブル信号を用いて行われる。なお、このＶＣＯ６０３は、不図示の内部メモリを有しており、ループフィルタ６０４から出力される制御電圧信号の値を保持する。

ＶＣＯ６０３は、ＣＤＲホールド判定部６０８により信号出力されるＶＣＯイネーブル信号がＨｉｇｈの場合、ループフィルタ６０４から出力される制御電圧信号に基づいたクロック信号を出力する。なお、このとき、制御電圧信号の値が、不図示の内部クロック等に同期させて、内部メモリに保持される。また、ＶＣＯ６０３は、ＣＤＲホールド判定部６０８により信号出力されるＶＣＯイネーブル信号がＬｏｗの場合、内部メモリに保持される低域信号成分の値を参照し、その参照した低域信号成分の値に基づいてクロック信号を出力する。なお、このとき、ＶＣＯ６０３に入力される制御電圧の値は保持されない。これにより、水平ブランキング期間におけるビット列の情報を用いて、再生クロックを出力することとなる。

ＶＣＯ６０３は、上述したように、制御電圧に基づいたクロック信号を、再生クロックとして出力する。なお、この再生クロックは、位相比較部６０１と分周器６０９にも出力される。分周器６０９は、再生クロックを、予め設定した分周比で分周し、位相周波数検出器６０５に出力する。なお、分周比は、再生クロックと同じ周波数となるように設定される。

以上、説明したように、本実施形態に係る通信システムにおいても、水平ブランキング期間にトグル動作させることで、実行的なデータ送信期間を延長させることなく、かつ従来の通信方式と比べて消費電力を低減することができる。また、本実施形態に関して、ＣＤＲ内部で新たにクロックを生成する仕様として説明したが、そのクロックを生成する過程で用いる参照クロックとしては、送信側のクロックを用いなくてもよい。

なお、図６ではＣＤＲ１１９について説明したが、ＣＤＲ１２０及び１２１についても、ＣＤＲ１１９と同様の構成である。補足として、本実施形態では、初期動作時にビットパターンを伝送してクロック再生を行う構成として示したが、必ずしもこれに限定されない。したがって、例えば、初期動作時において、ビットパターン伝送を行わず、撮像データの伝送が開始されるまで、ＶＣＯ７０３は、予め決められた任意の設定に基づいて、再生クロックを出力してもよい。また、本実施形態では水平ブランキング期間の場合のみを説明したが、垂直ブランキング期間、又は水平・垂直ブランキングの両方の期間に、本実施形態の動作を行わせるようにしてもよい。

（その他の実施形態）
なお、上述の実施形態では、通信対象とするデータを撮像データとして説明したが、ブランキング期間を有する画像データも通信対象とするデータとして当然に用いることができる。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０４−１０６ データパターン挿入部
１１０−１１２ データ送信部
１１３−１１５ データ受信部
１１９−１２１ ＣＤＲ

Claims (12)

1. 画像データのブランキング期間に、同期用データを挿入する挿入手段と、
   前記同期用データが挿入された画像データを送信するデータ送信手段と、
   前記データ送信手段により送信される、前記同期用データが挿入された画像データを受信するデータ受信手段と、
   参照クロックを取得する取得手段と、
   前記取得した参照クロックに基づいて、前記受信した画像データと位相を合わせたクロックを再生するクロック再生手段と、
   前記ブランキング期間に、前記画像データに挿入された同期用データに基づいて、前記クロック再生手段によるクロックの再生を制御する制御手段と
   を備えることを特徴とする通信システム。
2. 撮像素子からの撮像信号を前記画像データとして出力する撮像手段をさらに備え、
   前記画像データは、画素データ及び当該画素データに対応する同期信号を含むことを特徴とする請求項１に記載の通信システム。
3. 前記挿入手段は、
   前記画像データのブランキング期間を判定する判定手段と、
   前記判定手段の判定結果に基づいて、前記同期用データを出力するデータ出力手段と
   を有することを特徴とする請求項１又は２に記載の通信システム。
4. 前記受信した画像データと位相を合わせたクロックを再生した後に、前記挿入手段により挿入された同期用データを除去する除去手段をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の通信システム。
5. 前記参照クロックを生成するクロック生成手段と、
   前記参照クロックを送信するクロック送信手段と
   前記クロック送信手段により送信される、前記参照クロックを受信するクロック受信手段と
   をさらに備え、
   前記取得手段は、前記クロック受信手段により受信される前記参照クロックを取得することを特徴とする請求項１から４のいずれか１項に記載の通信システム。
6. 前記データ送信手段は、前記参照クロックに基づいて、前記画像データを送信することを特徴とする請求項５に記載の通信システム。
7. 前記クロック生成手段は、前記参照クロックを逓倍し、前記クロック送信手段に出力することを特徴とする請求項５又は６に記載の通信システム。
8. 前記クロック再生手段は、
   前記データ受信手段により受信された同期用データが挿入された画像データと、前記クロック再生手段により再生したクロックとの位相差を位相差信号として検出する位相検出手段と、
   前記データ受信手段により受信された同期用データが挿入された画像データの同期信号に基づいて、ブランキング期間を判定する判定信号を出力する信号出力手段と、
   前記位相差信号の低域信号成分を抽出して、出力するフィルタ手段と、
   前記判定信号に応じた前記ブランキング期間において、前記参照クロックに対して前記低域信号成分が示す位相量をシフトした信号を再生したクロックとして出力するクロック出力手段と
   を有することを特徴とする請求項５から７のいずれか１項に記載の通信システム。
9. 前記クロック再生手段は、
   前記データ受信手段により受信された同期用データが挿入された画像データと、前記クロック再生手段により再生したクロックとの位相差を第１の位相差信号として検出する第１の位相検出手段と、
   前記データ受信手段により受信された同期用データが挿入された画像データの同期信号に基づいて、ブランキング期間を判定する判定信号を出力する信号出力手段と、
   前記第１の位相差信号に基づいて、第１の電流を出力する第１のチャージポンプ手段と、
   前記クロック再生手段により再生したクロックを分周する分周手段と、
   前記分周手段から出力される分周クロックと、前記参照クロックとの周波数差を含めた位相差を第２の位相差信号として検出する第２の位相検出手段と、
   前記第２の位相差信号に基づいて、第２の電流を出力する第２のチャージポンプ手段と、
   前記第１の電流と前記第２の電流を加算する加算手段と、
   前記加算手段から出力された電流の低域信号成分を抽出して、出力するフィルタ手段と、
   前記判定信号に応じた前記ブランキング期間において、前記フィルタ手段により出力された電圧の低域信号成分が示す位相量をシフトした信号を再生したクロックとして出力するクロック出力手段と
   を有することを特徴とする請求項１から４のいずれか１項に記載の通信システム。
10. 前記クロック出力手段は、前記判定信号に基づいて、前記低域信号成分を記憶する記憶手段をさらに有することを特徴とする請求項８又は９に記載の通信システム。
11. 前記クロック出力手段は、前記判定信号に応じた前記ブランキング期間と初期動作期間を除いて、前記記憶手段に記憶された前記低域信号成分が示す位相量をシフトした信号を再生したクロックとして出力することを特徴とする請求項１０に記載の通信システム。
12. 画像データのブランキング期間に、同期用データを挿入する挿入ステップと、
    前記同期用データが挿入された画像データを送信するデータ送信ステップと、
    前記データ送信ステップにおいて送信される、前記同期用データが挿入された画像データを受信するデータ受信ステップと、
    参照クロックを取得する取得ステップと、
    前記取得した参照クロックに基づいて、前記受信した画像データと位相を合わせたクロックを再生するクロック再生ステップと、
    を含み、
    前記ブランキング期間に、前記画像データに挿入された同期用データに基づいて、前記クロック再生ステップにおけるクロックの再生を制御することを特徴とする通信システムにおける制御方法。

Images